CN107452805A - 一种具有低导通电阻高耐压的ldmos器件 - Google Patents
一种具有低导通电阻高耐压的ldmos器件 Download PDFInfo
- Publication number
- CN107452805A CN107452805A CN201710585655.3A CN201710585655A CN107452805A CN 107452805 A CN107452805 A CN 107452805A CN 201710585655 A CN201710585655 A CN 201710585655A CN 107452805 A CN107452805 A CN 107452805A
- Authority
- CN
- China
- Prior art keywords
- media slot
- type drift
- drift region
- region
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 230000008094 contradictory effect Effects 0.000 abstract description 2
- 238000011982 device technology Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- CZMRCDWAGMRECN-UGDNZRGBSA-N Sucrose Chemical compound O[C@H]1[C@H](O)[C@@H](CO)O[C@@]1(CO)O[C@@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](CO)O1 CZMRCDWAGMRECN-UGDNZRGBSA-N 0.000 description 4
- 229930006000 Sucrose Natural products 0.000 description 4
- 239000005720 sucrose Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 carborundum Chemical compound 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体功率器件技术领域，涉及一种具有低导通电阻高耐压的LDMOS器件。本发明的一种具有低导通电阻高耐压的LDMOS器件，其特征在于通过在N型漂移区中引入介质槽，使器件的横向耐压主要由介质槽承受，采用介质槽耐压可以减小版图面积，降低工艺成本；并且在介质槽中引入负电荷区，在反向阻断时，N型漂移区与负电荷区之间产生横向电场，辅助N型漂移区耗尽，进一步提高器件的耐压。同时在相同耐压下，N型漂移区可采用更高的掺杂浓度，降低器件的导通电阻。因此该结构打破了传统硅极限，缓解器件耐压和导通电阻之间的矛盾关系。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及一种具有低导通电阻高耐压的LDMOS器件。
背景技术
横向高压功率半导体器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压功率器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率MOS器件设计中，击穿电压BV(Breakdown Voltage)与比导通电阻Ron,sp的关系很严峻：Ron,sp∝BV2.5，这一矛盾关系限制了该类器件在高压大电流领域的应用。为了解决这对矛盾，陈星弼院士在其1998年的美国专利中提出了一种新型功率MOS器件——CoolMOS，并很快走向市场。CoolMOS器件采用交替的P、N条结构代替传统功率MOS器件中低掺杂漂移区层作电压支持层(耐压层)。当器件加反向偏置电压时，P、N条相互耗尽，承受器件耐压。由于P条和N条的掺杂浓度高于传统结构的漂移区浓度，使得其正向导通电阻大大降低，从而改善导通电阻与器件耐压之间的矛盾。然而，传统的横向超结结构的P条和N条是沿器件横向方向放置，与纵向超结结构相比，器件版图面积较大，进而增加了制造成本。
发明内容
为解决上述现有技术中所存在的问题，本发明提出了一种具有低导通电阻高耐压的LDMOS器件。
本发明技术方案如下：
一种具有低导通电阻高耐压的LDMOS器件，如图2所示，包括P型衬底1、N型漂移区2、栅极结构、介质层11、源极金属12和漏极金属14；其中，N型漂移区2位于P型衬底1上表面；N型漂移区2中具有P型体区6和N型重掺杂漏极接触区13；P型体区6位于N型漂移区2顶部一侧；P型体区6中具有分别与位于器件表面源极金属12相连的P+源极接触区8和N+源极接触区7；栅极结构由栅氧化层9和多晶硅栅电极10构成，其中栅氧化层9与N型漂移区2、部分P型体区6以及部分N+源极接触区7相接触，多晶硅栅电极10与源极金属12之间通过介质层11相互隔离；所述N型重掺杂漏极接触区13位于N型漂移区2的顶部另一侧，N型重掺杂漏极接触区13上表面与漏极金属14相接触；漏极金属14和源极 金属12之间通过介质层11相互隔离；
其特征在于，所述N型漂移区2中还具有介质槽15；所述介质槽15上表面与介质层11相接触，介质槽15下方保留部分N型漂移区2作为电流通道；所述介质槽15中具有厚绝缘介质层3、负电荷区4和正电荷区5；所述负电荷区4位于介质槽中靠近P型体区6的一侧；所述正电荷区5位于介质槽中另一侧；所述厚绝缘介质层3位于负电荷区4和正电荷区5之间。
进一步的，所述厚绝缘介质层3、栅氧化层9、介质层11采用的材料可以是二氧化硅或其他绝缘介质材料；
进一步的，所述多晶硅栅电极10采用的材料为多晶硅或其他导电材料；
进一步的，所述正电荷区5可由Cs或其他具有正电性的材料通过淀积或离子注入的方式在介质槽15中形成；
进一步的，所述负电荷区4可由具有负电性的材料通过淀积或离子注入的方式在介质槽15中形成；
作为优选方式，介质槽15中可仅有负电荷区4和厚绝缘介质层3；所述负电荷区4位于介质槽15的左侧。
作为优选方式，可将上述发明中所有N型材料替换为P型材料，所有的P型材料替换为N型材料，所有的正电荷区替换为负电荷区，所有的负电荷区替换为正电荷区。
本发明的有益效果是：本发明提供的一种具有低导通电阻高耐压的LDMOS器件。通过在N型漂移区2中引入介质槽15，使器件的横向耐压主要由介质槽15承受，采用介质槽15耐压可以减小版图面积，降低工艺成本；并且在介质槽15中引入负电荷区4，在反向阻断时，N型漂移区2与负电荷区4之间产生横向电场，辅助N型漂移区2耗尽，进一步提高器件的耐压。同时在相同耐压下，N型漂移区2可采用更高的掺杂浓度，降低器件的导通电阻。因此该结构打破了传统硅极限，缓解器件耐压和导通电阻之间的矛盾关系；该结构在介质槽15中还引入了正电荷区5，在正向导通时在N型漂移区2中形成积累层，为器件中多子电流的流动提供了一条低阻通路，从而降低导通电阻；再一方面，反向阻断时，正电荷区5和负电荷区4在N型漂移区2引入两个新的电场尖峰，使N型漂移区2电势在源端和漏端的分布类似纵向超结结构的电势分布，同时，正电荷区5和负电荷区4条产生的额外电场，增强了介质槽15电场，从而提高器件耐压。
附图说明
图1是传统介质槽LDMOS器件的结构示意图；
图2是本发明实施例1提供的一种具有低导通电阻高耐压的LDMOS器件的结构示意图；
图3是本发明实施例1提供的一种具有低导通电阻高耐压的LDMOS器件的正向导通时电流路径示意图；
图4(a)是传统介质槽LDMOS器件的耐压原理图；图4(b)是本发明实施例1提供的一种具有低导通电阻高耐压的LDMOS器件的耐压原理图。
图5是本发明实施例2提供的一种具有低导通电阻高耐压的LDMOS器件的结构示意图；
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种具有低导通电阻高耐压的LDMOS器件，如图2所示，包括位于P型衬底1、N型漂移区2、栅极结构、介质层11、源极金属12、漏极金属14；N型漂移区2位于P型衬底1上表面；N型漂移区2中具有P型体区6和N型重掺杂漏极接触区13；P型体区6位于N型漂移区2顶部左侧；P型体区6中具有分别与位于器件表面源极金属12相连的P+源极接触区8和N+源极接触区7；栅极结构由栅氧化层9和多晶硅栅电极10构成，其中栅氧化层9与N型漂移区2和部分P型体区6相接触，多晶硅栅电极10与源极金属12之间通过介质层11相互隔离；所述N型重掺杂漏极接触区13位于N型漂移区2的顶部右侧，N型重掺杂漏极接触区13上表面与漏极金属14相接触；漏极金属14和源极金属12之间通过介质层11相互隔离；其特征在于，所述N型漂移区2还具有介质槽15；所述介质槽15上表面与介质层11相接触，介质槽15下方保留部分N型漂移区2作为电流通道；所述介质槽15中具有厚绝缘介质层3、负电荷区4和正电荷区5；所述负电荷区4位于介质槽的左侧；所述正电荷区5位于介质槽的右侧；所述厚绝缘介质层3位于负电荷区4和正电荷区5之间。
下面以实施例1来说明本发明的工作原理：
(1)器件的正向导通
在器件正向导通时，多晶硅栅电极10接正电位，漏极金属14接正电位，源极金属12接零电位。当多晶硅栅电极10施加的正偏电压达到阈值电压时，在P型体区6中靠近栅氧化层9处的一侧形成反型沟道；此时在漏极金属14的正向偏压下，电子作为载流子从N+源极接触区7经过P型体区6中形成的反型沟道，注入N型漂移区2，并达到漏极金属14形成正向电流，LDMOS器件导通，如图3所示。由于该结构在介质槽15引入了正电荷区5，在正向导通时形成积累层，为器件中多子电流的流动提供了一条低阻通路，从而降低了导通电阻；同时由于该结构引入了介质槽15、正电荷区5、负电荷区4，辅助N型漂移区2耗尽，改善器件电场分布，使器件在相同等级耐压下，N型漂移区2可具有更高的掺杂浓度，从而降低了导通电阻。
(2)器件的反向耐压
图4是传统介质槽LDMOS器件和本发明提供的一种具有低导通电阻高耐压的LDMOS器件的耐压原理图，其中，图4(a)是传统介质槽LDMOS器件的耐压原理图，其对应的传统介质槽LDMOS器件结构如图1所示，当器件耐压时，N型漂移区2耗尽，剩下大量正的电离施主电荷，而只有P型体区6和P型重掺杂源极接触区8耗尽时，剩下负的电离受主杂质，使得介质槽15内的电场线，从N型重掺杂漏极接触区13穿过介质槽15指向P型体区6和P型重掺杂源极接触区8，如图4(a)所示，在源端A点和漏端B点处电场线过度集中，导致器件提前击穿。
图4(b)是本发明提供的一种具有低导通电阻高耐压的LDMOS器件的耐压原理图，与图4(a)不同的是，本发明在介质槽15的两侧引入了负电荷区4和正电荷区5。关态时，负电荷区4辅助耗尽N型漂移区2，在N型漂移区2和介质槽15的界面处引入新的电场尖峰，提高体硅电场，从而使得介质槽电场增强，器件耐压增大。负电荷区4还调制介质槽内的电场线在源端的分布，避免电场线在源极过度集中，防止器件提前在A’点击穿。而正电荷区5的引入，调制了介质槽15的电场线在漏端的分布，避免电场线在漏电极集中，防止器件提前在B’点击穿，从而提高器件的击穿电压。本发明提供的一种具有低导通电阻高耐压的LDMOS器件的介质槽15电场线分布均匀，不会在源端和漏端过度集中，这使得器件体内电场增强，电场与横坐标围城的面积大大增加，即器件的击穿电压大大提高。
实施例2
本例的结构在实施例1的基础上，介质槽中不包括正电荷区5，介质槽15中仅有负电荷区4和厚绝缘介质层3；所述负电荷区4位于介质槽15的左侧。该结构的耐压和导通电阻的关系没有实施例1的结构优化，这是因为正电荷区5不仅在关时调制介质槽内的电场线分布，避免漏端电场线过度集中。在开态时，正电荷区还能在正向导通时形成积累层，为器件中多子电流的流动提供了一条低阻通路，从而降低了导通电阻。
实施例3
本例的结构在实施例1的基础上，将实施例1中所有N型材料替换为P型材料，所有的P型材料替换为N型材料，所有的正电荷区替换为负电荷区，所有的负电荷区替换为正电荷区。
制作器件时，还可用碳化硅、砷化镓或锗硅等半导体材料替代硅。
Claims (5)
1.一种具有低导通电阻高耐压的LDMOS器件，包括P型衬底(1)、N型漂移区(2)、栅极结构、介质层(11)、源极金属(12)和漏极金属(14)；其中，N型漂移区(2)位于P型衬底(1)上表面；N型漂移区(2)中具有P型体区(6)和N型重掺杂漏极接触区(13)；P型体区(6)位于N型漂移区(2)顶部一侧；P型体区(6)中具有分别与位于器件表面源极金属(12)相连的P+源极接触区(8)和N+源极接触区(7)；栅极结构由栅氧化层(9)和多晶硅栅电极(10)构成，其中栅氧化层(9)与N型漂移区(2)、部分P型体区(6)以及部分N+源极接触区(7)相接触，多晶硅栅电极(10)与源极金属(12)之间通过介质层(11)相互隔离；所述N型重掺杂漏极接触区(13)位于N型漂移区(2)的顶部另一侧，N型重掺杂漏极接触区(13)上表面与漏极金属(14)相接触；漏极金属(14)和源极金属(12)之间通过介质层(11)相互隔离；
其特征在于，所述N型漂移区(2)中还具有介质槽(15)；所述介质槽(15)上表面与介质层(11)相接触，介质槽(15)下方保留部分N型漂移区(2)作为电流通道；所述介质槽(15)中具有厚绝缘介质层(3)、负电荷区(4)和正电荷区(5)；所述负电荷区(4)位于介质槽中靠近P型体区(6)的一侧；所述正电荷区(5)位于介质槽中另一侧；所述厚绝缘介质层(3)位于负电荷区(4)和正电荷区(5)之间。
2.根据权利要求1所述的一种具有低导通电阻高耐压的LDMOS器件，其特征在于，所述厚绝缘介质层(3)、栅氧化层(9)、介质层(11)采用的材料为二氧化硅。
3.根据权利要求2所述的一种具有低导通电阻高耐压的LDMOS器件，其特征在于，所述正电荷区(5)具有正电性的材料通过淀积或离子注入的方式在介质槽(15)中形成。
4.根据权利要求3所述的一种具有低导通电阻高耐压的LDMOS器件，其特征在于，所述负电荷区(4)由具有负电性的材料通过淀积或离子注入的方式在介质槽(15)中形成。
5.根据权利要求4所述的一种具有低导通电阻高耐压的LDMOS器件，其特征在于，所述LDMOS器件采用体硅、碳化硅、砷化镓、磷化铟或锗硅半导体材料制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710585655.3A CN107452805A (zh) | 2017-07-18 | 2017-07-18 | 一种具有低导通电阻高耐压的ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710585655.3A CN107452805A (zh) | 2017-07-18 | 2017-07-18 | 一种具有低导通电阻高耐压的ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107452805A true CN107452805A (zh) | 2017-12-08 |
Family
ID=60487210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710585655.3A Pending CN107452805A (zh) | 2017-07-18 | 2017-07-18 | 一种具有低导通电阻高耐压的ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107452805A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172618A (zh) * | 2017-12-26 | 2018-06-15 | 西安电子科技大学 | 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN108198850A (zh) * | 2017-12-26 | 2018-06-22 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN108258050A (zh) * | 2017-12-26 | 2018-07-06 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 |
| CN112909081A (zh) * | 2021-02-09 | 2021-06-04 | 电子科技大学 | 一种横向功率器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969358A (zh) * | 2012-12-06 | 2013-03-13 | 电子科技大学 | 一种横向高压功率半导体器件 |
| US9466700B2 (en) * | 2013-10-03 | 2016-10-11 | Macronix International Co., Ltd. | Semiconductor device and method of fabricating same |
-
2017
- 2017-07-18 CN CN201710585655.3A patent/CN107452805A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969358A (zh) * | 2012-12-06 | 2013-03-13 | 电子科技大学 | 一种横向高压功率半导体器件 |
| US9466700B2 (en) * | 2013-10-03 | 2016-10-11 | Macronix International Co., Ltd. | Semiconductor device and method of fabricating same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172618A (zh) * | 2017-12-26 | 2018-06-15 | 西安电子科技大学 | 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN108198850A (zh) * | 2017-12-26 | 2018-06-22 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN108258050A (zh) * | 2017-12-26 | 2018-07-06 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 |
| CN108198850B (zh) * | 2017-12-26 | 2020-08-21 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN108258050B (zh) * | 2017-12-26 | 2020-08-21 | 西安电子科技大学 | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 |
| CN112909081A (zh) * | 2021-02-09 | 2021-06-04 | 电子科技大学 | 一种横向功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN108198851A (zh) | 一种具有增强载流子存储效应的超结igbt | |
| CN106024858B (zh) | 一种具有三栅结构的hk soi ldmos器件 | |
| CN107452805A (zh) | 一种具有低导通电阻高耐压的ldmos器件 | |
| CN104299995A (zh) | 半导体装置 | |
| CN103715238A (zh) | 一种超低比导通电阻的横向高压器件 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN105789314A (zh) | 一种横向soi功率ldmos | |
| CN111969063B (zh) | 一种具有漏端肖特基接触的超结mosfet | |
| CN103022134A (zh) | 一种超低比导通电阻的soi横向高压功率器件 | |
| CN107516680A (zh) | 一种分裂栅功率mos器件 | |
| KR100282426B1 (ko) | 스마트 파워 소자 및 그의 제조 방법 | |
| CN106298900A (zh) | 一种高速soi‑ligbt | |
| CN207705201U (zh) | 具有新型电极结构的t-resurf ldmos | |
| CN106684136A (zh) | 一种soi横向绝缘栅双极晶体管 | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN105047702B (zh) | 一种ldmos器件的制造方法 | |
| CN108767013A (zh) | 一种具有部分埋层的sj-ldmos器件 | |
| CN101388406B (zh) | 半导体装置 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN107425070A (zh) | 一种具有辅助氧化埋层的半超结mosfet | |
| CN110190114B (zh) | 一种栅控双极-场效应复合碳化硅垂直双扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171208 |