CN112909081A - 一种横向功率器件 - Google Patents
一种横向功率器件 Download PDFInfo
- Publication number
- CN112909081A CN112909081A CN202110175348.4A CN202110175348A CN112909081A CN 112909081 A CN112909081 A CN 112909081A CN 202110175348 A CN202110175348 A CN 202110175348A CN 112909081 A CN112909081 A CN 112909081A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- heavily doped
- doped region
- type heavily
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000000779 depleting effect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明属于功率半导体技术领域，涉及一种横向功率器件。本发明主要特征在于：漂移区表面的场板结构采用凸出形状，优化漂移区长度。正向导通时，栅结构与场板结构下方的漂移区表面产生连续的电子积累层，形成积累型输运模式，以降低器件比导通电阻；反向阻断时，场板结构中反偏的PN结承受耐压，且场板结构不仅能辅助耗尽漂移区以提高漂移区掺杂浓度而降低器件比导通电阻，还能调制横向电场分布以提高耐压。相对传统LDMOS，本发明实现高耐压的同时具有更低的比导通电阻。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种横向功率器件。
背景技术
与VDMOS(Vertical Double Diffusion MOS，纵向双扩散金属氧化物半导体场效应晶体管)相比，LDMOS具有开关速度快，易于集成的特点，广泛应用于功率集成电路中。
在常规LDMOS中，存在着比导通电阻(Special On-resistance，Ron,sp)与耐压(Breakdown Voltage，BV)之间的矛盾关系：Ron,sp∝BV2.5,其被称之为“硅极限”。通过降低漂移区掺杂浓度，增长漂移区均可提高器件的耐压，但同时会增大器件的比导通电阻，造成功耗上升。为了缓解这一矛盾关系，RESURF技术、超结技术和槽型技术等是常用手段。RESRUF技术和超结技术本质上都是在漂移区内引入P型区来辅助耗尽N型漂移区，以提高漂移区掺杂浓度而降低Ron,sp。但是二者均无法有效降低漂移区的长度，且引入的P型区可能会占用漂移区的导电路径，不利于降低器件Ron,sp。槽型技术则可通过在漂移区引入介质槽结构，折叠漂移区，因而缩短了漂移区长度，同时介质槽辅助耗尽漂移区以提高漂移区掺杂浓度，从而显著降低了器件Ron,sp。但是无论是槽型技术、超结技术还是RESURF技术，正向导通时电流均为通过中性漂移区载流子的漂移输运方式，因此Ron,sp仍然会受到漂移区掺杂浓度的制约。
发明内容
本发明的目的在于，针对上述问题，提出一种横向功率器件。
本发明的技术方案为：
一种横向功率器件，包括沿器件垂直方向自下而上依次层叠设置的P衬底1、N漂移区2和场板结构；
沿器件横向方向，N漂移区2的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和位于源极结构和漏极结构之间；
所述的源极结构包括P型阱区31、P型体接触区5和第一N型重掺杂区6；所述P型体接触区5和第一N型重掺杂区6相互接触并列位于P型阱区31上层远离N漂移区2的一端，且第一N型重掺杂区6在靠近N漂移区2的一侧，P型体接触区5和第一N型重掺杂区6上表面共同引出源极电极；
所述漏极结构包括N型缓冲区4和第二N型重掺杂区7；所述第二N型重掺杂区7位于N型缓冲区4上表面，所述第二N型重掺杂区7的引出端为漏极电极；
其特征在于，所述场板结构由第一凸起部分、第二凸起部分和平面部分构成，其中第一凸起部分从源极结构上表面延伸至N漂移区2上表面，所述第一凸起部分为第一介质层9和覆盖在第一介质层9上的P阱区32；所述平面部分为第一介质层9和覆盖在第一介质层9上的P型区11；所述第二凸起部分从漏极结构上表面延伸至P型区11，第二凸起部分为第一介质层9和覆盖在第一介质层9上的N型缓冲区13和P型区11，N型缓冲区13位于平面部分的P型区11和第二凸起部分的P型区11之间，即N型缓冲区13沿垂直方向贯穿P型区11将其分为两部分，在第二凸起部分的P型区11上层还嵌入有第一P型重掺杂区16，即第一P型重掺杂区16的两侧被第二凸起部分的P型区11包围；凸起部分和平面部分的连接方式为：P阱区32一侧的末端直接与平面部分的P型区11接触；N型缓冲区13的末端与平面部分的P型区11接触，并形成向源极结构方向内凹的弧面，且弧面两端之间的纵向宽度等于N型缓冲区13的纵向宽度；P阱区32另一侧的末端覆盖部分P型体接触区5的上表面，在P型体接触区5和P型区11之间的P阱区32被P型阱区31包围，使得P阱区32不与第一N型重掺杂区6和N漂移区2接触，且P型阱区31还隔离第一N型重掺杂区6和N漂移区2；所述P阱区32另一侧的上层还具有第二P型重掺杂区51，第二P型重掺杂区51向靠近P型区11的方向延伸至超出P型体接触区5的边缘，第二P型重掺杂区51超出P型体接触区5边缘部分的横向宽度小于第一N型重掺杂区6的横向宽度；第二凸起部分位于N型缓冲区4的上表面，且N型缓冲区4还隔离平面部分和第二N型重掺杂区7，使得第二凸起部分、平面部分与第二N型重掺杂区7之间均具有间距；
所述栅极结构为平面栅结构，平面栅结构位于第一介质层9和第一N型重掺杂区6之间的N漂移区2上表面，包括栅介质层8和覆盖在栅介质层8上表面的导电材料17；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N型重掺杂区6上表面和P型区11上表面，同时沿纵向方向，平面栅结构还覆盖P阱区32，但是平面栅结构与第二P型重掺杂区51之间具有间距，导电材料17和第二P型重掺杂区51上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
进一步的，所述平面部分的P型区11从源极结构到漏极结构的方向，采用的掺杂方式为由高到低的阶梯掺杂。
本发明的有益效果是，相对于传统的LDMOS结构，本发明通过引入源漏端凸出型的场板结构，有利缩小器件尺寸，且导通时形成积累型输运模式以降低Ron,sp，并提高器件的耐压能力。
附图说明
图1为实施例1的半元胞三维结构示意图；
图2为实施例1的去除栅极结构的全元胞俯视图；
图3为实施例2的去除栅极结构的全元胞俯视图；
图4为实施例3的去除栅极结构的全元胞俯视图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图1、2所示，为本例的一种横向功率器件，包括沿器件垂直方向自下而上依次层叠设置的P衬底1、N漂移区2和场板结构；
沿器件横向方向，N漂移区2的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和位于源极结构和漏极结构之间；
所述的源极结构包括P型阱区31、P型体接触区5和第一N型重掺杂区6；所述P型体接触区5和第一N型重掺杂区6相互接触并列位于P型阱区31上层远离N漂移区2的一端，且第一N型重掺杂区6在靠近N漂移区2的一侧，P型体接触区5和第一N型重掺杂区6上表面共同引出源极电极；
所述漏极结构包括N型缓冲区4和第二N型重掺杂区7；所述第二N型重掺杂区7位于N型缓冲区4上表面，所述第二N型重掺杂区7的引出端为漏极电极；
所述场板结构由第一凸起部分、第二凸起部分和平面部分构成，其中第一凸起部分从源极结构上表面延伸至N漂移区2上表面，所述第一凸起部分为第一介质层9和覆盖在第一介质层9上的P阱区32；所述平面部分为第一介质层9和覆盖在第一介质层9上的P型区11；所述第二凸起部分从漏极结构上表面延伸至P型区11，第二凸起部分为第一介质层9和覆盖在第一介质层9上的N型缓冲区13和P型区11，N型缓冲区13位于平面部分的P型区11和第二凸起部分的P型区11之间，即N型缓冲区13沿垂直方向贯穿P型区11将其分为两部分，在第二凸起部分的P型区11上层还嵌入有第一P型重掺杂区16，即第一P型重掺杂区16的两侧被第二凸起部分的P型区11包围；凸起部分和平面部分的连接方式为：P阱区32一侧的末端直接与平面部分的P型区11接触；N型缓冲区13的末端与平面部分的P型区11接触，并形成向源极结构方向内凹的弧面，且弧面两端之间的纵向宽度等于N型缓冲区13的纵向宽度；P阱区32另一侧的末端覆盖部分P型体接触区5的上表面，在P型体接触区5和P型区11之间的P阱区32被P型阱区31包围，使得P阱区32不与第一N型重掺杂区6和N漂移区2接触，且P型阱区31还隔离第一N型重掺杂区6和N漂移区2；所述P阱区32另一侧的上层还具有第二P型重掺杂区51，第二P型重掺杂区51向靠近P型区11的方向延伸至超出P型体接触区5的边缘，第二P型重掺杂区51超出P型体接触区5边缘部分的横向宽度小于第一N型重掺杂区6的横向宽度；第二凸起部分位于N型缓冲区4的上表面，且N型缓冲区4还隔离平面部分和第二N型重掺杂区7，使得第二凸起部分、平面部分与第二N型重掺杂区7之间均具有间距；
所述栅极结构为平面栅结构，平面栅结构位于第一介质层9和第一N型重掺杂区6之间的N漂移区2上表面，包括栅介质层8和覆盖在栅介质层8上表面的导电材料17；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N型重掺杂区6上表面和P型区11上表面，同时沿纵向方向，平面栅结构还覆盖P阱区32，但是平面栅结构与第二P型重掺杂区51之间具有间距，导电材料17和第二P型重掺杂区51上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
本例的工作原理为：将场板结构中用于接电位的区域置于凸出部分，可有效缩短器件漂移区长度，提高器件的面积利用率。正向导通时，栅结构与场板结构下方的漂移区表面产生连续的电子积累层，形成积累型输运模式，以降低器件比导通电阻；反向阻断时，场板结构中反偏的PN结承受耐压，其中P型区11不仅辅助耗尽漂移区以提高漂移区掺杂浓度而降低器件比导通电阻，而且调制横向电场分布以提高耐压，因此新器件能兼具高耐压与低比导通电阻特性。其中，场板结构源端两端凸出部分分别被P阱区31和N型缓冲区4包围住倒角区域，可缓解倒角处电场聚集而发生提前击穿；从工艺制备方面，场板结构的P阱区32、第二P型重掺杂区51/第一P型重掺杂区16可分别和源极结构的P型阱区31、P型体接触区5采用同一版次制作，从而节约器件制作成本。
从而使得，相对于传统LDMOS结构，本发明在实现高耐压的同时能获得更小的比导通电阻。
实施例2
与实施例1相比，如图3，本例中场板结构的P型区11从源极端到漏极端使用从高到低的P型阶梯掺杂，即本例的场板结构中P型区11为沿器件横向方向从源极端到漏极端的第二P型重掺杂区51、P阱区32、P型一阶掺杂区111、P型二阶掺杂区112、N型缓冲区13、第一P型重掺杂区16。与实施例1相比，在反向耐压时，场板上的P型区11能更好调制器件横向电场部分，提高器件耐压。
实施例3
如图4，与实施例1相比，本例中的N型缓冲区13，沿横向方向向源极端延伸进入P型区11并在纵向方向上向两端扩散，以包围凸出部分的倒角区域。
与实施例1相比，该案例避免了N型缓冲区13与P型区11的结面出现在凸出部分的倒角处，避免器件在反向耐压时，因倒角处的电场聚集造成场板上PN结的提前击穿，提高了器件的耐压能力。
Claims (2)
1.一种横向功率器件，包括沿器件垂直方向自下而上依次层叠设置的P衬底(1)、N漂移区(2)和场板结构；
沿器件横向方向，N漂移区(2)的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和位于源极结构和漏极结构之间；
所述的源极结构包括P型阱区(31)、P型体接触区(5)和第一N型重掺杂区(6)；所述P型体接触区(5)和第一N型重掺杂区(6)相互接触并列位于P型阱区(31)上层远离N漂移区(2)的一端，且第一N型重掺杂区(6)在靠近N漂移区(2)的一侧，P型体接触区(5)和第一N型重掺杂区(6)上表面共同引出源极电极；
所述漏极结构包括N型缓冲区(4)和第二N型重掺杂区(7)；所述第二N型重掺杂区(7)位于N型缓冲区(4)上表面，所述第二N型重掺杂区(7)的引出端为漏极电极；
其特征在于，所述场板结构由第一凸起部分、第二凸起部分和平面部分构成，其中第一凸起部分从源极结构上表面延伸至N漂移区(2)上表面，所述第一凸起部分为第一介质层(9)和覆盖在第一介质层(9)上的P阱区(32)；所述平面部分为第一介质层(9)和覆盖在第一介质层(9)上的P型区(11)；所述第二凸起部分从漏极结构上表面延伸至P型区(11)，第二凸起部分为第一介质层(9)和覆盖在第一介质层(9)上的N型缓冲区(13)和P型区(11)，N型缓冲区(13)位于平面部分的P型区(11)和第二凸起部分的P型区(11)之间，即N型缓冲区(13)沿垂直方向贯穿P型区(11)将其分为两部分，在第二凸起部分的P型区(11)上层还嵌入有第一P型重掺杂区(16)，即第一P型重掺杂区(16)的两侧被第二凸起部分的P型区(11)包围；凸起部分和平面部分的连接方式为：P阱区(32)一侧的末端直接与平面部分的P型区(11)接触；N型缓冲区(13)的末端与平面部分的P型区(11)接触，并形成向源极结构方向内凹的弧面，且弧面两端之间的纵向宽度等于N型缓冲区(13)的纵向宽度；P阱区(32)另一侧的末端覆盖部分P型体接触区(5)的上表面，在P型体接触区(5)和P型区(11)之间的P阱区(32)被P型阱区(31)包围，使得P阱区(32)不与第一N型重掺杂区(6)和N漂移区(2)接触，且P型阱区(31)还隔离第一N型重掺杂区(6)和N漂移区(2)；所述P阱区(32)另一侧的上层还具有第二P型重掺杂区(51)，第二P型重掺杂区(51)向靠近P型区(11)的方向延伸至超出P型体接触区(5)的边缘，第二P型重掺杂区(51)超出P型体接触区(5)边缘部分的横向宽度小于第一N型重掺杂区(6)的横向宽度；第二凸起部分位于N型缓冲区(4)的上表面，且N型缓冲区(4)还隔离平面部分和第二N型重掺杂区(7)，使得第二凸起部分、平面部分与第二N型重掺杂区(7)之间均具有间距；
所述栅极结构为平面栅结构，平面栅结构位于第一介质层(9)和第一N型重掺杂区(6)之间的N漂移区(2)上表面，包括栅介质层(8)和覆盖在栅介质层(8)上表面的导电材料(17)；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N型重掺杂区(6)上表面和P型区(11)上表面，同时沿纵向方向，平面栅结构还覆盖P阱区(32)，但是平面栅结构与第二P型重掺杂区(51)之间具有间距，导电材料(17)和第二P型重掺杂区(51)上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
2.根据权利要求1所述的一种横向功率器件，其特征在于，所述平面部分的P型区(11)从源极结构到漏极结构的方向，采用的掺杂方式为由高到低的阶梯掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110175348.4A CN112909081B (zh) | 2021-02-09 | 2021-02-09 | 一种横向功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110175348.4A CN112909081B (zh) | 2021-02-09 | 2021-02-09 | 一种横向功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112909081A true CN112909081A (zh) | 2021-06-04 |
| CN112909081B CN112909081B (zh) | 2022-05-17 |
Family
ID=76122839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110175348.4A Active CN112909081B (zh) | 2021-02-09 | 2021-02-09 | 一种横向功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112909081B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090008675A1 (en) * | 2005-10-12 | 2009-01-08 | Fuji Electric Holdings Co., Ltd. | Soi trench lateral igbt |
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
| US20110101454A1 (en) * | 2009-11-05 | 2011-05-05 | Hisao Ichijo | Semiconductor device and method for producing the same |
| CN103325835A (zh) * | 2013-05-28 | 2013-09-25 | 电子科技大学 | 一种具有结型场板的soi功率ldmos器件 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN105047702A (zh) * | 2015-07-13 | 2015-11-11 | 电子科技大学 | 一种ldmos器件的制造方法 |
| US20150333170A1 (en) * | 2012-12-20 | 2015-11-19 | University Of Electronic Science And Technology Of China | Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor |
| CN105633137A (zh) * | 2016-01-08 | 2016-06-01 | 电子科技大学 | 一种槽栅功率mosfet器件 |
| CN105789314A (zh) * | 2016-03-18 | 2016-07-20 | 电子科技大学 | 一种横向soi功率ldmos |
| CN107452805A (zh) * | 2017-07-18 | 2017-12-08 | 电子科技大学 | 一种具有低导通电阻高耐压的ldmos器件 |
| CN108649070A (zh) * | 2018-05-14 | 2018-10-12 | 电子科技大学 | 一种GaN异质结电导调制场效应管 |
| CN109192778A (zh) * | 2018-08-01 | 2019-01-11 | 长沙理工大学 | 一种具有双纵向场板的分离栅槽型功率器件 |
| US20190288112A1 (en) * | 2018-03-19 | 2019-09-19 | Macronix International Co., Ltd. | High-voltage transistor devices with two-step field plate structures |
-
2021
- 2021-02-09 CN CN202110175348.4A patent/CN112909081B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090008675A1 (en) * | 2005-10-12 | 2009-01-08 | Fuji Electric Holdings Co., Ltd. | Soi trench lateral igbt |
| US20110101454A1 (en) * | 2009-11-05 | 2011-05-05 | Hisao Ichijo | Semiconductor device and method for producing the same |
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
| US20150333170A1 (en) * | 2012-12-20 | 2015-11-19 | University Of Electronic Science And Technology Of China | Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor |
| CN103325835A (zh) * | 2013-05-28 | 2013-09-25 | 电子科技大学 | 一种具有结型场板的soi功率ldmos器件 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN105047702A (zh) * | 2015-07-13 | 2015-11-11 | 电子科技大学 | 一种ldmos器件的制造方法 |
| CN105633137A (zh) * | 2016-01-08 | 2016-06-01 | 电子科技大学 | 一种槽栅功率mosfet器件 |
| CN105789314A (zh) * | 2016-03-18 | 2016-07-20 | 电子科技大学 | 一种横向soi功率ldmos |
| CN107452805A (zh) * | 2017-07-18 | 2017-12-08 | 电子科技大学 | 一种具有低导通电阻高耐压的ldmos器件 |
| US20190288112A1 (en) * | 2018-03-19 | 2019-09-19 | Macronix International Co., Ltd. | High-voltage transistor devices with two-step field plate structures |
| CN108649070A (zh) * | 2018-05-14 | 2018-10-12 | 电子科技大学 | 一种GaN异质结电导调制场效应管 |
| CN109192778A (zh) * | 2018-08-01 | 2019-01-11 | 长沙理工大学 | 一种具有双纵向场板的分离栅槽型功率器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112909081B (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937870B2 (en) | Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells using body region extensions | |
| US9799764B2 (en) | Lateral power integrated devices having low on-resistance | |
| US10068965B1 (en) | Lateral high-voltage device | |
| CN110534514B (zh) | 一种横向高压功率半导体器件的槽型终端结构 | |
| CN106024905A (zh) | 一种低导通电阻横向双扩散金属氧化物半导体器件 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN107275388B (zh) | 一种横向高压器件 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN106972047B (zh) | 一种ldmos器件 | |
| CN112909081B (zh) | 一种横向功率器件 | |
| CN111933711B (zh) | 一种集成sbd的超结mosfet | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| CN212659542U (zh) | 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件 | |
| CN111430448B (zh) | 一种横向功率半导体器件 | |
| KR102385950B1 (ko) | 낮은 온 저항을 갖는 수평형 전력용 집적 소자 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN216213475U (zh) | 屏蔽栅沟槽型功率mosfet器件 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN112993021B (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN109616522B (zh) | 一种横向高压器件 | |
| CN104617139A (zh) | Ldmos器件及制造方法 | |
| US10374077B2 (en) | Semiconductor device having auxiliary electrode formed in field plate region | |
| CN103515432B (zh) | P型超结横向双扩散mosfet器件 | |
| CN111509038A (zh) | 一种多层堆叠的ldmos功率器件 | |
| JP7326991B2 (ja) | スイッチング素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |