CN102005480A - 一种高压低导通电阻ldmos器件及其制造方法 - Google Patents

Abstract

本发明涉及一种高压低导通电阻LDMOS器件及其制造方法。高压低导通电阻LDMOS器件包括P外延、P阱区、N⁺阳极、N⁺阴极、P⁺阴极引出端、阳极多晶场板、阴极多晶场板、栅多晶、栅氧化层、场氧层、P衬底、N阱区、P型区。还包括位于N阱区表面的P型区和位于N阱区内部的P埋层，所述P型区与P阱区和N⁺阳极隔离，P型区与场氧层隔离，P型区与N阱区形成一个PN结，P埋层将N阱区分割为位于P埋层上部的第二N阱区和第一N阱区并分别与之形成PN结。本发明的有益效果是一方面提高LDMOS器件与常规中低压BCD工艺的兼容性，另一方面在相同耐压的前提下降低了LDMOS器件的导通电阻。

Description

一种高压低导通电阻LDMOS器件及其制造方法

技术领域

本发明涉及电子技术领域内的半导体高压低阻器件，尤其涉及在体硅上制造的高压功率器件。

背景技术

LDMOS器件属于高压功率器件，它具有工作电压高、工艺相对简单、开关频率高的特点，并且基于体硅材料的加工工艺已较成熟，因此LDMOS器件具有广泛的发展前景。LDMOS器件的漏极、源极和栅极都位于其表面，易于集成到芯片内部，故在高压集成电路（HVIC）和功率集成电路中被作为高压功率器件是特别适合的。从1979年J.A.Appels提出著名的RESURF（降低表面场,Reduced Surface Field）原理以来，LDMOS器件得到了迅速的发展。

现有技术中一种常规的LDMOS器件如图1所示，它是SINGLE-RESURF LDMOS器件，包括P外延1、P阱区6、N⁺阳极7、N⁺阴极8、P⁺阴极引出端9、阳极多晶场板10、阴极多晶场板11、栅多晶12、栅氧化层13、场氧层14、P衬底15、N阱区16，P外延1和N阱区16位于P衬底15之上，P阱区6位于P外延1之上，N⁺ 阴极8和P⁺阴极引出端9位于P阱区6之上，N⁺阳极7位于N阱区16一端的上部，场氧层14位于N阱区16之上，阳极端的栅氧化层13位于N阱区16之上并分别与N⁺阳极7和场氧层14相邻，阴极端的栅氧化层13位于P阱区6之上并分别与N⁺阴极8和场氧层14相邻，阳极多晶场板10位于阳极端的栅氧化层13和场氧层14之上，阴极多晶场板11位于阴极端的场氧层14之上，栅多晶12位于阴极端的栅氧化层13之上，阴极多晶场板11和栅多晶12作为整体连接在一起，上述结构中，N阱区16与P衬底15形成一个PN结，N阱区16和P阱区6形成一个PN结，P阱区6与N⁺阴极8形成一个PN结。该种LDMOS器件依靠横向PN结（由P阱区6和N阱区16形成），和纵向PN节（由P衬底15和N阱区16形成）共同耐压，同时利用阳极端的多晶场板10及阴极端的多晶场板11弱化表面电场，为了提高击穿电压并降低导通电阻，需要很大的N阱区16结深。该种LDMOS器件其N阱区16为一次性注入，由于结深较大，需要经过长时间高温热过程，对工艺要求较高，与常规中低压BCD工艺兼容性较差，BCD工艺是一种单片集成工艺技术，它是1986年由意法半导体（ST）公司率先研制成功，这种技术能够在同一芯片上制作双极管bipolar，CMOS和DMOS 器件，称为BCD工艺。另外，上述LDMOS器件的比导通电阻偏大，为了降低导通电阻，必须增大N阱区16的面积，因此导致在芯片制造中LDMOS器件占芯片中绝大部分面积，使得芯片制造成本较高。

现有技术中另一种常规的LDMOS器件如图2所示，它是DOUBLE-RESURF LDMOS器件，包括P外延1、P阱区6、N⁺阳极7、N⁺阴极8、P⁺阴极引出端9、阳极多晶场板10、阴极多晶场板11、栅多晶12、栅氧化层13、场氧层14、P衬底15、N阱区16、P型区5，P外延1和N阱区16位于P衬底15之上，P阱区6位于P外延1之上，N⁺ 阴极8和P⁺阴极引出端9位于P阱区6之上，N⁺阳极7位于N阱区16一端的上部，场氧层14位于N阱区16之上，阳极端的栅氧化层13位于N阱区16之上并分别与N⁺阳极7和场氧层14相邻，阴极端的栅氧化层13位于P阱区6之上并分别与N⁺阴极8和场氧层14相邻，P型区5位于N阱区16之内并与场氧层14相邻，阳极多晶场板10位于阳极端的栅氧化层13和场氧层14之上，阴极多晶场板11位于阴极端的场氧层14之上，栅多晶12位于阴极端的栅氧化层13之上，阴极多晶场板11和栅多晶12作为整体连接在一起，上述结构中，N阱区16与P型区5形成一个PN结，N阱区16与P衬底15形成一个PN结，N阱区16和P阱区6形成一个PN结，P阱区6与N⁺阴极8形成一个PN结。该种LDMOS器件依靠横向PN结（由P阱区6和N阱区16形成），和两个纵向PN节（由N阱区16与P型区5、P衬底15和N阱区16形成）共同耐压，同时利用阳极端的多晶场板10及阴极端的多晶场板11弱化表面电场。由N阱区16与P型区5形成的纵向PN结能够加速N阱区16的耗尽，优化LDMOS器件表面电场，因此在保证LDMOS器件耐压的条件下，可以有效的提高N阱区16的掺杂浓度，从而降低LDMOS器件的导通电阻。该种LDMOS器件为了提高击穿电压并降低导通电阻，需要很大的N阱区16结深，该种LDMOS器件其N阱区16为一次性注入，由于结深较大，需要经过长时间高温热过程，对工艺要求较高，与常规中低压BCD工艺兼容性较差；该种LDMOS器件在正向导通中，由于LDMOS器件电流在表面比较集中，而P型区5占据了表面很大一部分导电面积，且P型区5在正向导通中相当于电阻值无穷大的电阻，由此P型区5的引入会减小正向导通时电流流动的横截面积，从而会抑制导通电阻的降低程度。

综上所述，现有技术中常用的SINGLE/DOUBLE- RESURF LDMOS器件，其核心目标都是在提高耐压的同时降低器件的导通电阻，从而减少BCD工艺中LDMOS器件所占芯片面积以降低芯片成本。现有技术中的SINGLE/DOUBLE- RESURF LDMOS器件都采用单阱工艺制作N阱区16，该N阱区16即为LDMOS器件的漂移区，由于该漂移区结深很深，其制作需要长时间的高温热过程，对工艺要求也较高，因此增加了芯片成本。另外由于常规中低压BCD工艺的推阱时间较短，因此现有技术中LDMOS器件的漂移区的制作过程与常规中低压BCD工艺的兼容性较差。

发明内容

本发明的目的是为了提高LDMOS器件与常规中低压BCD工艺的兼容性，本发明的另一目的是在相同耐压的前提下降低LDMOS器件的导通电阻。

为了实现上述目的，本发明提供了一种高压低导通电阻LDMOS器件，包括P外延、P阱区、N⁺阳极、N⁺阴极、P⁺阴极引出端、阳极多晶场板、阴极多晶场板、栅多晶、栅氧化层、场氧层、P衬底、N阱区、P型区，P外延和N阱区位于P衬底之上，P阱区位于P外延之上，N⁺ 阴极和P⁺阴极引出端位于P阱区之上，N⁺阳极位于N阱区一端的上部，场氧层位于N阱区之上，阳极端的栅氧化层位于N阱区之上并分别与N⁺阳极和场氧层相邻，阴极端的栅氧化层位于P阱区之上并分别与N⁺阴极和场氧层相邻，阳极多晶场板位于阳极端的栅氧化层和场氧层之上，阴极多晶场板位于阴极端的场氧层之上，栅多晶位于阴极端的栅氧化层之上，阴极多晶场板和栅多晶作为整体连接在一起，上述结构中，N阱区与P衬底形成一个PN结，N阱区和P阱区形成一个PN结，P阱区与N⁺阴极形成一个PN结，还包括位于N阱区表面的P型区和位于N阱区内部的P埋层，所述P型区与P阱区和N⁺阳极隔离，P型区与场氧层隔离，P型区与N阱区形成一个PN结，P埋层将N阱区分割为位于P埋层上部的第二N阱区和第一N阱区并分别与之形成PN结。

所述P埋层为连续的整体。

所述P埋层为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。

所述P型区为连续的整体。

所述P型区为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。

所述第一N阱区的横向尺寸等于或小于第二N阱区的横向尺寸。

为了实现上述目的，本发明还提供了一种高压低导通电阻LDMOS器件制造方法，包括以下步骤：

步骤1：选择P型硅材料制成的硅片作为P衬底，在硅片表面通过预氧、涂胶、曝光和刻蚀后形成第一N阱区的注入阻挡层，从表面向P衬底注入N型杂质，形成第一N阱区未推结前的结构后去胶；

步骤2：硅片经过第一次热过程将第一N阱区未推结前的结构中的N型杂质扩散形成第一N阱区，去除第一次热过程中产生的氧化层和步骤1中形成的第一N阱区的注入阻挡层，然后在硅片表面通过预氧、涂胶、曝光和刻蚀后形成P埋层2的注入阻挡层，向硅片表面注入P型杂质，形成P埋层未推结前的结构后去胶；

步骤3：去除硅片表面的P埋层的注入阻挡层，向上生长P型外延形成P外延，由于形成P外延的过程也是高温热过程，P埋层的未推结前结构会扩散形成P埋层，第一N阱区也会有向上扩散，同时在硅片表面形成P外延的外延氧化阻挡层；

步骤4：去除P外延的外延氧化阻挡层，通过预氧、涂胶、曝光、刻蚀后形成第二N阱区的注入阻挡层，向硅片表面注入N型杂质，形成第二N阱区未推结前的结构后去胶；

步骤5：去除第二N阱区的注入阻挡层，通过预氧、涂胶、曝光、刻蚀后形成P阱区的注入阻挡层，向硅片表面注入P型杂质，形成P阱区未推结前的结构后去胶；

步骤6：除P阱区的注入阻挡层，经过第二次热过程形成第二N阱区以及P阱区，同时由于存在高温热过程，会形成第二次热过程氧化阻挡层；

步骤7：去除第二次热过程氧化阻挡层，通过预氧、涂胶、曝光、刻蚀后形成P型区的注入阻挡层，向硅片表面采用高能量注入方式注入P型杂质，形成P型区未推结前的结构后去胶。由于采用的是高能量注入，故P型区未推结前的结构结深较大；

步骤8：去除P型区的注入阻挡层。对硅片表面进行预氧形成场氧层的预氧层和淀积氮化硅处理，通过涂胶、曝光、刻蚀氮化硅层后形成场氧层的氮化硅阻挡层后去胶；

步骤9：经过一个较长时间的氧化过程在硅片表面形成场氧层，由于氧化层的吸硼吐磷特性，P型区与场氧层隔离；

步骤10：去除场氧层的氮化硅阻挡层，去除场氧层的预氧层；

步骤11：经过一个较短时间的氧化过程在硅片表面形成栅氧化层未刻蚀前结构；

步骤12：在硅片表面淀积多晶硅形成阳极多晶场板、阴极多晶场板和栅多晶未刻蚀前的结构；

步骤13：在硅片表面通过涂胶、曝光、刻蚀多晶硅形成阳极多晶场板、阴极多晶场板和栅多晶后去胶；

步骤14：通过涂胶、曝光、刻蚀氧化层形成N⁺阳极以及N⁺阴极的注入阻挡层，向硅片表面注入N型杂质，形成N⁺阳极以及N⁺阴极后去胶；

步骤15：通过预氧、涂胶、曝光、刻蚀氧化层形成P⁺阴极引出端的注入阻挡层，向硅片表面注入P型杂质形成P⁺阴极引出端后去胶；

步骤16：去除P⁺阴极引出端的注入阻挡层。

本发明的有益效果：高压LDMOS为了保证具有高的击穿电压，N阱区必须具有较大的结深，现有技术中N阱区采用一次性注入的方式形成，需要一个长时间的高温热过程，从而会导致高压LDMOS的制造工艺与常规中低压BCD工艺的兼容性变差，增加制造成本。本发明通过P埋层将N阱区分割为独立的第二N阱区和第一N阱区，因此第二N阱区和第一N阱区可以分成两次注入，每次注入经过时间较短温度较高的热过程就可实现完成第二N阱区和第一N阱区的制作，因此与常规中低压BCD工艺兼容性好，降低了制造成本。高压LDMOS为了维持高的击穿特性，要求在高压LDMOS击穿前N阱区必须完全耗尽，为了减小高压LDMOS导通电阻要求N阱区必须增大掺杂浓度以降低电阻率；但是，N阱区掺杂浓度的提高，又会导致高压LDMOS击穿电压降低。在N阱区表面和体内分别设置P型区和P埋层后，相对现有高压LDMOS增加了多个纵向排列的PN结，可以改善高压LDMOS表面和体内的电场分布，就可以在相同耐压的前提下降低LDMOS的导通电阻，同时P型区采用高能注入，使P型区与场氧层相隔，让P型区不再占据电流密度比较大的表面区域，从而有效地降低了LDMOS的导通电阻。

附图说明

图1是现有技术中SINGLE-RESURF LDMOS器件的结构示意图。

图2是现有技术中DOUBLE-RESURF LDMOS器件的结构示意图。

图3是本发明所述LDMOS器件实施例1的结构示意图。

图4是本发明所述LDMOS器件实施例2的结构示意图。

图5是本发明所述LDMOS器件实施例3的结构示意图。

图6是本发明所述LDMOS器件实施例4的结构示意图。

图7是本发明所述LDMOS器件制造方法步骤1的结构示意图。

图8是本发明所述LDMOS器件制造方法步骤2的结构示意图。

图9是本发明所述LDMOS器件制造方法步骤3的结构示意图。

图10是本发明所述LDMOS器件制造方法步骤4的结构示意图。

图11是本发明所述LDMOS器件制造方法步骤5的结构示意图。

图12是本发明所述LDMOS器件制造方法步骤6的结构示意图。

图13是本发明所述LDMOS器件制造方法步骤7的结构示意图。

图14是本发明所述LDMOS器件制造方法步骤8的结构示意图。

图15是本发明所述LDMOS器件制造方法步骤9的结构示意图。

图16是本发明所述LDMOS器件制造方法步骤10的结构示意图。

图17是本发明所述LDMOS器件制造方法步骤11的结构示意图。

图18是本发明所述LDMOS器件制造方法步骤12的结构示意图。

图19是本发明所述LDMOS器件制造方法步骤13的结构示意图。

图20是本发明所述LDMOS器件制造方法步骤14的结构示意图。

图21是本发明所述LDMOS器件制造方法步骤15的结构示意图。

图22是本发明所述LDMOS器件制造方法步骤16的结构示意图。

附图标记说明： P外延1、P埋层2、第二N阱区3、第一N阱区4、P型区5、P阱区6、N⁺阳极7、N⁺阴极8、P⁺阴极引出端9、阳极多晶场板10、阴极多晶场板11、栅多晶12、栅氧化层13、场氧层14、P衬底15、N阱区16、第一N阱区4的注入阻挡层17、第一N阱区4未推结前的结构18、P埋层2的注入阻挡层19、P埋层2未推结前的结构20、P外延1的外延氧化阻挡层21、第二N阱区3的注入阻挡层22、第二N阱区3未推结前的结构23、P阱区6的注入阻挡层24、P阱区6未推结前的结构25、第二次热过程氧化阻挡层26、P型区5注入阻挡层27、P型区5未推结前的结构28、场氧层14的预氧层29、场氧层14的氮化硅阻挡层30、栅氧化层13未刻蚀前的结构31、“阳极多晶场板、阴极多晶场板和栅多晶”未刻蚀前的结构32、P⁺阴极引出端9的注入阻挡层33。

具体实施方式

下面结合附图和具体的具体实施例对本发明做进一步的说明：

实施例1：如图3所示，一种700V低导通电阻的LDMOS，包括P外延1、P阱区6、N⁺阳极7、N⁺阴极8、P⁺阴极引出端9、阳极多晶场板10、阴极多晶场板11、栅多晶12、栅氧化层13、场氧层14、P衬底15、N阱区16，P外延1和N阱区16位于P衬底15之上，P阱区6位于P外延1之上，N⁺ 阴极8和P⁺阴极引出端9位于P阱区6之上，N⁺阳极7位于N阱区16一端的上部，场氧层14位于N阱区16之上，阳极端的栅氧化层13位于N阱区16之上并分别与N⁺阳极7和场氧层14相邻，阴极端的栅氧化层13位于P阱区6之上并分别与N⁺阴极8和场氧层14相邻，阳极多晶场板10位于阳极端的栅氧化层13和场氧层14之上，阴极多晶场板11位于阴极端的场氧层14之上，栅多晶12位于阴极端的栅氧化层13之上，阴极多晶场板11和栅多晶12作为整体连接在一起，上述结构中，N阱区16与P衬底15形成一个PN结，N阱区16和P阱区6形成一个PN结，P阱区6与N⁺阴极8形成一个PN结，其特征在于，还包括位于N阱区16表面的P型区5和位于N阱区16内部的P埋层2，所述P型区5与P阱区6和N⁺阳极7隔离，P型区5与场氧层14隔离，P型区5与N阱区16形成一个PN结，P埋层2将N阱区16分割为位于P埋层2上部的第二N阱区3和第一N阱区4并分别与之形成PN结。上述P埋层2为连续的整体。

在本实施例的正向导通过程中，栅多晶12上加高电位，栅多晶12下阴极端的表面形成反型层，位于第二N阱区3的表面N⁺阳极7为该高压LDMOS的漏端，位于阴极端的P阱区6内的N⁺阴极8为该结构的源端，漏、源端加偏压电子流从N⁺阴极8经过反型层沟道和第二N阱区3被N⁺阳极7收集，P型区5与场氧层14隔离，让出了表面高电流密度区，有效降低了LDMOS导通电阻。决定高压LDMOS导通电阻的关键因素为第二N阱区3的掺杂浓度，该区域的掺杂浓度越高则电流流经的第二N阱区3等效电阻值越小。

在本实施例的反向阻断过程中，栅多晶12上加零电位，栅多晶12下阴极端的表面无反型层形成，N⁺阳极7加高电位，N⁺ 阴极8加零电位。在现有技术高压LDMOS中通过N阱区16和P衬底15共同承压。高压LDMOS为了维持高的反向击穿特性，要求在高压LDMOS击穿前N阱区16必须完全耗尽，这就限制了N阱区16掺杂浓度的提高。本实施例中P型区5、第二N阱区3、P埋层）、第一N阱区4及P衬底15，共同实现了Triple-Resurf结构。P型区5及P埋层2与夹在二者之间第二N阱区3，形成了两个纵向PN结，在反向耐压时它们的耗尽区接在一起共同耐压，两个PN结中间的第二N阱区3纵向宽度小，所以第二N阱区3的掺杂浓度较高时也可满足在击穿前全耗尽，同时令该区域的三维电场更加平坦，因此本实施例使得第二N阱区3在满足击穿前全耗尽的情况下积分电荷显著增大。同理P埋层2、第一N阱区4及P衬底15也形成了两个纵向PN结，通过其共同耐压可以使得第一N阱区4在满足击穿前全耗尽的情况下积分电荷显著增大。本实施例中引入了更多的体内PN结帮助承压，使得第二N阱区3及第一N阱区4内三维电场更加平坦，第二N阱区3及第一N阱区4在相同的面积下可以承受更大的电压。

本实施例的工艺过程包括如下步骤：

步骤1：如图7所示，选择P型硅材料制成的硅片作为P衬底15，在硅片表面通过预氧、涂胶、曝光和刻蚀后形成第一N阱区4的注入阻挡层17，从表面向P衬底15注入N型杂质，形成第一N阱区4未推结前的结构18后去胶。

预氧、涂胶、曝光、刻蚀和去胶均是半导体器件加工过程中常用的步骤。预氧是通过在半导体器件半成品表面形成氧化层作为后续步骤的注入阻挡层。涂胶是通过在注入阻挡层上涂上一层光刻胶作为后续步骤刻蚀注入阻挡层的保护层。曝光是通过紫外线等光线照射光刻胶使得被照射部分的光刻胶的化学性能发生变化，便于有选择的清洗光刻胶和刻蚀注入阻挡层。刻蚀是通过化学液体对注入阻挡层进行刻蚀，一般情况下表面具有光刻胶的注入阻挡层不会被刻蚀，在需要的地方保留注入阻挡层。去胶是在刻蚀完毕形成需要的注入阻挡层后，通过化学液体将附着在注入阻挡层的光刻胶清楚干净。

步骤2：如图8所示，硅片经过第一次热过程将第一N阱区4未推结前的结构18中的N型杂质扩散形成第一N阱区4，去除第一次热过程中产生的氧化层和步骤1中形成的第一N阱区4的注入阻挡层17，然后在硅片表面通过预氧、涂胶、曝光和刻蚀后形成P埋层2的注入阻挡层19，向硅片表面注入P型杂质，形成P埋层2未推结前的结构20后去胶。

步骤3：如图9所示，去除硅片表面的P埋层2的注入阻挡层19，向上生长P型外延形成P外延1，由于形成P外延1的过程也是高温热过程，P埋层2的未推结前结构20会扩散形成P埋层2，第一N阱区4也会有向上扩散，同时在硅片表面形成P外延1的外延氧化阻挡层21；

步骤4：如图10所示，去除P外延1的外延氧化阻挡层21，通过预氧、涂胶、曝光、刻蚀后形成第二N阱区3的注入阻挡层22，向硅片表面注入N型杂质，形成第二N阱区3未推结前的结构23后去胶；

步骤5：如图11所示，去除第二N阱区3的注入阻挡层22，通过预氧、涂胶、曝光、刻蚀后形成P阱区6的注入阻挡层24，向硅片表面注入P型杂质，形成P阱区6未推结前的结构25后去胶；

步骤6：如图12所示，去除P阱区6的注入阻挡层24，经过第二次热过程形成第二N阱区3以及P阱区6，同时由于存在高温热过程，会形成第二次热过程氧化阻挡层26；

步骤7：如图13所示，去除第二次热过程氧化阻挡层26，通过预氧、涂胶、曝光、刻蚀后形成P型区5的注入阻挡层27，向硅片表面采用高能量注入方式注入P型杂质，形成P型区5未推结前的结构28后去胶。由于采用的是高能量注入，故P型区5未推结前的结构28结深较大。

步骤8：如图14所示，去除P型区5的注入阻挡层27。对硅片表面进行预氧形成场氧层14的预氧层29和淀积氮化硅处理，通过涂胶、曝光、刻蚀氮化硅层后形成场氧层14的氮化硅阻挡层30后去胶。

步骤9：如图15所示，经过一个较长时间的氧化过程在硅片表面形成场氧层14，由于氧化层的吸硼吐磷特性，P型区5与场氧层14隔离；

步骤10：如图16所示，去除场氧层14的氮化硅阻挡层30，去除场氧层14的预氧层29；

步骤11：如图17所示，经过一个较短时间的氧化过程在硅片表面形成栅氧化层13未刻蚀前结构31；

步骤12：如图18所示，在硅片表面淀积多晶硅形成阳极多晶场板10、阴极多晶场板11和栅多晶12未刻蚀前的结构32；

步骤13：如图19所示，在硅片表面通过涂胶、曝光、刻蚀多晶硅形成阳极多晶场板10、阴极多晶场板11和栅多晶12后去胶；

步骤14：如图20所示，通过涂胶、曝光、刻蚀氧化层形成N⁺阳极7以及N⁺阴极8的注入阻挡层，向硅片表面注入N型杂质，形成N⁺阳极7以及N⁺阴极8后去胶；

步骤15：如图21所示，通过预氧、涂胶、曝光、刻蚀氧化层形成P⁺阴极引出端9的注入阻挡层33，向硅片表面注入P型杂质形成P⁺阴极引出端9后去胶；

步骤16：如图22所示，去除P⁺阴极引出端9的注入阻挡层33。

在完成上述步骤后，再进行后续处理后即可完成整个器件的制作。

本实施例中P型区5采用高能量注入，使得P型区5与场氧层14隔离，漂移区包括第二N阱区3及第一N阱区4。采用双N阱结构分成两次注入，整个漂移区结深相对现有高压RESURF-LDMOS结构有显著减小，因此经过一次时间较短温度较高的热过程就可实现满足耐压要求的漂移区，工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。

综上所述本实施例引入了多个体内PN结，令漂移区内三维电场更加平坦，漂移区在相同的面积下可以承受更大的电压，在满足击穿前漂移区全耗尽的情况下积分电荷显著增大，可在相同的漂移区面积下实现更高耐压更低的导通电阻。本实例工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。

实施例2：如图4所示，本实施例与实施例1的区别在于P埋层2在阳极附近有一N型导电通道，其余结构与实施例1相同，因此不再赘述。

在本实施例的正向导通过程中，栅多晶12上加高电位，栅多晶12下阴极端的表面形成反型层，位于第二N阱区3的表面N⁺阳极7为该高压LDMOS的漏端，位于阴极端的P阱区6内的N⁺阴极8为该结构的源端，漏、源端加偏压电子流从N⁺阴极8经过反型层沟道和第二N阱区3以及第一N阱区4被N⁺阳极7收集，P型区5与场氧层14隔离，让出了表面高电流密度区，有效降低了LDMOS导通电阻。决定高压LDMOS导通电阻的关键因素为第二N阱区3和第一N阱区4的掺杂浓度，该区域的掺杂浓度越高则电流流经的第二N阱区3和第一N阱区4等效电阻值越小。

在本实施例的反向阻断过程中，栅多晶12上加零电位，栅多晶12下阴极端的表面无反型层形成，N⁺阳极7加高电位，N⁺ 阴极8加零电位。在现有技术高压LDMOS中通过N阱区16和P衬底15共同承压。高压LDMOS为了维持高的反向击穿特性，要求在高压LDMOS击穿前N阱区16必须完全耗尽，这就限制了N阱区16掺杂浓度的提高。本实施例中P型区5、第二N阱区3、P埋层）、第一N阱区4及P衬底15，共同实现了Triple-Resurf结构。P型区5及P埋层2与夹在二者之间第二N阱区3，形成了两个纵向PN结，在反向耐压时它们的耗尽区接在一起共同耐压，两个PN结中间的第二N阱区3纵向宽度小，所以第二N阱区3的掺杂浓度较高时也可满足在击穿前全耗尽，同时令该区域的三维电场更加平坦，因此本实施例使得第二N阱区3在满足击穿前全耗尽的情况下积分电荷显著增大。同理P埋层2、第一N阱区4及P衬底15也形成了两个纵向PN结，通过其共同耐压可以使得第一N阱区4在满足击穿前全耗尽的情况下积分电荷显著增大。本实施例中引入了更多的体内PN结帮助承压，使得第二N阱区3及第一N阱区4内三维电场更加平坦，第二N阱区3及第一N阱区4在相同的面积下可以承受更大的电压。

本实施例的工艺步骤与实施例1的大体相同，只是在注入P埋层2步骤中，P埋层2注入阻挡层更改成相应的形状，以形成阳极附近的导电通道。

本实施例中P埋层2为在阳极附近有一N型导电通道，要求P埋层光刻时，光刻板制作成与P埋层相互补的形状，同时漂移区包括第二N阱区3及第一N阱区4。采用双N阱结构分成两次注入，整个漂移区结深相对现有高压RESURF-LDMOS结构有显著减小，因此经过一次时间较短温度较高的热过程就可实现满足耐压要求的漂移区，工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。

综上所述本实施例引入了多个体内PN结，令漂移区内三维电场更加平坦，漂移区在相同的面积下可以承受更大的电压，在满足击穿前漂移区全耗尽的情况下积分电荷显著增大，可在相同的漂移区面积下实现更高耐压更低的导通电阻。本实例工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。同时，由于第一N阱区4与第二N阱区3共同参与正向导通工作，增加了电流流动的面积，有效地降低了本实施例中LDMOS的导通电阻，而相应的并没有增加工艺难度。

实施例3：如图5所示，本实施例与实施例1的区别在于P埋层2为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变, P型区5一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变，其余结构与实施例1相同，因此不再赘述。

在本实施例的正向导通过程中，栅多晶12上加高电位，栅多晶12下阴极端的表面形成反型层，位于第二N阱区3的表面N⁺阳极7为该高压LDMOS的漏端，位于阴极端的P阱区6内的N⁺阴极8为该结构的源端，漏、源端加偏压电子流从N⁺阴极8经过反型层沟道和第二N阱区3以及第一N阱区4被N⁺阳极7收集，P型区5与场氧层14隔离，让出了表面高电流密度区，有效降低了LDMOS导通电阻，同时P型区5为一系列孤立的岛屿增加了第二N阱区3的电流方向的横截面积，亦可降低LDMOS的导通电阻。决定高压LDMOS导通电阻的关键因素为第二N阱区3和第一N阱区4的掺杂浓度，该区域的掺杂浓度越高则电流流经的第二N阱区3和第一N阱区4等效电阻值越小，同时由于P埋层2为一系列孤立的岛屿，第二N阱区3和第一N阱区4之间的连接通道增加，可以有效的降低实施例2中由于第二N阱区3和第一N阱区4之间连接通道引入的附加导通电阻值。

在本实施例的反向阻断过程中，栅多晶12上加零电位，栅多晶12下阴极端的表面无反型层形成，N⁺阳极7加高电位，N⁺ 阴极8加零电位。在现有技术高压LDMOS中通过N阱区16和P衬底15共同承压。高压LDMOS为了维持高的反向击穿特性，要求在高压LDMOS击穿前N阱区16必须完全耗尽，这就限制了N阱区16掺杂浓度的提高。本实施例中P型区5、第二N阱区3、P埋层）、第一N阱区4及P衬底15，共同实现了Triple-Resurf结构。P型区5及P埋层2与夹在二者之间第二N阱区3，形成了两个纵向PN结，在反向耐压时它们的耗尽区接在一起共同耐压，两个PN结中间的第二N阱区3纵向宽度小，所以第二N阱区3的掺杂浓度较高时也可满足在击穿前全耗尽，同时令该区域的三维电场更加平坦，因此本实施例使得第二N阱区3在满足击穿前全耗尽的情况下积分电荷显著增大。同理P埋层2、第一N阱区4及P衬底15也形成了两个纵向PN结，通过其共同耐压可以使得第一N阱区4在满足击穿前全耗尽的情况下积分电荷显著增大。本实施例中引入了更多的体内PN结帮助承压，使得第二N阱区3及第一N阱区4内三维电场更加平坦，第二N阱区3及第一N阱区4在相同的面积下可以承受更大的电压。

本实施例的工艺步骤与实施例1的大体相同，只是在注入P埋层2步骤中，P埋层2注入阻挡层更改成相应的形状，以形成相应的导电通道，P型区5的注入阻挡层也要更改成相应的形状，以形成岛屿状的P型区5。

本实施例中P埋层2为一系列孤立的岛屿，要求P埋层光刻时，光刻板制作成与P埋层相互补的形状，同时漂移区包括第二N阱区3及第一N阱区4。采用双N阱结构分成两次注入，整个漂移区结深相对现有高压RESURF-LDMOS结构有显著减小，因此经过一次时间较短温度较高的热过程就可实现满足耐压要求的漂移区，工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。

综上所述本实施例引入了多个体内PN结，令漂移区内三维电场更加平坦，漂移区在相同的面积下可以承受更大的电压，在满足击穿前漂移区全耗尽的情况下积分电荷显著增大，可在相同的漂移区面积下实现更高耐压更低的导通电阻。本实例工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。同时，由于第一N阱区4与第二N阱区3共同参与正向导通工作，增加了电流流动的面积，有效地降低了本实施例中LDMOS的导通电阻，P型区5为一系列孤立的岛屿增加了第二N阱区3的电流方向的横截面积，可降低LDMOS的导通电阻，P埋层2为一系列孤立的岛屿，第二N阱区3和第一N阱区4之间的连接通道增加，可降低LDMOS的导通电阻，而相应的并没有增加工艺难度。

实施例4：如图6所示，如图5所示，本实施例与实施例3的区别在于第一N阱区4相比第二N阱区3横向尺寸更小，其余结构与实施例3相同，因此不再赘述。

在本实施例的正向导通过程中，栅多晶12上加高电位，栅多晶12下阴极端的表面形成反型层，位于第二N阱区3的表面N⁺阳极7为该高压LDMOS的漏端，位于阴极端的P阱区6内的N⁺阴极8为该结构的源端，漏、源端加偏压电子流从N⁺阴极8经过反型层沟道和第二N阱区3以及第一N阱区4被N⁺阳极7收集，P型区5与场氧层14隔离，让出了表面高电流密度区，有效降低了LDMOS导通电阻，同时P型区5为一系列孤立的岛屿增加了第二N阱区3的电流方向的横截面积，亦可降低LDMOS的导通电阻。决定高压LDMOS导通电阻的关键因素为第二N阱区3和第一N阱区4的掺杂浓度，该区域的掺杂浓度越高则电流流经的第二N阱区3和第一N阱区4等效电阻值越小，同时由于P埋层2为一系列孤立的岛屿，第二N阱区3和第一N阱区4之间的连接通道增加，可以有效的降低实施例2中由于第二N阱区3和第一N阱区4之间连接通道引入的附加导通电阻值，而第一N阱区4横向尺寸的减小直接减小了载流子在第一N阱区4中的流经路程，有效地降低了LDMOS的导通电阻。

在本实施例的反向阻断过程中，栅多晶12上加零电位，栅多晶12下阴极端的表面无反型层形成，N⁺阳极7加高电位，N⁺ 阴极8加零电位。在现有技术高压LDMOS中通过N阱区16和P衬底15共同承压。高压LDMOS为了维持高的反向击穿特性，要求在高压LDMOS击穿前N阱区16必须完全耗尽，这就限制了N阱区16掺杂浓度的提高。本实施例中P型区5、第二N阱区3、P埋层）、第一N阱区4及P衬底15，共同实现了Triple-Resurf结构。P型区5及P埋层2与夹在二者之间第二N阱区3，形成了两个纵向PN结，在反向耐压时它们的耗尽区接在一起共同耐压，两个PN结中间的第二N阱区3纵向宽度小，所以第二N阱区3的掺杂浓度较高时也可满足在击穿前全耗尽，同时令该区域的三维电场更加平坦，因此本实施例使得第二N阱区3在满足击穿前全耗尽的情况下积分电荷显著增大。同理P埋层2、第一N阱区4及P衬底15也形成了两个纵向PN结，通过其共同耐压可以使得第一N阱区4在满足击穿前全耗尽的情况下积分电荷显著增大。本实施例中引入了更多的体内PN结帮助承压，使得第二N阱区3及第一N阱区4内三维电场更加平坦，第二N阱区3及第一N阱区4在相同的面积下可以承受更大的电压，第一N阱区4横向尺寸的减小可以有效地优化阴极漂移区的体内电场，从而可以提高LDMOS的耐压。

本实施例的工艺步骤与实施例1的大体相同，只是在注入第一N阱区4步骤中，第一N阱区4的注入阻挡层17更改成相应的形状，让第一N阱区4横向尺寸小于第二N阱区3的横向尺寸，在注入P埋层2步骤中，P埋层2注入阻挡层更改成相应的形状，以形成相应的导电通道，P型区5的注入阻挡层也要更改成相应的形状，以形成岛屿状的P型区5。

本实施例中P埋层2为一系列孤立的岛屿，要求P埋层光刻时，光刻板制作成与P埋层相互补的形状，同时漂移区包括第二N阱区3及第一N阱区4。第一N阱区4相比第二N阱区3横向尺寸更小，第一N阱区4第二N阱区3不共版，采用双N阱结构分成两次注入，整个漂移区结深相对现有高压RESURF-LDMOS结构有显著减小，因此经过一次时间较短温度较高的热过程就可实现满足耐压要求的漂移区，工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。

综上所述本实施例4引入了多个体内PN结，令漂移区内三维电场更加平坦，漂移区在相同的面积下可以承受更大的电压，在满足击穿前漂移区全耗尽的情况下积分电荷显著增大，可在相同的漂移区面积下实现更高耐压更低的导通电阻。本实例工艺难度降低，与中、低压BCD工艺兼容性更好，具备很强的可实施性。同时，由于第一N阱区4与第二N阱区3共同参与正向导通工作，增加了电流流动的面积，有效地降低了本实施例中LDMOS的导通电阻，P型区5为一系列孤立的岛屿增加了第二N阱区3的电流方向的横截面积，可降低LDMOS的导通电阻，P埋层2为一系列孤立的岛屿，第二N阱区3和第一N阱区4之间的连接通道增加，可降低LDMOS的导通电阻，第一N阱区4横向尺寸更小，减小了载流子的流动路程，从而降低了LDMOS的导通电阻，第一N阱区4横向尺寸减小，可以优化LDMOS阴极漂移区体内电场，从而提高LDMOS的击穿电压，而相应的并没有增加工艺难度。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (7)

1.一种高压低导通电阻LDMOS器件， 包括P外延（1）、P阱区（6）、N⁺阳极（7）、N⁺阴极（8）、P⁺阴极引出端（9）、阳极多晶场板（10）、阴极多晶场板（11）、栅多晶（12）、栅氧化层（13）、场氧层（14）、P衬底（15）、N阱区（16）、P型区（5），P外延（1）和N阱区（16）位于P衬底（15）之上，P阱区（6）位于P外延（1）之上，N⁺ 阴极（8）和P⁺阴极引出端（9）位于P阱区（6）之上，N⁺阳极（7）位于N阱区（16）一端的上部，场氧层（14）位于N阱区（16）之上，阳极端的栅氧化层（13）位于N阱区（16）之上并分别与N⁺阳极（7）和场氧层（14）相邻，阴极端的栅氧化层（13）位于P阱区（6）之上并分别与N⁺阴极（8）和场氧层（14）相邻，阳极多晶场板（10）位于阳极端的栅氧化层（13）和场氧层（14）之上，阴极多晶场板（11）位于阴极端的场氧层（14）之上，栅多晶（12）位于阴极端的栅氧化层（13）之上，阴极多晶场板（11）和栅多晶（12）作为整体连接在一起，上述结构中，N阱区（16）与P衬底（15）形成一个PN结，N阱区（16）和P阱区（6）形成一个PN结，P阱区（6）与N⁺阴极（8）形成一个PN结，其特征在于，还包括位于N阱区（16）表面的P型区（5）和位于N阱区（16）内部的P埋层（2），所述P型区（5）与P阱区（6）和N⁺阳极（7）隔离，P型区（5）与场氧层（14）隔离，P型区（5）与N阱区（16）形成一个PN结，P埋层（2）将N阱区（16）分割为位于P埋层（2）上部的第二N阱区（3）和第一N阱区（4）并分别与之形成PN结。

2.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P埋层（2）为连续的整体。

3.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P埋层（2）为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。

4.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P型区（5）为连续的整体。

5.根据权利要求1所述的一种高压低导通电阻LDMOS器件，其特征在于，所述P型区（5）为一系列孤立的岛屿，各个岛屿的横向尺寸以及相互间的间距可变。

6.根据权利要求1到5任一项所述的一种高压低导通电阻LDMOS器件，其特征在于，所述第一N阱区（4）的横向尺寸等于或小于第二N阱区（3）的横向尺寸。

7.一种高压低导通电阻LDMOS器件制造方法，其特征在于，包括以下步骤：步骤1：选择P型硅材料制成的硅片作为P衬底（15），在硅片表面通过预氧、涂胶、曝光和刻蚀后形成第一N阱区（4）的注入阻挡层（17），从表面向P衬底（15）注入N型杂质，形成第一N阱区（4）未推结前的结构（18）后去胶；

步骤2：硅片经过第一次热过程将第一N阱区（4）未推结前的结构（18）中的N型杂质扩散形成第一N阱区（4），去除第一次热过程中产生的氧化层和步骤1中形成的第一N阱区（4）的注入阻挡层（17），然后在硅片表面通过预氧、涂胶、曝光和刻蚀后形成P埋层2的注入阻挡层（19），向硅片表面注入P型杂质，形成P埋层（2）未推结前的结构（20）后去胶；

步骤3：去除硅片表面的P埋层2的注入阻挡层（19），向上生长P型外延形成P外延（1），由于形成P外延（1）的过程也是高温热过程，P埋层（2）的未推结前结构（20）会扩散形成P埋层（2），第一N阱区（4）也会有向上扩散，同时在硅片表面形成P外延（1）的外延氧化阻挡层（21）；

步骤4：去除P外延（1）的外延氧化阻挡层（21），通过预氧、涂胶、曝光、刻蚀后形成第二N阱区3的注入阻挡层（22），向硅片表面注入N型杂质，形成第二N阱区（3）未推结前的结构（23）后去胶；

步骤5：去除第二N阱区（3）的注入阻挡层（22），通过预氧、涂胶、曝光、刻蚀后形成P阱区（6）的注入阻挡层（24），向硅片表面注入P型杂质，形成P阱区（6）未推结前的结构（25）后去胶；

步骤6：去除P阱区（6）的注入阻挡层（24），经过第二次热过程形成第二N阱区（3）以及P阱区（6），同时由于存在高温热过程，会形成第二次热过程氧化阻挡层（26）；

步骤7：去除第二次热过程氧化阻挡层（26），通过预氧、涂胶、曝光、刻蚀后形成P型区（5）的注入阻挡层（27），向硅片表面采用高能量注入方式注入P型杂质，形成P型区（5）未推结前的结构（28）后去胶。由于采用的是高能量注入，故P型区（5）未推结前的结构（28）结深较大；

步骤8：去除P型区（5）的注入阻挡层（27）。对硅片表面进行预氧形成场氧层（14）的预氧层（29）和淀积氮化硅处理，通过涂胶、曝光、刻蚀氮化硅层后形成场氧层（14）的氮化硅阻挡层（30）后去胶；

步骤9：经过一个较长时间的氧化过程在硅片表面形成场氧层（14），由于氧化层的吸硼吐磷特性，P型区（5）与场氧层（14）隔离；

步骤10：去除场氧层（14）的氮化硅阻挡层（30），去除场氧层（14）的预氧层（29）；

步骤11：经过一个较短时间的氧化过程在硅片表面形成栅氧化层（13）未刻蚀前结构（31）；

步骤12：在硅片表面淀积多晶硅形成阳极多晶场板（10）、阴极多晶场板（11）和栅多晶（12）未刻蚀前的结构（32）；

步骤13：在硅片表面通过涂胶、曝光、刻蚀多晶硅形成阳极多晶场板（10）、阴极多晶场板（11）和栅多晶（12）后去胶；

步骤14：通过涂胶、曝光、刻蚀氧化层形成N⁺阳极（7）以及N⁺阴极（8）的注入阻挡层，向硅片表面注入N型杂质，形成N⁺阳极（7）以及N⁺阴极（8）后去胶；

步骤15：通过预氧、涂胶、曝光、刻蚀氧化层形成P⁺阴极引出端（9）的注入阻挡层（33），向硅片表面注入P型杂质形成P⁺阴极引出端（9）后去胶；

步骤16：去除P⁺阴极引出端（9）的注入阻挡层（33）。

Images