CN112397567A - 一种具有p型横向变掺杂区的高压resurf ldmos器件 - Google Patents
一种具有p型横向变掺杂区的高压resurf ldmos器件 Download PDFInfo
- Publication number
- CN112397567A CN112397567A CN201910760854.2A CN201910760854A CN112397567A CN 112397567 A CN112397567 A CN 112397567A CN 201910760854 A CN201910760854 A CN 201910760854A CN 112397567 A CN112397567 A CN 112397567A
- Authority
- CN
- China
- Prior art keywords
- region
- well
- type
- deep
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002513 implantation Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 13
- -1 phosphorus ions Chemical class 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000005684 electric field Effects 0.000 abstract description 15
- 238000009826 distribution Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有P型横向变掺杂区的高压RESURF LDMOS器件，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱和P型横向变掺杂区，在P型横向变掺杂区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小，在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。该器件可以在维持器件导通电阻不变的情况下提高器件表面横向电场分布的均匀性，使之具有更高的横向击穿电压与更低的导通电阻。
Description
技术领域
本发明属于功率半导体器件技术领域，更加具体地说，涉及一种具有P型横向变掺杂区的高压RESURF LDMOS器件。
背景技术
LDMOS(Laterally Diffused Metal Oxide Semiconductor)是一种横向双扩散结构功率器件，其源、漏、栅极都在芯片表面，易于与其它电路相集成，且耐压可以做的较高，因而在高压功率集成电路中较为常用。高压LDMOS因兼容CMOS与BCD工艺，具有工作电压高、工艺相对简单等优点，使其在汽车电子，电源管理，工业控制，电机驱动，家用电器等高压电路中有广泛的应用。但是高压LDMOS的比导通电阻随着击穿电压的增加而以2.5次方的速度增加，导致其在超高压领域的应用受到极大的限制。目前对于高耐压功率LDMOS的优化目标有两个：提高击穿电压和降低导通电阻。
现有的LDMOS器件主要采用降低表面电场(RESURF)技术来缓解击穿电压与导通电阻的矛盾关系。对于普通采用RESURF技术的LDMOS器件而言，RESURF技术可以有效提高漂移区掺杂浓度，均匀P埋层的引入有效降低栅电极附近的电场峰值，但同时也增加了器件漏端的电场峰值，P埋层参数的变化对击穿电压影响很大。器件在反向耐压时，RESURF LDMOS结构的表面电场分布不够均匀，中间电场低而两边出现电场峰值，器件容易在两端发生击穿影响器件整体击穿电压。具体分析P埋层对电场的影响如下，过低的P埋层浓度将无法削弱源端电场或者作用不明显，从而致使器件在源端过早击穿，而过高的P埋层浓度会导致过大的漏端电场，从而致使器件在漏端过早击穿，P埋层的引入固然有一定的好处，可以降低源端附近电场峰值，却增大了漏端的电场峰值。因此，为了解决均匀掺杂P埋层掺杂浓度的矛盾，本发明课题组之前采用“场限位环”和“HVBN”结构进行改进，有效提升了整体器件的性能，详见中国发明专利“一种具有场限环结构的RESURF LDMOS器件”(申请号2019107301106、申请日2019年8月8日)和“一种具有HVBN结构的RESURF LDMOS器件”(申请号2019107300974、申请日2019年8月8日)。
发明内容
本发明的目的在于克服现有技术中存在的击穿电压与导通电阻难以平衡的问题，提出一种具有P型横向变掺杂区的高压RESURF LDMOS器件，通过不均匀掺杂实现源端到漏端的浓度变化，即采用横向变掺杂技术来优化器件耐压区的技术，进一步优化了器件的表面电场。该器件可以在维持器件导通电阻不变的情况下提高器件表面横向电场分布的均匀性，使之具有更高的横向击穿电压与更低的导通电阻。
本发明通过如下技术方案予以实现：
一种具有P型横向变掺杂区的高压RESURF LDMOS器件，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱和P型横向变掺杂区，在P型横向变掺杂区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小，在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。
在上述技术方案中，在P型横向变掺杂区的下面设置P型横向变掺杂埋层区，位于深N阱中，在P型横向变掺杂埋层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小。
在上述技术方案中，器件表面采用二氧化硅层隔离。
在上述技术方案中，深N阱注入磷离子，掺杂剂量为5×1012cm-2-7×1012cm-2，注入能量为70Kev-90Kev，退火时间为1000min-2400min。
在上述技术方案中，P型横向变掺杂区注入硼离子，掺杂浓度为3×1012cm-2-5×1012cm-2，注入能量为400Kev-600Kev。
在上述技术方案中，P型横向变掺杂埋层区掺杂浓度为4×1012cm-2-6×1012cm-2，注入能量为2000Kev-2500Kev。
在上述技术方案中，P型横向变掺杂区和P型横向变掺杂埋层区的截面为长方形，从界面上看，P型横向变掺杂区的纵向深度为1μm-2μm，P型横向变掺杂埋层区的纵向深度为5μm-8μm，两者之间的竖直距离为2μm-5μm。
在上述技术方案中，采用光刻掩膜板控制杂质注入窗口的大小和密度，以实现P型横向变掺杂区和/或P型横向变掺杂埋层的设置。
在上述技术方案中，光刻掩膜板上设置矩阵形式排列的圆孔，数量为15个-25个，直径为1μm-7um，进行使用时在靠近源端一侧设置大直径的圆孔，在靠近漏端一侧设置小直径的圆孔。
本发明的有益效果是：
本发明提供了一种具有P型横向变掺杂区的高压RESURF LDMOS器件，如图1所示，对比图3普通的高压RESURF LDMOS结构示意图，两者不同之处是，本发明采用横向变掺杂技术，利用不同尺寸的掩模窗口实现P型顶层区渐变掺杂分布，解决了普通RESURF LDMOS器件结构的表面电场分布不均匀，中间电场低而两边电场峰值高的问题，很好的优化了器件的表面电场。P型区横向变掺杂技术的引入很好的优化了器件表面电场，相比普通RESURFLDMOS结构，该结构使器件击穿电压从原来390V提高到512V，且导通电阻从原来8.2Ω·mm2下降到7.9Ω·mm2，缓解了器件击穿电压与导通电阻的矛盾关系，极大的改良了器件的性能。
附图说明
图1是本文发明提供的具有横向变掺杂P型区的高压LDMOS器件结构示意图。
图中：1是P型半导体衬底；2是深N阱(DNW)；3是深P阱(DPW)；4是N阱(NW)；5是P型横向变掺杂区(P-TOP)；6是场氧化层；7是P阱(PW)；8是源端N+；9是源端P+；10是漏端N+；11是栅氧化层；12是多晶硅栅。
图2是P型变掺杂区采用的掩膜版形状。
图3是普通高压RESURF LDMOS结构示意图。
图4是实施例3提供的具有横向变掺杂P型区的高压LDMOS器件结构示意图。
图中：1是P型半导体衬底；2是深N阱(DNW)；3是深P阱(DPW)；4是N阱(NW)；5是P型横向变掺杂顶层区(P-TOP)；6是P型横向变掺杂埋层区(P-bury)；7是场氧化层；8是P阱(PW)；9是源端N+；10是源端P+；11是漏端N+；12是栅氧化层；13是多晶硅栅。
图5是实施例4提供的具有横向变掺杂P型区的高压LDMOS器件结构示意图。
图中：1是P型半导体衬底；2是深N阱(DNW)；3是深P阱(DPW)；4是N阱(NW)；5是P型横向变掺杂顶层区(P-TOP)；6是P型横向变掺杂埋层区(P-bury)；7是场氧化层；8是P阱(PW)；9是源端N+；10是源端P+；11是漏端N+；12是栅氧化层；13是多晶硅栅。
具体实施方式
实施例1
如图1所示，一种具有P型横向变掺杂区的高压RESURF LDMOS器件，包括P型半导体衬底1，通过在单晶硅中注入杂质硼离子实现；在P型半导体衬底1上设置有深N阱2，也就是N型漂移区主体，采用离子注入技术注入磷离子实现；在深N阱2上设置有深P阱3、N阱4、P型横向变掺杂区5和场氧化层6，其中从器件结构示意图即截面图来看，P型横向变掺杂区为矩形，整体相当于长方体，在P型横向变掺杂区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；不同的阱均为采用离子注入技术，注入不同浓度和能量实现的；在深P阱3上设有P阱7，P阱7的注入是为了降低寄生电阻，从而降低导通电阻，P阱7又包含形成欧姆接触的源端N+8和源端P+9；N阱4包含漏端N+10；上述深N阱2的上端面由下至上分别为栅氧化层11、多晶硅栅12。
本发明具体工艺实现流程如下所述：
(1)在单晶硅中注入硼离子，得到P型半导体衬底。
(2)接下来是深N阱的制备，通过离子注入的方式在轻掺杂的P型半导体衬底上注入磷，注入的剂量为6×1012cm-2，注入能量值为80Kev，退火时间为1200min。
(3)深P阱是通过在源端注入硼，然后经过后期长时间的高温推结后会形成深P阱，此处的深P阱可作为P型隔离阱。同理于N阱的形成，离子注入机是所需的主要设备，不同的是P阱注入杂质所需的能量明显低于N阱注入的能量。
(4)有源区场氧的形成是通过淀积氮化硅，然后用掩膜版在器件的表面刻蚀出氮化硅的窗口，该窗口即为有源区，再生长厚的场氧化层来实现的。
(5)N阱与P阱的注入需要分别用三次离子注入技术来实现N阱区与P阱区。
(6)P型横向变掺杂区的形成是设置特定的掩膜版，图2所示为本发明P型区采用的掩膜版形状，通过光刻的方式设置特定形状的光刻掩膜版来控制杂质注入窗口的密度，然后通过这些窗口注入合适的P型杂质，尺寸不同的窗口使得注入的杂质剂量实现横向变化的分布趋势。再通过高温扩散工艺步骤，注入的杂质在高温的条件下逐渐会向两侧扩散，经过一定时间间隔后，杂质的扩散会将呈现稳定的状态，该工艺可消除由于杂质间隔注入而使之分布不连续的问题，使得杂质的分布实现横向渐变，进而实现横向变掺杂结构。P型横向变掺杂区通过离子注入技术注入硼离子，注入的剂量为4×1012cm-2，注入能量值为500Kev。P-TOP的注入构成RESURF LDMOS，在纵向方向上多了一个由P-TOP与N型漂移区组成的PN结来辅助耗尽，很好的改善了器件性能。
(7)下面是栅氧和多晶硅的形成，其中栅氧是结合干氧与湿氧两种工艺来形成的，保证了快速生长出高质量的栅氧。然后在器件表面淀积多晶硅，并刻蚀掉不需要的部分。
(8)接下来是源端N+与源端P+的注入来形成欧姆接触，要求源端N+与源端P+具有很重的掺杂浓度才能使其具有小的电阻。源端N+与源端P+的形成分别需要两次离子注入来实现，注入的能量和剂量都不同，目的是为了降低源/漏与肼之间的浓度梯度，减小漏电流的产生。
(9)最后是接触孔的制备，金属化以及钝化工艺的形成。
本实施例涉及一种具有P型横向变掺杂区的高压RESURF LDMOS器件，P型区横向变掺杂技术的引入很好的优化了器件表面电场，使器件击穿电压值达到512V，且导通电阻下降到7.9Ω·mm2，缓解了器件击穿电压与导通电阻的矛盾关系，极大的改良了器件的性能。
实施例2
本实施例与实施例1的不同之处在于：步骤(6)中P-TOP的形成采用普通掩膜版实现P-TOP均匀掺杂。图3为本实例中普通高压RESURF LDMOS器件的结构图，从图中可发现栅极击穿电压值为390V，对应的导通电阻值为8.2Ω·mm2。
实施例3
本实施例与实施例1的不同之处在于：在P型横向变掺杂区5的下面设置P型横向变掺杂埋层区6，位于深N阱2中，在P型横向变掺杂埋层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；P型横向变掺杂埋层区6的纵向深度尺寸为7μm，P型横向变掺杂区5到P型横向变掺杂埋层区6的竖直距离为3μm，如图4所示。P型横向变掺杂埋层区设置特定的掩膜版，然后通过离子注入技术注入硼离子，注入剂量为5×1012cm-2，注入能量值为2200Kev。本实施例所涉及一种具有P型横向变掺杂区的高压RESURF LDMOS器件，P型区横向变掺杂技术的引入很好的优化了器件表面电场，使器件击穿电压值达到589V，且导通电阻下降到7.5Ω·mm2，缓解了器件击穿电压与导通电阻的矛盾关系，极大的改良了器件的性能。
实施例4
本实施例与实施例3的不同之处在于：P型横向变掺杂埋层区6的纵向深度尺寸为6μm，P型横向变掺杂区5到P型横向变掺杂埋层区6的竖直距离为4μm，如图5所示。图5为本实施例中具有P型横向变掺杂区的高压RESURF LDMOS器件的结构示意图，该结构得到栅极击穿电压值为568V，对应的导通电阻值为7.4Ω·mm2。
以上对本发明做了示例性的描述，应该说明的是，在不脱离本发明的核心的情况下，任何简单的变形、修改或者其他本领域技术人员能够不花费创造性劳动的等同替换均落入本发明的保护范围。
Claims (9)
1.一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱和P型横向变掺杂区，在P型横向变掺杂区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小，在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。
2.根据权利要求1所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，在P型横向变掺杂区的下面设置P型横向变掺杂埋层区，位于深N阱中，在P型横向变掺杂埋层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小。
3.根据权利要求1或者2所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，器件表面采用二氧化硅层隔离。
4.根据权利要求1或者2所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，深N阱注入磷离子，掺杂剂量为5×1012cm-2-7×1012cm-2，注入能量为70Kev-90Kev，退火时间为1000min-2400min。
5.根据权利要求1或者2所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，P型横向变掺杂区注入硼离子，掺杂浓度为3×1012cm-2-5×1012cm-2，注入能量为400Kev-600Kev。
6.根据权利要求2所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，P型横向变掺杂埋层区掺杂浓度为4×1012cm-2-6×1012cm-2，注入能量为2000Kev-2500Kev。
7.根据权利要求1或者2所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，P型横向变掺杂区和P型横向变掺杂埋层区的截面为长方形，从界面上看，P型横向变掺杂区的纵向深度为1μm-2μm，P型横向变掺杂埋层区的纵向深度为5μm-8μm，两者之间的竖直距离为2μm-5μm。
8.根据权利要求1或者2所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，采用光刻掩膜板控制杂质注入窗口的大小和密度，以实现P型横向变掺杂区和/或P型横向变掺杂埋层的设置。
9.根据权利要求8所述的一种具有P型横向变掺杂区的高压RESURF LDMOS器件，其特征在于，光刻掩膜板上设置矩阵形式排列的圆孔，数量为15个-25个，直径为1μm-7μm，进行使用时在靠近源端一侧设置大直径的圆孔，在靠近漏端一侧设置小直径的圆孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910760854.2A CN112397567A (zh) | 2019-08-16 | 2019-08-16 | 一种具有p型横向变掺杂区的高压resurf ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910760854.2A CN112397567A (zh) | 2019-08-16 | 2019-08-16 | 一种具有p型横向变掺杂区的高压resurf ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112397567A true CN112397567A (zh) | 2021-02-23 |
Family
ID=74603109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910760854.2A Pending CN112397567A (zh) | 2019-08-16 | 2019-08-16 | 一种具有p型横向变掺杂区的高压resurf ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112397567A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506740A (zh) * | 2021-06-09 | 2021-10-15 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件的制作方法 |
| CN113611750A (zh) * | 2021-08-19 | 2021-11-05 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN115083919A (zh) * | 2022-08-22 | 2022-09-20 | 泰科天润半导体科技（北京）有限公司 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
| CN115831757A (zh) * | 2023-02-08 | 2023-03-21 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020130361A1 (en) * | 2001-03-16 | 2002-09-19 | Semiconductor Components Industries, Llc | Semiconductor device with laterally varying p-top layers |
| US20060118902A1 (en) * | 2004-12-06 | 2006-06-08 | Matsushita Electric Industrial Co., Ltd. | Lateral semiconductor device and method for producing the same |
| CN101546781A (zh) * | 2008-03-27 | 2009-09-30 | 三洋电机株式会社 | 半导体装置 |
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
| CN104659091A (zh) * | 2013-11-20 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及制造方法 |
-
2019
- 2019-08-16 CN CN201910760854.2A patent/CN112397567A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020130361A1 (en) * | 2001-03-16 | 2002-09-19 | Semiconductor Components Industries, Llc | Semiconductor device with laterally varying p-top layers |
| US20060118902A1 (en) * | 2004-12-06 | 2006-06-08 | Matsushita Electric Industrial Co., Ltd. | Lateral semiconductor device and method for producing the same |
| CN101546781A (zh) * | 2008-03-27 | 2009-09-30 | 三洋电机株式会社 | 半导体装置 |
| CN102005480A (zh) * | 2010-10-28 | 2011-04-06 | 电子科技大学 | 一种高压低导通电阻ldmos器件及其制造方法 |
| CN104659091A (zh) * | 2013-11-20 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506740A (zh) * | 2021-06-09 | 2021-10-15 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件的制作方法 |
| CN113611750A (zh) * | 2021-08-19 | 2021-11-05 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN113611750B (zh) * | 2021-08-19 | 2023-05-26 | 电子科技大学 | Soi横向匀场高压功率半导体器件及制造方法和应用 |
| CN115083919A (zh) * | 2022-08-22 | 2022-09-20 | 泰科天润半导体科技（北京）有限公司 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
| CN115831757A (zh) * | 2023-02-08 | 2023-03-21 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
| CN115831757B (zh) * | 2023-02-08 | 2023-04-28 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112397567A (zh) | 一种具有p型横向变掺杂区的高压resurf ldmos器件 | |
| CN106463503B (zh) | 半导体装置 | |
| US8203180B2 (en) | Devices containing permanent charge | |
| CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| US6773997B2 (en) | Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability | |
| CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN114864666B (zh) | Nldmos器件、nldmos器件的制备方法及芯片 | |
| CN114050181B (zh) | 一种nldmos器件及制备方法、芯片 | |
| CN107785367B (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN112510081B (zh) | 一种星用抗辐射沟槽型mos管的加固结构和制备方法 | |
| CN110047930A (zh) | Vdmos器件 | |
| CN108258050B (zh) | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN111697080A (zh) | 半导体元胞单元、制造方法和半导体器件 | |
| CN109119458B (zh) | 隔离结构及工艺方法 | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN112420804A (zh) | 一种具有p型双重补偿结构的高压resurf ldmos器件 | |
| CN102130163B (zh) | Esd高压dmos器件及其制造方法 | |
| CN112510080B (zh) | 一种抗单粒子高压mos场效应晶体管的辐射加固结构和制备方法 | |
| CN112349778B (zh) | 一种具有hvbn结构的resurf ldmos器件 | |
| CN107093625B (zh) | 双扩散漏nmos器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210223 |
|
| RJ01 | Rejection of invention patent application after publication |