CN210110783U - 一种集成高性能的ldmos结构 - Google Patents

Abstract

本实用新型公开了一种集成高性能的LDMOS结构，涉及半导体技术领域，该高性能的LDMOS结构在漂移区内引入了变掺杂的P型补偿注入区，P型补偿注入区的尺寸沿着P型阱区至N型阱区的方向依次减小，且P型补偿注入区靠近P型阱区的一侧不超出所在侧的场氧化层的鸟嘴结构，可以显著降低场氧化层下方靠近P型阱区一侧的N型外延层的浓度，使得此区域更容易耗尽，而且不会对沟道造成影响，同时P型补偿注入区为间隔结构，两组P型补偿注入区之间的区域仍然为传统的漂移区，引入的P型补偿注入区不会影响到器件的导通电阻，相同源漏反偏电压下的耗尽区面积更大，从而可以获得更好的击穿电压。

Description

一种集成高性能的LDMOS结构

技术领域

本实用新型涉及半导体技术领域，尤其是一种集成高性能的LDMOS结构。

背景技术

LDMOS(横向扩散金属氧化物半导体)是高压功率集成电路中的常用器件，在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求。为了增加击穿电压，在LDMOS的有源区和漏区之间有一个漂移区，LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。对LDMOS而言，衬底的掺杂浓度、漂移区的结深、浓度以及长度是其最重要的特性参数。可以通过增加漂移区的长度、降低漂移区的浓度来提高击穿电压，但是这会增加芯片面积和导通电阻。高压LDMOS器件耐压和导通电阻取决于衬底的浓度、漂移区浓度和长度的折中选择。因为耐压和导通阻抗对于漂移区的浓度和厚度的要求是矛盾的。高的击穿电压要求轻掺杂淡的长的漂移区，而低的导通电阻则要求更浓更短的漂移区。

如图1所示的目前一种常规的LDMOS结构，掺杂浓度较淡的N-EPI为LDMOS的漏端漂移区，为达到最佳的源漏耐压，必须保证在器件击穿的时候，整个N-EPI漂移区被完全耗尽，并且在整个耗尽区内，电场尽可能均匀分布。而为了保证N-EPI被完全耗尽，通常N-EPI的N型杂质浓度会设计的非常淡，这也将导致器件的导通电阻增大，器件的电流驱动能力变弱。而一旦将N-EPI的浓度加大的时候，在器件击穿之时，N-EPI的表面将不能完全耗尽，击穿时，它的耗尽曲线如图中虚线所示，耗尽区虚线顺着FOX场氧化层下方起在N-EPI漂移区内延伸，而P型掺杂端的耗尽线则顺着P-Body及P-Bury的边界延伸，在P-Sub下方展开。N-EPI耗尽线可看做一个电容的上极板，外加高压，而P型杂质内部的耗尽线可以看做该电容的下极板，电位为0，两条耗尽线之间的间距决定了他们之间的电场。可以看出，因N-EPI内部的耗尽线没有展开，P-Body到左侧FOX场氧化层鸟嘴尖端之间的电场最大，此处最容易提前击穿。

请参考图2所示的另一种LDMOS结构，其通过P-Bury埋层的从左侧向右侧延伸，增加左侧P型杂质浓度，使得P-Bury上方的N型杂质变少，而P型杂质变多，从而可以达到电荷平衡，加快左侧N-EPI区域耗尽。但是由于P-Bury相对P-sub更浓，不容易全部耗尽，从而使得耗尽层不能向下延展，并且由于FOX场氧化层下方的N型杂质浓度略高，靠近FOX场氧化层位置的N-EPI区域也不容易耗尽，看做电容上极板的N-EPI耗尽线和看做电容下极板的P型杂质内部的耗尽线所构成的电容极板间距很小，不能完全展开，从而使得耗尽层之间的电场强度很大，器件提前击穿。虽然相较于第一种结构可以提升一定的耐压，但依然没有做到最优化。

实用新型内容

本发明人针对上述问题及技术需求，提出了一种集成高性能的LDMOS结构，本实用新型的技术方案如下：

一种集成高性能的LDMOS结构，该集成高性能的LDMOS结构包括：P型衬底，P型衬底上表面生长有N型外延层，P型衬底和N型外延层的交界面设有P型埋层，N型外延层中设有P型阱区和N型阱区，P型阱区和N型阱区之间的N型外延层构成漂移区，P型阱区和P型埋层连接；P型阱区内设有N型重掺杂区形成源区，P型阱区内还设有P型重掺杂区形成体区，N型阱区内设有N型重掺杂区形成漏区；漂移区内间隔设有若干个P型补偿注入区，每个P型补偿注入区的尺寸沿着P型阱区至N型阱区的方向依次减小；N型外延层的表面设有场氧化层，场氧化层的两侧呈鸟嘴结构，P型补偿注入区位于场氧化层的下方，且P型补偿注入区靠近P型阱区的一侧不超出所在侧的场氧化层的鸟嘴结构；场氧化层表面设有覆盖场氧化层部分区域的栅氧化层，场氧化层表面设有介质层；源区和体区通过金属引出源极，漏区通过金属引出漏极，栅氧化层通过金属引出栅极。

其进一步的技术方案为，每个P型补偿注入区的注入宽度和注入深度分别沿着P型阱区至N型阱区的方向依次减小。

其进一步的技术方案为，P型补偿注入区注入有B离子，浓度在5E10-5E11/cm³范围内。

其进一步的技术方案为，P型衬底的电阻率在10-100ohm.cm的范围内，P型埋层的离子注入剂量为5E12-5E13/cm²。

其进一步的技术方案为，N型外延层的厚度在3-10μm范围内、电阻率在0.5-10ohm.cm范围内。

本实用新型的有益技术效果是：

本申请公开了一种集成高性能的LDMOS结构，该高性能的LDMOS结构在漂移区内引入了变掺杂的P型补偿注入区，P型补偿注入区的尺寸沿着P型阱区至N型阱区的方向依次减小，且P型补偿注入区靠近P型阱区的一侧不超出所在侧的场氧化层的鸟嘴结构，可以显著降低场氧化层下方靠近P型阱区一侧的N型外延层的浓度，使得此区域更容易耗尽，而且不会对沟道造成影响，同时P型补偿注入区为间隔结构，两组P型补偿注入区之间的区域仍然为传统的漂移区，引入的P型补偿注入区不会影响到器件的导通电阻，相同源漏反偏电压下的耗尽区面积更大，从而可以获得更好的击穿电压。

附图说明

图1是现有常规的一种LDMOS结构。

图2是现有常规的另一种LDMOS结构。

图3是本申请公开的LDMOS结构的结构图。

图4是本申请公开的LDMOS结构的P型补偿注入区的俯视示意图。

图5是本申请公开的LDMOS结构的制作过程中的一个步骤的示意图。

图6是本申请公开的LDMOS结构的制作过程中的另一个步骤的示意图。

图7是本申请公开的LDMOS结构的制作过程中的又一个步骤的示意图。

图8是图7所示的制作步骤的侧视示意图。

图9是本申请公开的LDMOS结构的制作过程中的又一个步骤的示意图。

图10是图9中AA’剖面的剖视图。

图11是图9中BB’剖面的剖视图。

图12是本申请公开的LDMOS结构的制作过程中的又一个步骤的示意图。

图13是本申请公开的LDMOS结构的制作过程中的又一个步骤的示意图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

本申请公开了一种集成高性能的LDMOS结构，请参考图3，该集成高性能的LDMOS结构包括：P型衬底1，P型衬底1上表面生长有N型外延层2，P型衬底1和N型外延层2的交界面设有P型埋层3，N型外延层2中设有P型阱区4和N型阱区5，P型阱区4和P型埋层3连接。P型阱区4内设有N型重掺杂区形成源区6，P型阱区4内还设有P型重掺杂区形成体区7，N型阱区5内设有N型重掺杂区形成漏区8。P型阱区4和N型阱区5之间的N型外延层构成漂移区N-EPI，漂移区N-EPI内间隔设有若干个P型补偿注入区9，每个P型补偿注入区9的尺寸沿着P型阱区4至N型阱区5的方向依次减小，包括：每个P型补偿注入区9的注入深度H沿着P型阱区4至N型阱区5的方向依次减小，如图3所示，和/或，每个P型补偿注入区9的注入宽度W沿着P型阱区4至N型阱区5的方向依次减小，如图4俯视图所示。在本申请中，沿着P型阱区4至N型阱区5的方向表示注入长度的方向，P型补偿注入区9的表面至衬底的方向的深度表示注入深度H，P型补偿注入区9的表面与注入长度垂直的方向的距离表示注入宽度W。

N型外延层2的表面设有场氧化层10，场氧化层10的两侧呈鸟嘴结构，P型补偿注入区9位于场氧化层的下方，且P型补偿注入区9靠近P型阱区4的一侧不超出所在侧的场氧化层10的鸟嘴结构，防止对沟道造成影响。场氧化层10表面设有覆盖场氧化层10部分区域的栅氧化层11，场氧化层10表面设有介质层12，介质层12覆盖栅氧化层11以及其余区域的场氧化层10。源区6和体区7通过金属引出源极，漏区8通过金属引出漏极，栅氧化层11通过金属引出栅极。

在本申请的上述结构中，P型补偿注入区9注入的P型离子通常为B离子，浓度在5E10-5E11/cm³范围内，P型补偿注入区9只会降低漂移区N-EPI的浓度，不会使漂移区N-EPI反型。结合图3和4可以看出，在本申请在场氧化层10左侧下方的漂移区N-EPI内引入变掺杂的P型补偿注入区9，不仅可以显著降低场氧化层10下方靠近P型阱区4一侧的N型外延层2的浓度，使得此区域更容易耗尽，同时变掺杂为间隔结构，两个P型补偿注入区9之间区域仍然为传统的漂移区N-EPI，引入的P型补偿注入区9不会影响到器件的导通电阻，相同源漏反偏电压下的耗尽区面积更大，漂移区N-EPI与下方P型掺杂端的耗尽线间距更大且间距更均匀，从而可以获得更好的击穿电压。

本申请的这种LDMOS结构的制作方法如下：

步骤1，请参考图5，在P型衬底1上方进行P型埋层3的注入和扩散，P型衬底1较淡，电阻率在10-100ohm.cm的范围内。P型埋层3离子注入剂量在5E12-5E13/cm2范围内。

步骤2，请参考图6，在P型衬底1上生成N型外延层2作为器件漏端漂移区N-EPI，N型外延层2的厚度在3-10μm范围内、电阻率在0.5-10ohm.cm范围内。

步骤3，在漂移区N-EPI内做P型补偿注入区9的光刻及注入，如图7示出了P型补偿注入区9的光刻后形貌示意俯视图，如图8示出了P型补偿注入区9的光刻后形貌示意侧视图。P型补偿注入区9的几个关键点：

1、如图7左侧为靠近P型阱区4的一侧，右侧为靠近N型阱区5的一侧，则P型补偿注入区9从左至由的注入宽度逐渐减小，也即，L1＞L2＞L3，通常这几个尺寸视器件的设计而定，L1的典型值为15-20μm，L2的典型值为9-10μm，L3的典型值为6-7μm。

2、在从左至右的注入长度方向上，各个注入区之间的间距要小于后续阱扩散的横向宽度的2倍，也即，注入区之间的间距L0要小于3-4μm。

3、在从左至右的注入长度方向上，注入区的数量有多个，如图7以有3个为例，具体数量视器件的耐压设计以及漂移区长度而定。

4、在从上至下的注入宽度方向上，两组P型补偿注入区9之间的间隔要大于后续阱扩散的横向宽度的2倍，也即，两组P型补偿注入区9之间的间隔L4的典型值为10-15μm。

5、最左侧的最靠近P型阱区4的注入区在后续的热过程驱入之后，左侧不能超过场氧化层10的鸟嘴结构，防止对沟道造成影响。

步骤4，按传统工艺，完成器件的P型阱区4(PW)和N型阱区5(NW)，并完成热驱入工艺，热驱入之后，P型埋层3会向两侧扩散，并最终与P型阱区4连接到一起。同时P型补偿注入区9的各个注入区会沿着注入长度方向扩散并使得各个注入区连接到一起，形成变掺杂的P型补偿注入区9。在注入宽度方向，由于两组P型补偿注入区9的间距很大，因此不会连接到一起，中间间隔的漂移区N-EPI作为器件的沟道区。P型补偿注入区9驱入之后的俯视示意图如图9所示，图9中AA’剖面示意图如图10所示，BB’剖面示意图如图11所示。

步骤5，按传统工艺定义器件的AA区并形成FOX型场氧化层10，如图12所示。

步骤6，按传统工艺形成器件的栅氧化层11，多晶硅栅极，如图13所示。

步骤7，按传统工艺，完成器件的源区6、体区7、漏区8、介质层12和金属电极等的制作，最终得到了本申请的如图3所示的LDMOS结构。

以上所述的仅是本申请的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。

Claims (5)

1.一种集成高性能的LDMOS结构，其特征在于，所述集成高性能的LDMOS结构包括：P型衬底，所述P型衬底上表面生长有N型外延层，所述P型衬底和所述N型外延层的交界面设有P型埋层，所述N型外延层中设有P型阱区和N型阱区，所述P型阱区和所述N型阱区之间的所述N型外延层构成漂移区，所述P型阱区和所述P型埋层连接；所述P型阱区内设有N型重掺杂区形成源区，所述P型阱区内还设有P型重掺杂区形成体区，所述N型阱区内设有N型重掺杂区形成漏区；所述漂移区内间隔设有若干个P型补偿注入区，每个所述P型补偿注入区的尺寸沿着所述P型阱区至所述N型阱区的方向依次减小；所述N型外延层的表面设有场氧化层，所述场氧化层的两侧呈鸟嘴结构，所述P型补偿注入区位于所述场氧化层的下方，且所述P型补偿注入区靠近所述P型阱区的一侧不超出所在侧的所述场氧化层的鸟嘴结构；所述场氧化层表面设有覆盖所述场氧化层部分区域的栅氧化层，所述场氧化层表面设有介质层；所述源区和所述体区通过金属引出源极，所述漏区通过金属引出漏极，所述栅氧化层通过金属引出栅极。

2.根据权利要求1所述的LDMOS结构，其特征在于，每个所述P型补偿注入区的注入宽度和注入深度分别沿着所述P型阱区至所述N型阱区的方向依次减小。

3.根据权利要求1所述的LDMOS结构，其特征在于，所述P型补偿注入区注入有B离子，浓度在5E10-5E11/cm³范围内。

4.根据权利要求1-3任一所述的LDMOS结构，其特征在于，所述P型衬底的电阻率在10-100ohm.cm的范围内，所述P型埋层的离子注入剂量为5E12-5E13/cm²。

5.根据权利要求1-3任一所述的LDMOS结构，其特征在于，所述N型外延层的厚度在3-10μm范围内、电阻率在0.5-10ohm.cm范围内。

Images