CN115985767A - 一种多p场注入的半导体芯片及其制备方法 - Google Patents
一种多p场注入的半导体芯片及其制备方法 Download PDFInfo
- Publication number
- CN115985767A CN115985767A CN202310253072.6A CN202310253072A CN115985767A CN 115985767 A CN115985767 A CN 115985767A CN 202310253072 A CN202310253072 A CN 202310253072A CN 115985767 A CN115985767 A CN 115985767A
- Authority
- CN
- China
- Prior art keywords
- field
- region
- injection
- layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种多P场注入的半导体芯片的制备方法及其制备的半导体芯片，包括如下步骤：在半导体基片上形成光罩；进行P场注入，P场注入包括：使用一个独立的光罩作为掩膜，在第一有源区和场氧化区的预定位置中的P场隔离区进行P场注入，在半导体器件的第一有源区中形成第一P场注入区，不同半导体器件的第一P场注入区的厚度不同。本发明仅使用一种P场注入强度，使得整个P场注入过程中的均一性和稳定性更高，整个P场注入的光罩数量明显降低，对于不同的器件和器件之间的P场隔离区，不同位置的P场注入区能够同时制备，扩宽了P场注入区的使用范围和功能范围，扩大了本发明的制备方法及其器件适用场合。
Description
技术领域
本发明涉及半导体芯片领域，尤其涉及一种多P场注入的半导体芯片及其制备方法。
背景技术
在晶圆代工过程中，需要对芯片进行各种工艺处理，而P场注入是制程工艺中常用的一种阻断隔离工艺。如专利文件1中记载，如图7所示传统P场注入只运用在P阱区，所以通常会与P阱注入共享同一张光罩，在传统P场注入只运用在P阱区，所以通常会与P阱注入共享同一张光罩，将非P阱区遮挡住，或是使用不一样的注入方式进而避免使用光罩；然而对于整个半导体芯片而言，光罩及其制备过程所占用的成本较高，虽然如专利文件2、3中记载，可以在这里少一张光罩或与其他的制程共享光罩，但是这种共享的方式并不能较好的实现减少光罩，减少的光罩数量有限，而且对于共享的要求非常高，对于场景的要求比较高。
本发明涉及的背景技术文件如下：
专利文件1：US5073509A；
专利文件2：US5861338A；
专利文件3：CN108447781A。
发明内容
本发明的目的在于提供一种多P场注入的半导体芯片及其制备方法，以解决上述背景技术中提出的问题。
一种多P场注入的半导体芯片的制备方法，所述半导体芯片至少包括一种半导体器件，优选包括两种不同的半导体器件，且每个所述半导体器件中包含有源区，所述半导体芯片还包括位于所述半导体器件之外的场氧化区，至少相邻的两个半导体器件之间的场氧化区下方设置有P场隔离区，所述隔离区用于在相邻半导体器件之间形成通道阻隔，避免这两个有源区彼此形成一个容易导通的寄生器件，包括如下步骤：
S1、提供半导体基片；
S2、根据芯片版图获取所述半导体基片中形成所述半导体器件的位置；
S3、在每个所述半导体器件中对应的有源区中的至少第一有源区形成Si3N4层，不同所述半导体器件中的所述第一有源区对应的所述Si3N4层的厚度不同，且所述第一有源区的区域由所述Si3N4层定义；
S4、在所述半导体基片上形成光罩，所述光罩包括遮挡部和开口部，所述遮挡部用于遮挡P场注入，所述开口部允许所述P场注入，所述开口部包括第一开口部，所述第一开口部与所述第一有源区以及P场隔离区对应；
S5、进行P场注入，所述P场注入包括：使用一个独立的所述光罩作为掩膜，在所述第一有源区中进行P场注入，在所述半导体器件的所述第一有源区中形成第一P场注入区，不同所述半导体器件的所述第一P场注入区的厚度不同；
S6、去除所述Si3N4层，并在所述Si3N4层对应的区域依次形成功能层和SiO2层；
或者以所述第一P场注入区作为功能层，并在所述第一P场注入区的两端分别形成连接端。
作为本发明再进一步的方案，所述半导体芯片包括如下半导体器件中的至少一种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管，优选包括以上两种不同的半导体器件，更优选包括三种或四种不同的半导体器件。
作为本发明再进一步的方案，所述半导体芯片包括如下半导体器件中的至少一种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管；至少其中一个所述半导体器件包括第二有源区，在所述步骤S3中包括不在所述第二有源区中形成Si3N4层，并且在所述步骤S4中包括：所述光罩还包括第二开口部，所述第二开口部与所述第二有源区对应；所述步骤S5中包括：在所述第二有源区形成第二P场注入区，所述第二P场注入区的厚度大于所述第一P场注入区的厚度。
作为本发明再进一步的方案，所述第一P场注入区包括第一子注入区和第二子注入区，基于所述第一P场注入区的不同Si3N4层的厚度，使得所述第一子注入区的厚度小于所述第二子注入区的厚度。
作为本发明再进一步的方案，所述步骤S5中还包括：在使用一个独立的所述光罩作为掩膜进行P场注入时，所述P场注入的注入强度保持不变。
一种如上所述的多P场注入的半导体芯片的制备方法制备的半导体芯片，所述半导体芯片包括如下半导体器件中的至少一种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管，每个所述半导体器件至少包括P场注入区，所述半导体芯片中的全部P场注入区通过同一个独立的光罩在同一工艺中同时形成。
作为本发明再进一步的方案，所述半导体芯片同时包括如下半导体器件：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管，每个所述半导体器件中包括有源区，具有Si3N4层的所述有源区的区域由所述Si3N4层定义。
作为本发明再进一步的方案，所述P场注入区包括第一P场注入区和第二P场注入区，所述第一P场注入区包括第一子注入区和第二子注入区。
作为本发明再进一步的方案，所述P型电阻同时包括第一子注入区和第二P场注入区，所述N型扩散致窄电阻仅包括第一子注入区，所述N型结型场效应管仅包括所述第一子注入区或仅包括第二子注入区，所述耗尽型P沟道场效应管仅包括第二子注入区。
作为本发明再进一步的方案，所述半导体器件至少包括N阱。
与现有技术相比，本发明的有益效果是：本发明基于芯片的整体设计进行考虑，不局限于单个半导体器件的制备方法，通过在芯片的整个过程中进行P场注入的同一考量，在同一工艺中，对芯片中的不同的半导体器件进行整体P场注入，从而在整个P场注入过程中，不需要对P场注入进行反复的进行，更为重要的，在整个P场注入过程中，可以仅使用一种P场注入强度，配合不同厚度的Si3N4层以及不设置Si3N4层的整体设计，能够实现不同厚度、尺寸的P场注入区进行设计，而且P场注入区的厚度严格与Si3N4层的厚度相对应，从而使得整个P场注入过程中的均一性和稳定性更好，单一的P场注入设备的维护成本更低，整个P场注入的光罩数量明显降低，制程的成本更低，而且对于不同的器件，使得P场注入区能够同时制备，并同时作为阻隔和功能层的使用，扩宽了一步法制备的P场注入区的使用范围和功能范围，扩大了本发明的制备方法及其器件适用场合，提高了普适性。
附图说明
图1为本发明多P场注入的半导体芯片的制备方法流程图。
图2为本发明具有多个P场注入区的半导体器件的制备方法示意图。
图3为本发明P型电阻的制备方法示意图。
图4为本发明N型扩散致窄电阻或N型结型场效应管的制备方法示意图。
图5为本发明N型结型场效应管的制备方法示意图。
图6为本发明耗尽型P沟道场效应管的制备方法示意图。
图7为背景技术部分的现有技术。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，本发明提供一种多P场注入的半导体芯片的制备方法，所述半导体芯片至少包括一种不同的半导体器件，优选地包括两种不同的半导体器件，更优选包括三种或四种如下的不同半导体器件，且每个所述半导体器件中包含有源区，所述半导体芯片还包括位于所述半导体器件之外的场氧化区，至少相邻的两个半导体器件之间的场氧化区下方设置有P场隔离区，包括如下步骤：S1、提供半导体基片；在该步骤中，在半导体基片中可以预先形成有阱区，该阱区可以为N阱和/或P阱，优选为P阱；进一步地，为了提高后期Si3N4层的成膜稳定性和附着力，还对所述基片进行清洗，所述清洗优选为等离子体处理，本发明中可以使用本领域中常规的等离子体处理，但是优选地，该步骤中的等离子体处理为本发明中的后述的P场注入设备实现；进一步优选地，该步骤中使用的P场注入设备以相较于后述的P场注入强度小的方式进行，该步骤中的优选地，该步骤中所述P场注入清洗强度为后述的P场注入强度的十分之一以下；
S2、根据芯片版图获取所述半导体基片中形成所述半导体器件的位置；
S3、在每个所述半导体器件中对应的有源区中的至少第一有源区形成Si3N4层，不同所述半导体器件中的所述第一有源区对应的所述Si3N4层的厚度不同，且所述第一有源区的区域由所述Si3N4层定义；在该步骤中，在对应的半导体器件的第一有源层中通过沉积的方式形成所述Si3N4层，在该步骤中，优选通过原子层沉积ALD的方式进行成膜，通过ALD的成膜方式，可以精确的控制所述Si3N4层的厚度，从而精确的控制不同有源层的后述的第一P场注入区的厚度，能够实现更加精确的实现功能层或阻隔区的位置控制，提高成品率以及本发明中的功能器件的功能，保证均一性；进一步地，在本发明中，由于在步骤S1中通过本发明的同样的P场注入设备进行了清洗，清洗的同时不仅使得半导体基片更加清洁以提高粘附性和稳定性，同时在该步骤中还会在基片的表面形成一层及其薄的掺杂层，通常而言，在半导体器件领域中，在该及其薄的厚度下，其不会对半导体的器件功能产生影响，不会对器件的性能产生实质影响；而且在本发明中，通过上述预留的一层及其薄的掺杂层，在该掺杂层的作用下，例如其以原子层级别的厚度层为参考；
S4、在所述半导体基片上形成光罩，所述光罩包括遮挡部和开口部，所述遮挡部用于遮挡P场注入，所述开口部允许所述P场注入，所述开口部包括第一开口部，所述第一开口部与所述第一有源区和P场隔离区对应；需要说明的是，本发明中的光罩可以是光阻，也可以是其他材料层，优选为光阻，因为光阻的制程工艺非常成熟稳定，且成本相对较低；本发明中，有源区可以理解为功能层的具体位置，如图2中，通过Si3N4层限定出左侧场氧化区FOX下方的P场注入区，以及位于右侧的场氧化区下方限定出P场注入区，此处P场注入区可以作为P场隔离区，用于进行P场隔离；
S5、进行P场注入，所述P场注入包括：使用一个独立的所述光罩作为掩膜，在所述第一有源区中进行P场注入，在所述半导体器件的所述第一有源区中形成第一P场注入区，不同所述半导体器件的所述第一P场注入区的厚度不同；在该步骤中，遮挡部能够遮挡P场注入，从而在遮挡部遮挡的区域不会形成P场注入区，同时在开口部中，开口部例如为镂空可以使得P场注入的材料例如离子进入，从而能够实现P场注入；在该步骤中，Si3N4层对P场注入具有一定的阻挡效果，但是该效果相较于遮挡部而言较低，而且不同厚度的Si3N4层对P场注入的遮挡效果不同，在厚度达到一定阈值时，Si3N4层将具有与遮挡部一样的功能即对P场注入进行遮挡，而本发明中的第一注入区中的Si3N4层的厚度设置能够在Si3N4层的下方形成预设厚度的P场注入区，该厚度与Si3N4层的厚度相对应，而且对于不同的器件，Si3N4层的厚度不同；进一步地，由于P场注入的本身特性，在注入时由于掺杂原子或离子受到碰撞后，将发生一定程度的散射即路径发生一定程度的偏移，该偏移对于半导体器件而言是不可控的，为此，本发明中优选使用致密的Si3N4层，致密的Si3N4层虽然增加了对P场注入的遮挡，但是其对P场注入的散射相对均匀，从而对于本发明中的P场注入具有提高P场注入稳定性、均匀性以及可控性的效果，需要说明的是，虽然本发明中由于使用致密的Si3N4层，使得P场注入的能量级别更高，消耗了更多的成本，但是本发明中实际是对整个芯片进行统一的P场注入，相较于现有技术而言，其仍然具有实质性的成本及其稳定性的提高；进一步地，如上述，由于在清洗过程中引入一层原子层厚度级别的掺杂层，在P场注入的过程中，由于在经过Si3N4层后，P场注入的原子或者离子进入至半导体基片，由于从致密的过Si3N4层进入到相对非致密的半导体基片，从而使得离子在半导体基片中可能进一步出现轻微的散射，导致氮化硅可能无法限定有源区的尺寸，而且在P场注入的过程中，通常而言，由于刚注入时注入的原子或离子注入的深度越深，而随着注入浓度的增加注入的深度有所下降，并稳定在一定的区域，从而使得P场注入的浓度存在差异，而本发明中，通过事先引入的原子层后的掺杂层，该掺杂层为与本发明中P场掺杂相同的注入材料，从而使得掺杂材料注入后，将首先与掺杂层产生一定的碰撞作用，由于掺杂原子的尺寸及浓度在基本相同的程度，从而使得离子在经过与自身相同的掺杂层后，能够更快且稳定的在半导体基片形成注入深度稳定且掺杂浓度均匀的P场注入区，从而在一定程度上弥补由于Si3N4层的引入带来的影响。
S6、去除所述Si3N4层，并在所述Si3N4层对应的区域依次形成功能层和SiO2层；
或者以所述第一P场注入区作为功能层，并在所述第一P场注入区的两端分别形成连接端；在该步骤中去除氮化硅，同时还去除光罩例如光阻；进一步地，本发明中通过离子蚀刻的方式去除光阻，这是由于离子蚀刻的去除方式能够更加精确的控制蚀刻的深度，本发明中优选使用过蚀刻，具体而言，在蚀刻完所述光阻后，进一步蚀刻预定时间，该预定时间的设置使得能够清除光阻下方对应的所述原子层级别的掺杂层，防止该掺杂层对于后续的其他膜层的制备，以及如果存在影响的话，可以防止对半导体器件的产生影响。
进一步地，所述半导体芯片包括如下半导体器件中的至少两种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管。
进一步地，所述半导体芯片包括如下半导体器件中的至少一种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管；至少其中一个所述半导体器件包括第二有源区，在所述步骤S3中包括不在所述第二有源区中形成Si3N4层，并且在所述步骤S4中包括：所述光罩还包括第二开口部，所述第二开口部与所述第二有源区对应；所述步骤S5中包括：在所述第二有源区形成第二P场注入区，所述第二P场注入区的厚度大于所述第一P场注入区的厚度。
进一步地，所述第一P场注入区包括第一子注入区和第二子注入区，基于所述第一P场注入区的不同Si3N4层的厚度，使得所述第一子注入区的厚度小于所述第二子注入区的厚度。
进一步地，所述步骤S5中还包括：在使用一个独立的所述光罩作为掩膜进行P场注入时，所述P场注入的注入强度保持不变。
本发明还提供一种如上所述的多P场注入的半导体芯片的制备方法制备的半导体芯片，所述半导体芯片包括如下半导体器件中的至少一种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管，每个所述半导体器件至少包括P场注入区，所述半导体芯片中的全部P场注入区通过同一个独立的光罩在同一工艺中同时形成。
进一步地，所述半导体芯片同时包括如下半导体器件：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管，每个所述半导体器件中包括有源区，具有Si3N4层的所述有源区的区域由所述Si3N4层定义。
进一步地，所述P场注入区包括第一P场注入区和第二P场注入区，所述第一P场注入区包括第一子注入区和第二子注入区。
进一步地，所述P型电阻同时包括第一子注入区和第二P场注入区，所述N型扩散致窄电阻仅包括第一子注入区，所述N型结型场效应管仅包括所述第一子注入区或仅包括第二子注入区，所述耗尽型P沟道场效应管仅包括第二子注入区。
进一步地，所述半导体器件至少包括N阱。
进一步地，为了在同一独立光罩中形成半导体器件中的不同位置的P场注入区以及不同半导体器件中的P场注入区，本发明通过如下方法，在同一步骤中使用单个独立的光罩对不同的半导体器件进行制备，示例性地，在同一步骤中同时形成了P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管。
示例性地，如图2所示，在一个独立的器件中同时形成两个P场注入区，两个P场注入区的厚度不相同。在图2中，光阻作为光阻，形成了对应P阱区的P场注入区和N阱中的P场注入区，由于光阻的遮挡，使得光阻下方不形成P场注入区，而在开口的区域形成较深的P场注入区（图2中下侧P场），而由于氮化硅的遮挡形成深度较浅的P场注入区（图2中的上侧P场以及下侧的P场两侧的较薄薄区），需要说明的是，如图2中，光凭Si3N4层的存在仍会让P场注入穿透，具体而言，相较于没有掩膜也没有Si3N4层的区域可以获得不受阻挡的P场注入，Si3N4层有阻挡的效果，但是阻挡效果有限，即有Si3N4层的区域P场注入就变得较少(即注入较浅)，这些没被阻挡住的P场注入进入了阱区中，依所在位置最终不是在场氧化层底下就是在有源区底下即注入底层。示例性地，如图3所示，还同时形成了P型电阻，所述光罩具有第一开口部和第二开口部，第一开口部对应的半导体基片上不包括Si3N4层，而在第二开口设置Si3N4层，从而如图3所示，在图3中右侧的P场相较于左侧的P场较浅；同时在P场注入区的两端形成P+掺杂作为连接端，从而在N阱的场氧化层底下的P场注入与两旁紧邻有源区的P+掺杂形成一组P型电阻，同样N阱的有源区的较浅薄P场注入与两端正常的P+掺杂也可形成另一种P型电阻；示例性地，如图4所示，还同时形成了N行扩散致窄电子（Pinch电阻）或N型结型场效应管JFET，所述光罩具有第一开口部，第一开口部对应的半导体基片上包括不包括Si3N4层，或者包括较薄的Si3N4层，进行P场注入在Si3N4层下方形成P场注入区，同时在P场注入区的一端或两端形成P+掺杂作为连接端例如作为栅极或致窄控制极，并在相较于所述连接端更外侧设置两个N+掺杂作为N型结型场效应管JFET的源极和漏极；示例性地，如图5所示，还同时形成了N型结型场效应管JFET，所述光罩具有第一开口部，第一开口部对应的半导体基片上包括Si3N4层，进行P场注入在Si3N4层下方形成P场注入区，N阱的有源区的P场注入与P+掺杂形成N型结型场效应管的栅极，在此P场注入的两侧各有N+掺杂分别形成N型结型场效应管的源极与漏极；示例性地，如图6所示，还同时形成了耗尽型P沟道场效应管(Depletion PMOS)，所述光罩具有第一开口部，第一开口部对应的半导体基片上包括Si3N4层，进行P场注入在Si3N4层下方形成P场注入区，在此P场注入的两侧各有P+掺杂分别形成耗尽型P沟道场效应管的源极与漏极，在P场注入区上依次形成栅绝缘层和栅极，在更外侧的N阱边缘设置体极。
本发明基于芯片的整体设计进行考虑，不局限于单个半导体器件的制备方法，通过在芯片的整个过程中进行P场注入的同一考量，在同一工艺中，对芯片中的不同的半导体器件进行整体P场注入，从而在整个P场注入过程中，不需要对P场注入进行反复的进行，更为重要的，在整个P场注入过程中，可以仅使用一种P场注入强度，配合不同厚度的Si3N4层以及不设置Si3N4层的整体设计，能够实现不同厚度、尺寸的P场注入区进行设计，而且P场注入区的厚度严格与Si3N4层的厚度相对应，从而使得整个P场注入过程中的均一性和稳定性更好，单一的P场注入设备的维护成本更低，整个P场注入的光罩数量明显降低，制程的成本更低，而且对于不同的器件，使得P场注入区能够同时制备，并同时作为阻隔和功能层的使用，扩宽了一步法制备的P场注入区的使用范围和功能范围，扩大了本发明的制备方法及其器件适用场合，提高了普适性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (9)
1.一种多P场注入的半导体芯片的制备方法，所述半导体芯片至少包括一种半导体器件，且每个所述半导体器件中包含有源区，所述半导体芯片还包括位于所述半导体器件之外的场氧化区，至少相邻的两个半导体器件之间的场氧化区下方设置有P场隔离区，所述隔离区用于在相邻半导体器件之间形成通道阻隔，其特征在于，所述制备方法包括如下步骤：
S1、提供半导体基片；
S2、根据芯片版图获取所述半导体基片中形成所述半导体器件的位置；
S3、在每个所述半导体器件中对应的有源区中的至少第一有源区形成Si3N4层，不同所述半导体器件中的所述第一有源区对应的所述Si3N4层的厚度不同，且所述第一有源区的区域由所述Si3N4层定义；
S4、在所述半导体基片上形成光罩，所述光罩包括遮挡部和开口部，所述遮挡部用于遮挡P场注入，所述开口部允许所述P场注入，所述开口部包括第一开口部，所述第一开口部与所述第一有源区以及P场隔离区对应；
S5、进行P场注入，所述P场注入包括：使用一个独立的所述光罩作为掩膜，在所述第一有源区中进行P场注入，在所述半导体器件的所述第一有源区中形成第一P场注入区，不同所述半导体器件的所述第一P场注入区的厚度不同；
S6、去除所述Si3N4层，并在所述Si3N4层对应的区域依次形成功能层和SiO2层；
或者以所述第一P场注入区作为功能层，并在所述第一P场注入区的两端分别形成连接端；
所述半导体芯片包括如下半导体器件中的至少一种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管；
所述步骤S1中还包括：使用步骤S5中相同的P场注入设备进行了清洗以去除表面杂质，同时在所述半导体基片的表面形成一层原子层厚度的掺杂层；
所述步骤S6在去除所述Si3N4层后，还包括：使用离子蚀刻的方式去除光阻，所述离子蚀刻为形成为过刻蚀，在蚀刻完所述光阻后，继续蚀刻预定时间，所述预定时间的设置使得能够清除光阻下方对应的所述原子层厚度的掺杂层；
所述Si3N4层通过原子层沉积ALD形成的致密层。
2.根据权利要求1所述的一种多P场注入的半导体芯片的制备方法，其特征在于，所述半导体芯片包括如下半导体器件中的至少两种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管；
至少其中一个所述半导体器件包括第二有源区，在所述步骤S3中包括不在所述第二有源区中形成Si3N4层，并且在所述步骤S4中包括：所述光罩还包括第二开口部，所述第二开口部与所述第二有源区对应；所述步骤S5中包括：在所述第二有源区形成第二P场注入区，所述第二P场注入区的厚度大于所述第一P场注入区的厚度。
3.根据权利要求2所述的一种多P场注入的半导体芯片的制备方法，其特征在于，所述第一P场注入区包括第一子注入区和第二子注入区，基于所述第一P场注入区的不同Si3N4层的厚度，使得所述第一子注入区的厚度小于所述第二子注入区的厚度。
4.根据权利要求1所述的一种多P场注入的半导体芯片的制备方法，其特征在于，所述步骤S5中还包括：在使用一个独立的所述光罩作为掩膜进行P场注入时，所述P场注入的注入强度保持不变。
5.一种如权利要求1所述的多P场注入的半导体芯片的制备方法制备的半导体芯片，所述半导体芯片包括如下半导体器件中的至少一种：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管，每个所述半导体器件至少包括P场注入区，其特征在于：所述半导体芯片中的全部P场注入区通过同一个独立的光罩在同一工艺中同时形成。
6.根据权利要求5所述的多P场注入的半导体芯片的制备方法制备的半导体芯片，其特征在于，所述半导体芯片同时包括如下半导体器件：P型电阻、N型扩散致窄电阻、N型结型场效应管和耗尽型P沟道场效应管，每个所述半导体器件中包括有源区，具有Si3N4层的所述有源区的区域由所述Si3N4层定义。
7.根据权利要求5所述的多P场注入的半导体芯片的制备方法制备的半导体芯片，其特征在于，所述P场注入区包括第一P场注入区和第二P场注入区，所述第一P场注入区包括第一子注入区和第二子注入区。
8.根据权利要求7所述的多P场注入的半导体芯片的制备方法制备的半导体芯片，其特征在于，所述P型电阻同时包括第一子注入区和第二P场注入区，所述N型扩散致窄电阻仅包括第一子注入区，所述N型结型场效应管仅包括所述第一子注入区或仅包括第二子注入区，所述耗尽型P沟道场效应管仅包括第二子注入区。
9.根据权利要求8所述的多P场注入的半导体芯片的制备方法制备的半导体芯片，其特征在于，所述半导体器件至少包括N阱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310253072.6A CN115985767B (zh) | 2023-03-16 | 2023-03-16 | 一种多p场注入的半导体芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310253072.6A CN115985767B (zh) | 2023-03-16 | 2023-03-16 | 一种多p场注入的半导体芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115985767A true CN115985767A (zh) | 2023-04-18 |
| CN115985767B CN115985767B (zh) | 2023-06-09 |
Family
ID=85976474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310253072.6A Active CN115985767B (zh) | 2023-03-16 | 2023-03-16 | 一种多p场注入的半导体芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115985767B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030035210A (ko) * | 2001-10-30 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| JP2007273588A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN104134687A (zh) * | 2014-07-08 | 2014-11-05 | 成都星芯微电子科技有限公司 | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 |
| CN108447781A (zh) * | 2018-03-21 | 2018-08-24 | 上海奥简微电子科技有限公司 | 离子注入方法 |
| CN210110783U (zh) * | 2019-09-16 | 2020-02-21 | 江苏丽隽功率半导体有限公司 | 一种集成高性能的ldmos结构 |
-
2023
- 2023-03-16 CN CN202310253072.6A patent/CN115985767B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030035210A (ko) * | 2001-10-30 | 2003-05-09 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| JP2007273588A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN104134687A (zh) * | 2014-07-08 | 2014-11-05 | 成都星芯微电子科技有限公司 | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 |
| CN108447781A (zh) * | 2018-03-21 | 2018-08-24 | 上海奥简微电子科技有限公司 | 离子注入方法 |
| CN210110783U (zh) * | 2019-09-16 | 2020-02-21 | 江苏丽隽功率半导体有限公司 | 一种集成高性能的ldmos结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115985767B (zh) | 2023-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096589A (en) | Low and high voltage CMOS devices and process for fabricating same | |
| US4717683A (en) | CMOS process | |
| US6153455A (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| US6391723B1 (en) | Fabrication of VDMOS structure with reduced parasitic effects | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| JP3601612B2 (ja) | 半導体装置及びその製造方法 | |
| US6677210B1 (en) | High voltage transistors with graded extension | |
| KR100227621B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| SE519382C2 (sv) | Integrering av självinriktade MOS-högspänningskomponenter samt halvledarstruktur innefattande sådana | |
| JPS61237422A (ja) | 半導体装置の製造方法 | |
| JPH04255266A (ja) | Ｍｏｓトランジスタを半導体ウエハ上にｖｌｓｉ構造に形成するための改良された方法 | |
| JPH08250730A (ja) | 集積回路を製造するための方法およびｐ形ドーパントの拡散を減少するための方法、ならびに集積回路 | |
| US9136157B1 (en) | Deep N wells in triple well structures | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| CN116487381A (zh) | 中高压mos器件及其版图结构和制造方法 | |
| KR0167303B1 (ko) | 반도체소자의 트리플웰 형성방법 | |
| US5288652A (en) | BICMOS-compatible method for creating a bipolar transistor with laterally graded emitter structure | |
| US5854099A (en) | DMOS process module applicable to an E2 CMOS core process | |
| US6069034A (en) | DMOS architecture using low N-source dose co-driven with P-body implant compatible with E2 PROM core process | |
| US6511893B1 (en) | Radiation hardened semiconductor device | |
| KR20000051431A (ko) | 반도체장치 및 그의 제조방법 | |
| US6083795A (en) | Large angle channel threshold implant for improving reverse narrow width effect | |
| CN115985767A (zh) | 一种多p场注入的半导体芯片及其制备方法 | |
| JPH04218925A (ja) | 半導体装置およびその製造方法 | |
| US6391698B1 (en) | Forming complementary metal-oxide semiconductor with gradient doped source/drain |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |