CN104134687A - 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 - Google Patents
一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 Download PDFInfo
- Publication number
- CN104134687A CN104134687A CN201410324369.8A CN201410324369A CN104134687A CN 104134687 A CN104134687 A CN 104134687A CN 201410324369 A CN201410324369 A CN 201410324369A CN 104134687 A CN104134687 A CN 104134687A
- Authority
- CN
- China
- Prior art keywords
- end ring
- semiconductor device
- type
- photomask blank
- arc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005516 engineering process Methods 0.000 title abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 238000002347 injection Methods 0.000 claims abstract description 10
- 239000007924 injection Substances 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 4
- 238000004528 spin coating Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 230000003647 oxidation Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/54—Absorbers, e.g. of opaque materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体器件终端环的拐角结构，以终端环的圆心为中心，弧形拐角部位由内向外分为多个掺杂浓度由内而外逐渐减小的弧形条状区域。本发明还公开了一种拐角结构的制造工艺，包括旋涂光刻胶，并使用以下光掩膜板进行曝光、显影：以光掩膜板的中点为中心，光掩膜板的弧形拐角部位的透光区面积由内而外逐渐减小；通过P型或N型杂质注入形成掺杂；高温氧化推结；通过N型或P型注入形成场截止环；形成场板。本发明还公开了一种用于半导体器件终端环制造的光掩膜板，包括弧形拐角部位，以光掩膜板的中点为中心，弧形拐角部位的透光区面积由内而外逐渐减小。本半导体器件终端环拐角部位的掺杂浓度逐渐变化，实现平滑过渡，提高耐压性能。
Description
技术领域
本发明涉及一种半导体器件终端环及其制造工艺，尤其涉及一种半导体器件终端环的拐角结构、制造工艺及制造用的光掩膜板。
背景技术
半导体技术行业中，其功率电子器件，特别是高压器件，为了提高表面击穿电压，需要人为设置低掺杂区，以使平面p-n结表面附近处的电场得以分布均匀并减弱。
目前人为设置上述低掺杂区多采用RESURF技术，即降低表面电场技术，其原理为：对于一个外延平面p-n结，当外延层厚度较大时，在反向电压下外延层不能完全耗尽，则在p-n结表面处的耗尽层宽度较小，该处的电场较强，因而表面击穿电压较低；当外延层厚度较小时，外延层能够完全耗尽，则在p-n结表面处的耗尽层宽度较大，因而该处的电场减弱，击穿电压增高；进一步，当外延层厚度很小时，不仅外延层能够完全耗尽，而且很大一部分外延层也被耗尽了，即相当于p-n结表面处的耗尽层宽度大大增加，则电场大大减弱，因而表面击穿电压能够大大提高。
基于外延层完全耗尽所带来的这样一种效果，因此就提出了能够明显降低表面击穿影响的RESURF二极管的结构；在这种结构中，外延层很薄，而且掺杂浓度适当，以保证整个外延层在反向电压下能够完全耗尽；二极管的核心是横向的n+-p+结，这种二极管的击穿电压即很接近体内击穿电压。这种降低表面电场、提高击穿电压的方法就是RESURF技术。
实际应用中，高压器件芯片的终端环(也称终端耐压环)是封闭的环形，拐角的地方由于柱面、球面效应，其局部电场分布与平边的电场分布会有所不同。上述RESURF技术的低掺杂区的掺杂浓度是不变的，所以其表面击穿电压的分界明显，难以实现平滑过渡，而且其平边与拐角的过渡也不够平滑。
发明内容
本发明的目的就在于为了解决上述问题而提供一种基于掺杂浓度变化的半导体器件终端环的拐角结构、制造工艺及光掩膜板。
本发明通过以下技术方案来实现上述目的：
一种半导体器件终端环的拐角结构，以所述终端环的圆心为中心，所述终端环的弧形拐角部位由内向外分为多个弧形条状区域，多个所述弧形条状区域的掺杂浓度由内而外逐渐减小。
作为优选，所述弧形条状区域为五个。
一种半导体器件终端环的拐角结构的制造工艺，包括以下步骤：
(1)准备N型衬底或P型衬底：电阻率为10～200欧姆·厘米；
(2)在N型衬底或P型衬底上生长注入前氧化层；
(3)旋涂光刻胶，并使用光掩膜板进行曝光、显影，所述光掩膜板的结构为：以所述光掩膜板的中点为中心，所述光掩膜板的弧形拐角部位的透光区面积由内而外逐渐减小；
(4)通过P型杂质注入形成P型掺杂或N型杂质注入形成N型掺杂，注入剂量为1e12atom/cm2～1e15atom/cm2；
(5)通过高温氧化推结，炉管温度为850℃～1200℃，持续时间为30分钟～300分钟，生长氧化层，并激活P型杂质或N型杂质，形成终端表面耐压区；
(6)对于NMOS，通过N型杂质注入形成N型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；对于PMOS，通过P型杂质注入形成P型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；N型衬底或P型衬底也用作为耐压区边缘的场截止环；
(7)淀积TEOS作为层间介质；
(8)溅镀或者蒸发沉积铝，制作金属接触电极，也用作为金属零偏场板及截止环场板，形成完整的终端耐压结构。
具体地，所述步骤(3)中的光掩膜板的弧形拐角部位的透光区为叉指状、锯齿状、圆点状、多边形和环形中的一种或几种。
一种用于半导体器件终端环制造的光掩膜板，包括弧形拐角部位，以所述光掩膜板的中点为中心，所述弧形拐角部位的透光区面积由内而外逐渐减小。
具体地，所述弧形拐角部位的透光区为叉指状、锯齿状、圆点状、多边形和环形中的一种或几种。
本发明的有益效果在于：
本发明通过逐渐改变半导体器件终端环拐角部位的掺杂浓度，所以其表面击穿电压的分界趋缓，能够实现平滑过渡，而且终端环的平边与拐角的过渡也变得平滑，提高了半导体器件终端环的耐压性能；通过一次光刻和硼离子注入的工艺来形成上述掺杂浓度变化的终端环拐角部位，能实现上述终端环的制造；采用透光区面积由内而外逐渐减小的光掩膜板进行曝光、显影，便于制造上述终端环。
附图说明
图1是本发明所述半导体器件终端环的俯视结构示意图；
图2是图1中A的放大图；
图3是本发明所述光掩膜板的弧形拐角部位的俯视结构示意图之一；
图4是本发明所述光掩膜板的弧形拐角部位的俯视结构示意图之二；
图5是本发明所述光掩膜板的弧形拐角部位的俯视结构示意图之三；
图6是本发明所述光掩膜板的弧形拐角部位的俯视结构示意图之四；
图7是本发明所述光掩膜板的弧形拐角部位的俯视结构示意图之五。
具体实施方式
下面结合附图对本发明作进一步说明：
如图1和图2所示，本发明所述半导体器件终端环的拐角结构，以终端环的圆心为中心，终端环的弧形拐角部位3由内向外分为五个弧形条状区域，分别为P1、P2、P3、P4、P5，弧形条状区域P1、P2、P3、P4、P5的掺杂浓度由内而外逐渐减小，即P1>P2>P3>P4>P5。图1中还示出了终端环的平边1，图1和图2中还示出了终端环内的主结2，其掺杂浓度是最大的，大于P1的掺杂浓度，通常也用P0表示主结2。
如图3-图6所示，本发明所述用于半导体器件终端环制造的光掩膜板包括弧形拐角部位(即图中所示部位)，以光掩膜板的中点为中心，弧形拐角部位的透光区4的面积由内而外逐渐减小。
具体而言，弧形拐角部位的透光区4的形状有多种，下面分别介绍：
如图3所示，透光区4为叉指状，整个透光区4内间隔设有多个等宽的条状非透光区5，条状非透光区5的数量和密度由内而外越来越大，从而形成由内而外面积逐渐减小的叉指状透光区4。
如图4所示，透光区4为锯齿状，整个透光区4内间隔设有多个由内而外宽度逐渐增大的条状非透光区6，条状非透光区6的宽度由内而外逐渐增大，使透光区4的宽度由内而外逐渐减小，从而形成由内而外面积逐渐减小的锯齿状透光区4。
如图5所示，透光区4为圆点状，透光区4靠近外围的部分被分隔为多个圆点状透光区4，其面积由内而外逐渐减小，位于多个圆点状透光区4之间的不规则非透明区7的面积由内而外逐渐增大，从而形成由内而外面积逐渐减小的圆点状透光区4。
如图6所示，透光区4为多边形，图6中为六边形，透光区4靠近外围的部分被分隔为多个多变形透光区4，其面积由内而外逐渐减小，位于多个多边形透光区4之间的不规则非透明区8的面积由内而外逐渐增大，从而形成由内而外面积逐渐减小的多边形透光区4。
如图7所示，透光区4为环形，整个透光区4内间隔设有多个宽度逐渐增大的环形非透光区9，环形非透光区9的面积由内而外越来越大，从而形成由内而外面积逐渐减小的环形透光区4。
根据需要，透光区4还可以为上述形状的任意组合，只要满足由内而外面积逐渐减小的要求即可。
本发明所述半导体器件终端环的拐角结构的制造工艺包括以下步骤：
(1)准备N型衬底或P型衬底：电阻率为10～200欧姆·厘米；
(2)在N型衬底或P型衬底上生长注入前氧化层；
(3)旋涂光刻胶，并使用光掩膜板进行曝光、显影，所述光掩膜板的结构为：以所述光掩膜板的中点为中心，所述光掩膜板的弧形拐角部位的透光区面积由内而外逐渐减小；
(4)通过P型杂质注入形成P型掺杂或N型杂质注入形成N型掺杂，注入剂量为1e12atom/cm2～1e15atom/cm2；
(5)通过高温氧化推结，炉管温度为850℃～1200℃，持续时间为30分钟～300分钟，生长氧化层，并激活P型杂质或N型杂质，形成终端表面耐压区；
(6)对于NMOS，通过N型杂质注入形成N型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；对于PMOS，通过P型杂质注入形成P型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；N型衬底或P型衬底也用作为耐压区边缘的场截止环；
(7)淀积TEOS作为层间介质(即inter-leveldielectric)；
(8)溅镀或者蒸发沉积铝，制作金属接触电极，也用作为金属零偏场板及截止环场板，形成完整的终端耐压结构。
实际制造中，在上述八个步骤的基础上，还有以下连续的步骤：
(9)根据需要制作的半导体器件而搭建、插入必需的工艺步骤，如CMOS、VDMOS、IGBT、DIODE、JFET、BJT等。
说明：上述步骤(9)为常规制造工艺的一部分，不是本发明的创新技术。
上述实施例只是本发明的较佳实施例，并不是对本发明技术方案的限制，只要是不经过创造性劳动即可在上述实施例的基础上实现的技术方案，均应视为落入本发明专利的权利保护范围内。
Claims (6)
1.一种半导体器件终端环的拐角结构，其特征在于：以所述终端环的圆心为中心，所述终端环的弧形拐角部位由内向外分为多个弧形条状区域，多个所述弧形条状区域的掺杂浓度由内而外逐渐减小。
2.根据权利要求1所述的半导体器件终端环的拐角结构，其特征在于：所述弧形条状区域为五个。
3.一种如权利要求1或2所述的半导体器件终端环的拐角结构的制造工艺，其特征在于：包括以下步骤：
(1)准备N型衬底或P型衬底：电阻率为10～200欧姆·厘米；
(2)在N型衬底或P型衬底上生长注入前氧化层；
(3)旋涂光刻胶，并使用光掩膜板进行曝光、显影，所述光掩膜板的结构为：以所述光掩膜板的中点为中心，所述光掩膜板的弧形拐角部位的透光区面积由内而外逐渐减小；
(4)通过P型杂质注入形成P型掺杂或N型杂质注入形成N型掺杂，注入剂量为1e12atom/cm2～1e15atom/cm2；
(5)通过高温氧化推结，炉管温度为850℃～1200℃，持续时间为30分钟～300分钟，生长氧化层，并激活P型杂质或N型杂质，形成终端表面耐压区；
(6)对于NMOS，通过N型杂质注入形成N型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；对于PMOS，通过P型杂质注入形成P型衬底源漏区，注入剂量为1e12atom/cm2～5e15atom/cm2；N型衬底或P型衬底也用作为耐压区边缘的场截止环；
(7)淀积TEOS作为层间介质；
(8)溅镀或者蒸发沉积铝，制作金属接触电极，也用作为金属零偏场板及截止环场板，形成完整的终端耐压结构。
4.根据权利要求3所述的半导体器件终端环的拐角结构的制造工艺，其特征在于：所述步骤(3)中的光掩膜板的弧形拐角部位的透光区为叉指状、锯齿状、圆点状、多边形和环形中的一种或几种。
5.一种用于半导体器件终端环制造的光掩膜板，包括弧形拐角部位，其特征在于：以所述光掩膜板的中点为中心，所述弧形拐角部位的透光区面积由内而外逐渐减小。
6.根据权利要求5所述的用于半导体器件终端环制造的光掩膜板，其特征在于：所述弧形拐角部位的透光区为叉指状、锯齿状、圆点状、多边形和环形中的一种或几种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410324369.8A CN104134687A (zh) | 2014-07-08 | 2014-07-08 | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410324369.8A CN104134687A (zh) | 2014-07-08 | 2014-07-08 | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104134687A true CN104134687A (zh) | 2014-11-05 |
Family
ID=51807296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410324369.8A Pending CN104134687A (zh) | 2014-07-08 | 2014-07-08 | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104134687A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994068A (zh) * | 2017-12-20 | 2018-05-04 | 上海南麟电子股份有限公司 | 一种半导体器件结终端扩展结构及制备方法 |
| CN109100914A (zh) * | 2018-06-29 | 2018-12-28 | 武汉华星光电半导体显示技术有限公司 | 掩膜板及柔性显示面板 |
| CN110534556A (zh) * | 2019-07-23 | 2019-12-03 | 珠海格力电器股份有限公司 | 功率半导体器件、其终端结构、掩膜版和制备方法 |
| CN115985767A (zh) * | 2023-03-16 | 2023-04-18 | 深圳奥简科技有限公司 | 一种多p场注入的半导体芯片及其制备方法 |
| CN117096178A (zh) * | 2023-10-17 | 2023-11-21 | 富芯微电子有限公司 | 一种耐高压的平面型半导体装置 |
-
2014
- 2014-07-08 CN CN201410324369.8A patent/CN104134687A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994068A (zh) * | 2017-12-20 | 2018-05-04 | 上海南麟电子股份有限公司 | 一种半导体器件结终端扩展结构及制备方法 |
| CN109100914A (zh) * | 2018-06-29 | 2018-12-28 | 武汉华星光电半导体显示技术有限公司 | 掩膜板及柔性显示面板 |
| CN110534556A (zh) * | 2019-07-23 | 2019-12-03 | 珠海格力电器股份有限公司 | 功率半导体器件、其终端结构、掩膜版和制备方法 |
| CN110534556B (zh) * | 2019-07-23 | 2020-11-17 | 珠海格力电器股份有限公司 | 功率半导体器件、其终端结构、掩膜版和制备方法 |
| CN115985767A (zh) * | 2023-03-16 | 2023-04-18 | 深圳奥简科技有限公司 | 一种多p场注入的半导体芯片及其制备方法 |
| CN117096178A (zh) * | 2023-10-17 | 2023-11-21 | 富芯微电子有限公司 | 一种耐高压的平面型半导体装置 |
| CN117096178B (zh) * | 2023-10-17 | 2024-01-16 | 富芯微电子有限公司 | 一种耐高压的平面型半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104134687A (zh) | 一种半导体器件终端环的拐角结构、制造工艺及光掩膜板 | |
| CN105304696B (zh) | 半导体器件的横向变掺杂结终端结构及其制造方法 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN104167442B (zh) | 一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管 | |
| CN103178093A (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN103646965B (zh) | 一种jfet器件及其制造方法 | |
| CN106415849A (zh) | 调节超结功率mosfet器件 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN103560086A (zh) | 可改善雪崩能力的超结半导体器件的制备方法 | |
| CN104112770A (zh) | 一种半导体器件终端的平边结构、制造工艺及光掩膜板 | |
| CN103187250A (zh) | 多次外延生长方法 | |
| CN104201208A (zh) | 一种恒流jfet器件及其制造方法 | |
| CN108054194B (zh) | 一种具有三维横向变掺杂的半导体器件耐压层 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN203721733U (zh) | 平面型功率mos器件 | |
| CN103177958B (zh) | 一种集成式肖特基二极管及其制造方法 | |
| CN206322701U (zh) | 一种带有外延调制区的半导体装置 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN104900695B (zh) | 功率结型场效应管及其制造方法 | |
| CN202948930U (zh) | 一种半导体器件 | |
| CN203690304U (zh) | 纵向超结金属氧化物场效应晶体管 | |
| CN206685391U (zh) | 功率半导体器件 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN104319289A (zh) | Nldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141105 |