CN206322701U - 一种带有外延调制区的半导体装置 - Google Patents
一种带有外延调制区的半导体装置 Download PDFInfo
- Publication number
- CN206322701U CN206322701U CN201621116798.7U CN201621116798U CN206322701U CN 206322701 U CN206322701 U CN 206322701U CN 201621116798 U CN201621116798 U CN 201621116798U CN 206322701 U CN206322701 U CN 206322701U
- Authority
- CN
- China
- Prior art keywords
- modulator zone
- layer
- type
- extension
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种带有外延调制区的半导体装置,其特征在于:包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型外延调制区和场介质层。所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述第一导电类型外延调制区浮空于轻掺杂第一导电类型外延层之中。所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
Description
技术领域
本实用新型涉及功率半导体电力电子器件技术领域,具体是一种带有外延调制区的半导体装置。
背景技术
高电压、大功率、纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件,广泛应用于功率转换器和电源中。对于功率半导体电力电子器件,不断降低正向导通压降、提高电流密度、提高可靠性要求成为器件发展的重要趋势。
传统纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件通常采用在高浓度衬底上形成一层低浓度的外延层作为耐受电压的载体,同时该外延层也贡献了导通电阻的绝大部分,因此进一步降低正向导通压降受到限制。对于大功率纵向结构的电力电子器件,终端耐压结构通常采用保护环和场板的方式,其面积远远小于有源区,由于曲率效应,终端耐压结构的提前击穿会进一步降低器件的可靠性。
实用新型内容
本实用新型的目的是解决现有技术中,正向导通压降高、电流密度低、可靠性不足等问题。
为实现本实用新型目的而采用的技术方案是这样的,一种带有外延调制区的半导体装置,其特征在于:包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型外延调制区和场介质层。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述第一导电类型外延调制区浮空于轻掺杂第一导电类型外延层之中。
所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
进一步,所述第二导电类型保护环区为闭合状的环形结构。环形包围的中间区域为有源区。
进一步,所述场介质层位于有源区外部。所述第一导电类型外延调制区位于有源区内部。
进一步,所述第一导电类型外延调制区为独立的一个连通区域或是多个独立的连通区域。
所述第一导电类型外延调制区与第二导电类型保护环区不接触。
进一步,所述场介质层还覆盖于第二导电类型保护环区之上的部分表面。
值得说明的是,在不影响所述一种带有外延调制区的半导体装置结构的前提下,上述制造方法可以根据实际生产工艺进行适当调整。
本实用新型的技术效果是毋庸置疑的,本实用新型能够进一步提高肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件的性能,具有降低正向导通压降、提高电流密度、提高可靠性等优点。
附图说明
图1为本实用新型实施例的新装置1剖面结构示意图;
图2为本实用新型实施例的新装置2剖面结构示意图;
图中:包括重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第一导电类型外延调制区22和场介质层30。
具体实施方式
下面结合实施例对本实用新型作进一步说明,但不应该理解为本实用新型上述主题范围仅限于下述实施例。在不脱离本实用新型上述技术思想的情况下,根据本领域普通技术知识和惯用手段,做出各种替换和变更,均应包括在本实用新型的保护范围内。
实施例1:
如图1所示,对于100V的肖特基整流器应用,本实施例制作的一种带有外延调制区的半导体装置,其特征在于:包括N+型衬底层10、N型外延层20、P+型保护环区21、N型外延调制区22和场介质层30。第一导电类型为N型,第二导电类型为P型。
所述N型外延层20覆盖于N+型衬底层10之上;所述N+型衬底层10为掺杂浓度19次方以上的砷杂质衬底;所述N型外延层20为杂质浓度2×1015cm-3的磷杂质外延层;
所述P型保护环区21覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构,其环绕的中间区域称为有源区。所述P型保护环区21采用剂量3×1013cm-2的硼注入后1100度退火形成;
所述N型外延调制区22浮空于N型外延层20之中;所述N型外延调制区注入采用剂量3×1013cm-2、能量60KeV的磷注入。所述N型外延调制区22是独立的一个连通区域;所述N型外延调制区22位于有源区之内;所述N型外延调制区22与P型保护环区21不接触;
所述场介质层30覆盖于N型外延层20之上的部分表面。所述场介质层30位于有源区外。所述场介质层30还覆盖于P型保护环区21之上的部分表面;所述场介质层30与N型外延调制区22不接触。所述场介质层30约1微米。
根据本实施例制作所得的100V肖特基整流器具有低正向导通压降、高电流密度、高可靠性等优点。
实施例2:
如图2所示,对于100V的肖特基整流器应用,本实施例制作的一种带有外延调制区的半导体装置,其特征在于:包括N+型衬底层10、N型外延层20、P+型保护环区21、N型外延调制区22和场介质层30。第一导电类型为N型,第二导电类型为P型。
所述N型外延层20覆盖于N+型衬底层10之上;所述N+型衬底层10为掺杂浓度19次方以上的砷杂质衬底;所述N型外延层20为杂质浓度2×1015cm-3的磷杂质外延层;
所述P型保护环区21覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构,其环绕的中间区域称为有源区。所述P型保护环区21采用剂量3×1013cm-2的硼注入后1100度退火形成;
所述N型外延调制区22浮空于N型外延层20之中;所述N型外延调制区注入采用剂量3×1013cm-2、能量60KeV的磷注入。所述N型外延调制区22明显的是多个独立的连通区域;所述N型外延调制区22位于有源区之内;所述N型外延调制区22与P型保护环区21不接触;
所述场介质层30覆盖于N型外延层20之上的部分表面。所述场介质层30位于有源区外。所述场介质层30还覆盖于P型保护环区21之上的部分表面;所述场介质层30与N型外延调制区22不接触。所述场介质层30约1微米。
根据本实施例制作所得的100V肖特基整流器具有低正向导通压降、高电流密度、高可靠性等优点。
Claims (5)
1.一种带有外延调制区的半导体装置,其特征在于:包括重掺杂第一导电类型衬底层(10)、轻掺杂第一导电类型外延层(20)、第二导电类型保护环区(21)、第一导电类型外延调制区(22)和场介质层(30);
所述轻掺杂第一导电类型外延层(20)覆盖于重掺杂第一导电类型衬底层(10)之上;
所述第二导电类型保护环区(21)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面;
所述第一导电类型外延调制区(22)浮空于轻掺杂第一导电类型外延层(20)之中;
所述场介质层(30)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面。
2.根据权利要求1所述的一种带有外延调制区的半导体装置,其特征在于:所述第二导电类型保护环区(21)为闭合状的环形结构;环形包围的中间区域为有源区。
3.根据权利要求1或2所述的一种带有外延调制区的半导体装置,其特征在于:所述场介质层(30)位于有源区外部;所述第一导电类型外延调制区(22)位于有源区内部。
4.根据权利要求1所述的一种带有外延调制区的半导体装置,其特征在于:所述第一导电类型外延调制区(22)为独立的一个连通区域或是多个独立的连通区域;
所述第一导电类型外延调制区(22)与第二导电类型保护环区(21)不接触。
5.根据权利要求1所述的一种带有外延调制区的半导体装置,其特征在于:所述场介质层(30)还覆盖于第二导电类型保护环区(21)之上的部分表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621116798.7U CN206322701U (zh) | 2016-10-12 | 2016-10-12 | 一种带有外延调制区的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621116798.7U CN206322701U (zh) | 2016-10-12 | 2016-10-12 | 一种带有外延调制区的半导体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206322701U true CN206322701U (zh) | 2017-07-11 |
Family
ID=59263866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201621116798.7U Active CN206322701U (zh) | 2016-10-12 | 2016-10-12 | 一种带有外延调制区的半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206322701U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106247311A (zh) * | 2016-10-08 | 2016-12-21 | 陕西南梁矿业有限公司 | 漏风监测装置、漏风自动停风装置及省煤器 |
CN107946349A (zh) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种带有外延调制区的半导体装置及其制造方法 |
-
2016
- 2016-10-12 CN CN201621116798.7U patent/CN206322701U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106247311A (zh) * | 2016-10-08 | 2016-12-21 | 陕西南梁矿业有限公司 | 漏风监测装置、漏风自动停风装置及省煤器 |
CN107946349A (zh) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种带有外延调制区的半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104221152B (zh) | 半导体装置以及半导体装置的制造方法 | |
US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
CN102856318A (zh) | 单向瞬态电压抑制器 | |
CN104538450A (zh) | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 | |
US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
CN109103257A (zh) | 高可靠性深沟槽功率mos器件 | |
CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
CN206322701U (zh) | 一种带有外延调制区的半导体装置 | |
CN102709191A (zh) | 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 | |
CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
CN110190128A (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
CN104051546A (zh) | 一种功率二极管及其制备方法 | |
CN104409335A (zh) | 一种具有整流的碳化硅jfet栅结构的制备方法 | |
CN112086507A (zh) | 一种SiC MOSFET器件元胞及其制造方法 | |
CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
CN206322702U (zh) | 一种带有衬底埋层的半导体装置 | |
CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
CN206179873U (zh) | 一种带有表面杂质浓度调节区的肖特基整流器 | |
CN104638022A (zh) | 一种soi横向恒流二极管及其制造方法 | |
CN110634938A (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
CN107946349A (zh) | 一种带有外延调制区的半导体装置及其制造方法 | |
CN206179874U (zh) | 一种浅埋层高压肖特基整流器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |