CN104051546A - 一种功率二极管及其制备方法 - Google Patents

一种功率二极管及其制备方法 Download PDF

Info

Publication number
CN104051546A
CN104051546A CN201410243184.4A CN201410243184A CN104051546A CN 104051546 A CN104051546 A CN 104051546A CN 201410243184 A CN201410243184 A CN 201410243184A CN 104051546 A CN104051546 A CN 104051546A
Authority
CN
China
Prior art keywords
power diode
district
layer
photoresist
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410243184.4A
Other languages
English (en)
Other versions
CN104051546B (zh
Inventor
王宇澄
王根毅
吴宗宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi orange Microelectronics Technology Co., Ltd.
Original Assignee
Wuxi Xin Zhilong Electronic Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xin Zhilong Electronic Science And Technology Co Ltd filed Critical Wuxi Xin Zhilong Electronic Science And Technology Co Ltd
Priority to CN201410243184.4A priority Critical patent/CN104051546B/zh
Publication of CN104051546A publication Critical patent/CN104051546A/zh
Application granted granted Critical
Publication of CN104051546B publication Critical patent/CN104051546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种功率二极管及制备方法，其结构为：自下而上依次包括底层电极、衬底层、N-型外延层和顶部电极，顶部电极为功率二极管的正极，底层电极为功率二极管的负极；其中N-型外延层上部横向间隔开设有至少两个沟槽，两个相邻沟槽之间的N-型外延层与顶部电极之间设有MOS沟道；本发明器件为硅材料器件，其可通过现有硅材料半导体集成电路生产工艺实现；不会引入特殊金属材料，与现有半导体生产工艺兼容；本发明通过沟槽下注入的p+区域增强的器件反向耐压能力；器件加反向电压时，沟槽下p+耗尽区扩展并连接到一起，夹断了反向电流通道，提高了器件耐压；本发明正向工作时通过寄生的mosfet导电，减小器件正向开启电压。

Description

一种功率二极管及其制备方法
技术领域
本发明涉及一种功率二极管及其制备方法，属于半导体制造技术领域。
背景技术
传统的整流二极管主要有PN结二极管和肖特基二极管两类。PN结二极管正向压降VF较大，反向恢复时间Trr较长，但是PN结二极管的稳定性较好，能工作于高电压；肖特基二极管是以贵金属(如金、银、钛等)与半导体接触，以形成异质结势垒而制成的半导体器件，其在低电压时具有绝对优势：其正向压降小，反向恢复时间短，在高速领域具有广泛的应用。但是肖特基二极管存在以下不足：
1、反向泄漏电流相对较高，且不稳定。特别是其漏电流会随着温度的升高二增加，漏电流的增加又会使得整流器温度升高。降低了其在应用中的稳定性及可靠性。
2、为了满足不同器件正向导通压降的需求，通常会选择不同种类的金属，会相应增加之中工艺的复杂性，同时使用贵金属制造成本高，且容易照成重金属污染，与CMOS标准工艺难以兼容。
为了提高二极管性能，国内外已经提出了结势垒控制整流器JBS(JBS:Junction Barrier Controlled Schottky Rectifier)，混合PiN/肖特基整流器MPS(MPS:Merged P～i～N/Schottky Rectifier)，MOS控制二极管MCD(MCD:MOS Controlled Diode)等器件。
肖特基二极管为了满足不同器件正向导通压降的需求，通常会选择不同种类的金属，会相应增加之中工艺的复杂性，同时使用贵金属制造成本高，且容易照成重金属污染，与CMOS标准工艺难以兼容。
Super power rectifiers是一种发展迅速、应用广泛的电力电子器件，它是利用VDMOS开关速度快、电流密度大的优点优化的新器件，具有低正向压降、短反向恢复时间和低漏电流等特点。广泛应用于DC～DC转换器、UPS不间断电源、汽车电子、便携电子、马达传动系统及其它能量转换装置。
发明内容
本发明所要解决的技术问题是，针对现有技术成本高、效率低、耗时间等不足，提供一种具有低开启正向降压，高反向耐压，并且在性能上可取代肖特基器件的功率二极管。
本发明解决上述技术问题的技术方案如下：一种功率二极管，其自下而上依次包括底层电极、衬底层、N-型外延层和顶部电极，顶部电极为功率二极管的正极，底层电极为功率二极管的负极；其中N-型外延层上部横向间隔开设有至少两个沟槽，两个相邻沟槽之间的N-型外延层与顶部电极之间设有pbody区；
所述pbody区的横截面呈底部为弧线的“凹”形，其中“凹”形上部的两个凸起部分为pbody区的边缘，边缘靠内侧的部分为一定厚度的NSD层，“凹”形向内凹陷的平面与顶部电极相接触，NSD层的侧面与顶部电极相接触；
所述沟槽内表面均匀生长有栅氧化层，所述栅氧化层在沟槽顶部开口处横向向两侧延伸形成延伸段，延伸段的栅氧化层覆盖在N-外延层在沟槽与pbody区之间的凸起部分，沟槽内填充多晶硅，多晶硅的横截面呈“T”形，“T”形头高于N-型外延层顶面，“T”形头的两肩横向宽度大于沟槽的横向开口宽度，“T”形与pbody区接近的一侧边缘与NSD层的边缘纵向平齐。
本发明的有益效果是：本发明器件为硅材料器件，其可通过现有硅材料半导体集成电路生产工艺实现，而无需任何特殊加工工艺；不会引入特殊金属材料，与现有半导体生产工艺兼容；本发明通过沟槽下注入的p+(例如：硼)区域增强的器件反向耐压能力。器件加反向电压时，沟槽下p+耗尽区扩展并连接到一起，夹断了反向电流通道，提高了器件耐压；本发明正向工作时通过寄生的mosfet(金氧半场效晶体管)导电，减小器件正向开启电压。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述凹槽底部与N-外延层的接触处还设有P区，所述P区横截面为半径大于沟槽底部弧线半径的圆弧面。
进一步，所述P区和pbody区内部注入物为硼。
本发明的结构就是通过多晶硅和薄栅氧结构形成的MOS管，N+、P-阱和N-外延形成了器件的少子势垒，从而可形成MOS沟道。该MOS可以看作是器件寄生MOS结构。对于该MOS结构，N+为源极，N+Sub漏极。因此，本发明结构同时具有MOS结构和PN结二极管，且MOS和PN结为并联状态。
本发明在正向工作状态，由于有MOS沟道的存在，在合适的栅氧厚度的条件下，当外加正向电压小于0.6V时，使得电流能通过MOS沟道而到达N-区，使得该器件得到比一般PN结更低的正向导通电压；此时由于PN结还未开启，PN结少子注入还未发生；在大正向浪涌出现时，PN结会被开启，大量浪涌电流从PN结通过，从而保护了器件。
本发明在反向工作状态，沟槽下p+耗尽区扩展并连接到一起，夹断了反向电流通道，该区域分担了大部分的反向耐压，整体提高了器件耐压水平。
本发明所要解决的技术问题是，针对现有技术成本高、效率低、耗时间等不足，提供一种具有低开启正向降压，高反向耐压，并且在性能上可取代肖特基器件的功率二极管及其制备方法。
本发明解决上述技术问题的技术方案如下：一种功率二极管的制备方法，具体包括以下步骤：
步骤1：采用N型硅片作为衬底层；
步骤2：根据器件的耐压需求，在衬底层上生长一定厚度及电阻率的N-型外延层；
步骤3：在N-型外延层表面先生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层，对掩蔽层和二氧化硅进行光刻形成两个蚀刻到N-型外延层内的凹槽，对凹槽进行硼注入，构成p－保护环；
步骤4：去除光刻胶构成的掩蔽层，对N-型外延层表面的二氧化硅和硼保护环上沉积一定厚度的二氧化硅层；
步骤5：在二氧化硅层上涂一层光刻胶，利用光刻胶将二氧化硅层腐蚀出至少两个开口，去掉光刻胶后，利用二氧化硅层对开口的限制对开口进一步进行深度腐蚀，使开口深入N-型外延层形成沟槽，在沟槽底部注入硼，形成沟槽底部的P区，具有沟槽的一端为二极管的有源区；
步骤6：对沟槽周围需要制备器件的区域进行基于光刻胶的有源区刻蚀，刻蚀后去除光刻胶，热生长一定厚度的二氧化硅构成栅氧化层；
步骤7：在栅氧化层上沉积一定厚度的掺杂多晶硅，将沟槽填平后，对多晶硅整体进行回刻，使有源区表面多晶硅的厚度达到标准要求；
步骤8：采用Poly光刻版进行光刻和显影，依次对两个沟槽之间进行多晶硅腐蚀和栅氧腐蚀构成凹槽，并沉积光刻胶以光刻胶作为掩蔽层对凹槽进行硼注入，形成pbody区，通过离子散射形成MOS沟道；
步骤9：沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入n型杂质形成N+区，然后利用光刻胶对N+区中心部位进行蚀刻，蚀刻深度大于N+区深入到MOS沟道，剩余的N+区构成NSD层，去除光刻胶；
步骤10：对pbody区和NSD层进行快速热处理，实现pbody区和NSD层的激活；
步骤11：对二极管正面包括有源区和二氧化硅层的全部表面整体进行金属化，构成金属引线；
步骤12：对衬底层进行研磨减薄，对减薄后的衬底层上溅射金属构成金属引线，完成功率二极管的制备。
本发明的有益效果是：本发明器件为硅材料器件，其可通过现有硅材料半导体集成电路生产工艺实现，而无需任何特殊加工工艺；不会引入特殊金属材料，与现有半导体生产工艺兼容；本发明通过沟槽下注入的p+(例如：硼)区域增强的器件反向耐压能力。器件加反向电压时，沟槽下p+耗尽区扩展并连接到一起，夹断了反向电流通道，提高了器件耐压；本发明正向工作时通过寄生的mosfet(金氧半场效晶体管)导电，减小器件正向开启电压。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述步骤11的金属化具体包括刻蚀二氧化硅层、溅射金属(例如铝或铝硅合金等)，并采用Metal光刻版刻蚀金属，形成金属引线。
进一步，所述步骤3中生长的二氧化硅厚度为100A～500A，并采用Pring光刻版进行光刻；
所述步骤4中的沉淀的二氧化硅层厚度为1000A～6000A，并对硼保护环进行高温推结。
进一步，所述步骤6中栅氧化层为厚度为20A～500A的二氧化硅；
所述步骤7中多晶硅的厚度为2000A～9000A，回刻后最终有源区表面多晶硅的厚度为800A～2000A。
进一步，所述衬底层可采用体硅、碳化硅、砷化镓、磷化铟或者锗硅等半导体材料制备。
进一步，所述步骤3中硼离子注入能量为50kev～80kev，剂量为1e13cm2～1e14cm2；所述步骤5中硼离子注入能量为30kev～80kev，剂量为1e12cm2～1e15cm2；所述步骤8中硼离子注入能量为30kev～60kev，剂量为1e12cm2～1e14cm2；所述步骤9中砷离子注入能量为20kev～50kev，剂量为1e15cm2～1e16cm2。
进一步，所述步骤5中沟槽深度为0.3um～2um，宽度为0.15um～0.5um。
附图说明
图1为本发明所述的一种功率二极管横截面结构图；
图2为本发明所述的一种功率二极管的制备方法流程图；
图3A～3I为本发明所述的一种功率二极管的制备工艺流程示意图。
附图中，各标号所代表的部件列表如下：
1、底层电极，2、衬底层，3、N-型外延层，4、顶部电极，5、沟槽，6、MOS沟道，7、NSD层，8、栅氧化层，9、多晶硅，10、P区。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本发明所述的一种功率二极管，其自下而上依次包括底层电极1、衬底层2、N-型外延层3和顶部电极4，顶部电极4为功率二极管的正极，底层电极1为功率二极管的负极；其中N-型外延层3上部横向间隔开设有至少两个沟槽5，两个相邻沟槽5之间的N-型外延层3与顶部电极4之间设有pbody区6；
所述pbody区6的横截面呈底部为弧线的“凹”形，其中“凹”形上部的两个凸起部分为pbody区的边缘，边缘靠内侧的部分为一定厚度的NSD层7，“凹”形向内凹陷的平面与顶部电极相接触，NSD层7的侧面与顶部电极4相接触；
所述沟槽5内表面均匀生长有栅氧化层8，所述栅氧化层8在沟槽顶部开口处横向向两侧延伸形成延伸段，延伸段的栅氧化层覆盖在N-外延层在沟槽与pbody区6之间的凸起部分和pbody区6的边缘上；沟槽内填充多晶硅9，多晶硅9的横截面呈“T”形，“T”形头高于N-型外延层3顶面，“T”形头的两肩横向宽度大于沟槽5的横向开口宽度，“T”形多晶硅9与pbody区6接近的一侧边缘与NSD层7的边缘纵向平齐。
所述凹槽5底部与N-外延层3的接触处还设有P区10，所述P区10横截面为半径大于沟槽5底部弧线半径的圆弧面。
所述P区10和pbody区6内部注入物为硼。
如图2所示，本发明所述的一种功率二极管的制备方法，具体包括以下步骤：
步骤1：采用N型硅片作为衬底层；
步骤2：根据器件的耐压需求，在衬底层上生长一定厚度及电阻率的N-型外延层；
步骤3：在N-型外延层表面先生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层，对掩蔽层和二氧化硅进行光刻形成两个蚀刻到N-型外延层内的凹槽，对凹槽进行硼注入，构成p－保护环；
步骤4：去除光刻胶构成的掩蔽层，对N-型外延层表面的二氧化硅和硼保护环上沉积一定厚度的二氧化硅层；
步骤5：在二氧化硅层上涂一层光刻胶，利用光刻胶将二氧化硅层腐蚀出至少两个开口，去掉光刻胶后，利用二氧化硅层对开口的限制对开口进一步进行深度腐蚀，使开口深入N-型外延层形成沟槽，在沟槽底部注入硼，形成沟槽底部的P区，具有沟槽的一端为二极管的有源区；
步骤6：对沟槽周围需要制备器件的区域进行基于光刻胶的有源区刻蚀，刻蚀后去除光刻胶，热生长一定厚度的二氧化硅构成栅氧化层；
步骤7：在栅氧化层上沉积一定厚度的掺杂多晶硅，将沟槽填平后，对多晶硅整体进行回刻，使有源区表面多晶硅的厚度达到标准要求；
步骤8：采用Poly光刻版进行光刻和显影，依次对两个沟槽之间进行多晶硅腐蚀和栅氧腐蚀构成凹槽，并沉积光刻胶以光刻胶作为掩蔽层对凹槽进行硼注入，形成pbody区，通过离子散射形成MOS沟道；
步骤9：沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入n型杂质形成N+区，然后利用光刻胶对N+区中心部位进行蚀刻，蚀刻深度大于N+区深入到MOS沟道，剩余的N+区构成NSD层，去除光刻胶；
步骤9：沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入n型杂质(如磷或砷等)形成N+区，然后利用光刻胶对N+区中心部位进行蚀刻，蚀刻深度大于N+区深入到MOS沟道，剩余的环形N+区构成NSD层，去除光刻胶；
步骤10：对pbody区和NSD层进行快速热处理，实现pbody区和NSD层的激活；
步骤11：对二极管正面包括有源区和二氧化硅层的全部表面整体进行金属化，构成金属引线；
步骤12：对衬底层进行研磨减薄，对减薄后的衬底层上溅射金属构成金属引线，完成功率二极管的制备。
所述步骤11的金属化具体包括刻蚀二氧化硅层、溅射金属(例如铝或铝硅合金等)，并采用Metal光刻版刻蚀金属，形成金属引线。
所述步骤3中生长的二氧化硅厚度为100A～500A，并采用Pring光刻版进行光刻；
所述步骤4中的沉淀的二氧化硅层厚度为1000A～6000A，并对硼保护环进行高温推结。
所述步骤6中栅氧化层为厚度为20A～500A的二氧化硅；
所述步骤7中多晶硅的厚度为2000A～9000A，回刻后最终有源区表面多晶硅的厚度为800A～2000A。
所述衬底层可采用体硅、碳化硅、砷化镓、磷化铟或者锗硅等半导体材料制备。
所述步骤3中硼离子注入能量为50kev～80kev，剂量为1e13cm2～1e14cm2；所述步骤5中硼离子注入能量为30kev～80kev，剂量为1e12cm2～1e15cm2；所述步骤8中硼离子注入能量为30kev～60kev，剂量为1e12cm2～1e14cm2；所述步骤9中砷离子注入能量为20kev～50kev，剂量为1e15cm2～1e16cm2。
所述步骤5中沟槽深度为0.3um～2um，宽度为0.15um～0.5um。
本发明所述的一种功率二极管的指标方法包括下列工艺步骤：
参见图3A：
步骤1：衬底硅片准备：采用N型硅衬底，其晶向为<100>；
步骤2：外延：根据器件耐压需求外延生长一定厚度及电阻率的N型层；
步骤3：制备Pring：在外延表面先长一层厚度为100A～500A的二氧化硅，采用Pring光刻版进行光刻，以光刻胶作为掩蔽层进行硼注入，形成Pring终端保护环；
参见图3B：
步骤4：高温推结：去除光刻胶后淀积厚度为1000A～6000A的二氧化硅层，并对Pring进行高温推结；
参见图3C:
步骤5：沟槽腐蚀：利用光刻胶将表面二氧化硅层腐蚀出开口，去胶后利用氧化层的阻挡进行沟槽腐蚀，腐蚀完后在沟槽底部做硼注入，形成沟槽底部的p区；
参见图3D：
步骤6：制备栅氧化层：在需要制作器件的区域采用Active光刻版进行有源区刻蚀，去除光刻胶后，热生长20A～500A二氧化硅层做为栅氧化层；
参见图3E：
步骤7：制备多晶硅栅极：在氧化层上淀积一层厚度2000A～9000A的掺杂多晶硅，然后进行多晶硅整体回刻，最终使有源区表面多晶硅厚度为800A～2000A；
参见图3F：
步骤8：制备Pbody：采用Poly光刻版进行光刻、显影，先后进行多晶硅腐蚀，栅氧腐蚀，以光刻胶作为掩蔽层进行硼注入，形成pbody区，通过离子散射形成MOS沟道；
参见图3G：
步骤9：制备NSD：利用光刻胶作为掩蔽层，注入n型杂质，例如磷或砷，形成N+区，然后利用光刻胶挖孔，孔深度超过N+注入区，形成NSD层，完成后去除光刻胶；
步骤10：注入激活：对前述掺杂层进行快速热处理，激活注入形成的pbody和N+区；
参见图3H:
步骤11：正面金属化：在整个器件上先后经过刻蚀氧化层、溅射金属(例如铝或铝硅合金)，并采用Metal光刻版刻蚀金属，形成金属引线；
参见图3I：
步骤12：背面减薄及金属化：对器件背面进行研磨减薄，之后溅射金属形成金属引线，完成功率二极管的制备。
本发明共采用5张光刻版，按照版号的顺序依次为Pring光刻版、trench光刻版、Active光刻版、Poly光刻版、Metal光刻版。
本发明进行的主要离子注入过程有：Pring硼注入，trench硼注入，Pbody硼注入，NSD磷注入。
本发明包括一次高温推结的热过程：高温推结热过程形成Pring保护环，并在此基础上生长一层氧化硅；一次快速热处理过程：在完成Pbody、NSD注入后进行，激活注入杂质，也可在每次注入后进行一次快速热处理。
本发明可以采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料制作；
本发明步骤4中氧化层淀积和无氧高温推结热过程合并为有氧高温推结热过程以节约成本。
相对传统器件，本发明优点对比如表1所示：
PN结整流管 肖特基整流管 本发明器件
正向电压 高 低 低
反向漏电流 低 高 低
击穿电压范围 高 中 高
浪涌可靠性 高 低 高
耐热性 高 低 高
开关速度,(1/trr) 低 高 高
表1本发明与传统器件性能对比
本发明独一无二的将两种传统整流器的优点整合到一起。该技术的主要特点有：
1.极低的导通损耗(即使是高压器件，工作在大电流情况下)。
2.低的漏电流(即使是较大电流的器件，工作在高温情况下)。
3.宽动态工作范围。
4.相对于肖特基器件，具有强抗浪涌特性。
5.具有极高的可靠性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种功率二极管，其自下而上依次包括底层电极(1)、衬底层(2)、N-型外延层(3)和顶部电极(4)，顶部电极(4)为功率二极管的正极，底层电极(1)为功率二极管的负极；其特征在于，其中N-型外延层(3)上部横向间隔开设有至少两个沟槽(5)，两个相邻沟槽(5)之间的N-型外延层(3)与顶部电极(4)之间设有pbody区(6)；
所述pbody区(6)的横截面呈底部为弧线的“凹”形，其中“凹”形上部的两个凸起部分为pbody区(6)的边缘，边缘靠内侧的部分为一定厚度的NSD层(7)，“凹”形向内凹陷的平面与顶部电极相接触，NSD层(7)的侧面与顶部电极(4)相接触；
所述沟槽(5)内表面均匀生长有栅氧化层(8)，所述栅氧化层(8)在沟槽顶部开口处横向向两侧延伸形成延伸段，延伸段的栅氧化层(8)覆盖在N-外延层(3)在沟槽(5)与pbody区(6)之间的凸起部分，沟槽(5)内填充多晶硅(9)，多晶硅(9)的横截面呈“T”形，“T”形头高于N-型外延层(3)顶面，“T”形头的两肩横向宽度大于沟槽(5)的横向开口宽度，“T”形与pbody区(6)接近的一侧边缘与NSD层(7)的边缘纵向平齐。
2.根据权利要求1所述的一种功率二极管，其特征在于，所述凹槽(5)底部与N-外延层(3)的接触处还设有P区(10)，所述P区(10)横截面为半径大于沟槽底部弧线半径的圆弧面。
3.根据权利要求1或2所述的一种功率二极管，其特征在于，所述P区和pbody区内部注入物为硼。
4.一种功率二极管的制备方法，其特征在于，具体包括以下步骤：
步骤1：采用N型硅片作为衬底层；
步骤2：根据器件的耐压需求，在衬底层上生长一定厚度及电阻率的N-型外延层；
步骤3：在N-型外延层表面先生长一层二氧化硅，在二氧化硅上涂一层光刻胶构成掩蔽层，对掩蔽层和二氧化硅进行光刻形成两个蚀刻到N-型外延层内的凹槽，对凹槽进行硼注入，构成p－保护环；
步骤4：去除光刻胶构成的掩蔽层，对N-型外延层表面的二氧化硅和硼保护环上沉积一定厚度的二氧化硅层；
步骤5：在二氧化硅层上涂一层光刻胶，利用光刻胶将二氧化硅层腐蚀出至少两个开口，去掉光刻胶后，利用二氧化硅层对开口的限制对开口进一步进行深度腐蚀，使开口深入N-型外延层形成沟槽，在沟槽底部注入硼，形成沟槽底部的P区，具有沟槽的一端为二极管的有源区；
步骤6：对沟槽周围需要制备器件的区域进行基于光刻胶的有源区刻蚀，刻蚀后去除光刻胶，热生长一定厚度的二氧化硅构成栅氧化层；
步骤7：在栅氧化层上沉积一定厚度的掺杂多晶硅，将沟槽填平后，对多晶硅整体进行回刻，使有源区表面多晶硅的厚度达到标准要求；
步骤8：采用Poly光刻版进行光刻和显影，依次对两个沟槽之间进行多晶硅腐蚀和栅氧腐蚀构成凹槽，并沉积光刻胶以光刻胶作为掩蔽层对凹槽进行硼注入，形成pbody区，通过离子散射形成MOS沟道；
步骤9：沉积光刻胶，以光刻胶为掩蔽对MOS沟道上表面注入n型杂质形成N+区，然后利用光刻胶对N+区中心部位进行蚀刻，蚀刻深度大于N+区深入到MOS沟道，剩余的N+区构成NSD层，去除光刻胶；
步骤10：对pbody区和NSD层进行快速热处理，实现pbody区和NSD层的激活；
步骤11：对二极管正面包括有源区和二氧化硅层的全部表面整体进行金属化，构成金属电极引线；
步骤12：对衬底层进行研磨减薄，对减薄后的衬底层上溅射金属构成金属电极引线，完成功率二极管的制备。
5.根据权利要求4所述的一种功率二极管的制备方法，其特征在于，所述步骤11的金属化具体包括刻蚀二氧化硅层、溅射金属，并采用Metal光刻版刻蚀金属，形成金属引线。
6.根据权利要求5所述的一种功率二极管的制备方法，其特征在于，所述步骤3中生长的二氧化硅厚度为100A～500A，并采用Pring光刻版进行光刻；
所述步骤4中的沉淀的二氧化硅层厚度为1000A～6000A，并对硼保护环进行高温推结。
7.根据权利要求6所述的一种功率二极管的制备方法，其特征在于，所述步骤6中栅氧化层为厚度为20A～500A的二氧化硅；
所述步骤7中多晶硅的厚度为2000A～9000A，回刻后最终有源区表面多晶硅的厚度为800A～2000A。
8.根据权利要求7所述的一种功率二极管的制备方法，其特征在于，所述衬底层可采用体硅、碳化硅、砷化镓、磷化铟或者锗硅半导体材料制备。
9.根据权利要求8所述的一种功率二极管的制备方法，其特征在于，所述步骤3中硼离子注入能量为50kev～80kev，剂量为1e13cm2～1e14cm2；所述步骤5中硼离子注入能量为30kev～80kev，剂量为1e12cm2～1e15cm2；所述步骤8中硼离子注入能量为30kev～60kev，剂量为1e12cm2～1e14cm2；所述步骤9中砷离子注入能量为20kev～50kev，剂量为1e15cm2～1e16cm2。
10.根据权利要求4-9任一项所述的一种功率二极管的制备方法，其特征在于，所述步骤5中沟槽深度为0.3um～2um，宽度为0.15um～0.5um。
CN201410243184.4A 2014-06-03 2014-06-03 一种功率二极管的制备方法 Active CN104051546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410243184.4A CN104051546B (zh) 2014-06-03 2014-06-03 一种功率二极管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410243184.4A CN104051546B (zh) 2014-06-03 2014-06-03 一种功率二极管的制备方法

Publications (2)

Publication Number Publication Date
CN104051546A true CN104051546A (zh) 2014-09-17
CN104051546B CN104051546B (zh) 2017-05-17

Family

ID=51504161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410243184.4A Active CN104051546B (zh) 2014-06-03 2014-06-03 一种功率二极管的制备方法

Country Status (1)

Country Link
CN (1) CN104051546B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784006A (zh) * 2016-12-26 2017-05-31 东莞市联洲知识产权运营管理有限公司 一种沟槽式超势垒整流器件及其制造方法
CN106784071A (zh) * 2016-12-07 2017-05-31 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
CN111081786A (zh) * 2019-12-24 2020-04-28 中国电子科技集团公司第十八研究所 一种平面串联耐高压二极管及其制备方法
CN115223867A (zh) * 2022-07-18 2022-10-21 无锡市查奥微电子科技有限公司 提高表面注入浓度的碳化硅结势垒肖特基二极管的制造工艺
CN115274840A (zh) * 2022-09-29 2022-11-01 深圳芯能半导体技术有限公司 一种rc-igbt器件结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078714A1 (en) * 2008-10-01 2010-04-01 Niko Semiconductor Co., Ltd. Trench metal oxide-semiconductor transistor and fabrication method thereof
CN102544100A (zh) * 2010-12-14 2012-07-04 万国半导体股份有限公司 带有集成二极管的自对准沟槽mosfet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078714A1 (en) * 2008-10-01 2010-04-01 Niko Semiconductor Co., Ltd. Trench metal oxide-semiconductor transistor and fabrication method thereof
CN102544100A (zh) * 2010-12-14 2012-07-04 万国半导体股份有限公司 带有集成二极管的自对准沟槽mosfet

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784071A (zh) * 2016-12-07 2017-05-31 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
CN106784006A (zh) * 2016-12-26 2017-05-31 东莞市联洲知识产权运营管理有限公司 一种沟槽式超势垒整流器件及其制造方法
CN111081786A (zh) * 2019-12-24 2020-04-28 中国电子科技集团公司第十八研究所 一种平面串联耐高压二极管及其制备方法
CN111081786B (zh) * 2019-12-24 2023-09-29 中国电子科技集团公司第十八研究所 一种平面串联耐高压二极管及其制备方法
CN115223867A (zh) * 2022-07-18 2022-10-21 无锡市查奥微电子科技有限公司 提高表面注入浓度的碳化硅结势垒肖特基二极管的制造工艺
CN115223867B (zh) * 2022-07-18 2023-11-07 无锡市查奥微电子科技有限公司 提高表面注入浓度的碳化硅结势垒肖特基二极管的制造工艺
CN115274840A (zh) * 2022-09-29 2022-11-01 深圳芯能半导体技术有限公司 一种rc-igbt器件结构及其制备方法

Also Published As

Publication number Publication date
CN104051546B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US10177221B2 (en) Integrated Schottky diode in high voltage semiconductor device
US8829614B2 (en) Integrated Schottky diode in high voltage semiconductor device
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
CN108807504B (zh) 碳化硅mosfet器件及其制造方法
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
CN111164762B (zh) 肖特基二极管与mosfet的集成
US20140138737A1 (en) High voltage mosfet diode reverse recovery by minimizing p-body charges
CN104051546A (zh) 一种功率二极管及其制备方法
CN109119463B (zh) 一种横向沟槽型mosfet器件及其制备方法
CN107425068B (zh) 一种碳化硅Trench MOS器件及其制作方法
CN102544114A (zh) 一种积累型槽栅二极管
TWI470802B (zh) 溝槽式金氧半導體電晶體元件及其製造方法
CN101859703B (zh) 低开启电压二极管的制备方法
CN114664942A (zh) Rc igbt以及生产rc igbt的方法
CN102593154A (zh) 一种具有p型埋层结构的槽栅二极管
CN105895671A (zh) 超低功耗半导体功率器件及制备方法
CN109148566B (zh) 碳化硅mosfet器件及其制造方法
CN102709317A (zh) 一种低开启电压二极管
CN103337523B (zh) 一种斜沟槽超势垒整流器件及其制造方法
CN205564758U (zh) 超低功耗半导体功率器件
KR101737966B1 (ko) 헤테로 터널링 접합을 이용한 반도체 소자 및 그 제조 방법
CN109037356B (zh) 一种高耐压的碳化硅肖特基二极管及其制造方法
CN103325846B (zh) 一种斜沟槽肖特基势垒整流器件的制造方法
CN210607276U (zh) 一种基于肖特基结构的沟槽式功率器件
CN112018162B (zh) 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170720

Address after: 207, A10 building, room 777, building West Road, Binhu District, Jiangsu, Wuxi 214000, China

Patentee after: Wuxi orange Microelectronics Technology Co., Ltd.

Address before: 214000 Jiangsu province Binhu District of Wuxi city Jing Yi Road No. 16 -9

Patentee before: Wuxi Xin Zhilong Electronic Science and Technology Co., Ltd.

TR01 Transfer of patent right