CN103325846B - 一种斜沟槽肖特基势垒整流器件的制造方法 - Google Patents

Abstract

本发明公开了一种可提高反向击穿电压的斜沟槽肖特基势垒整流器件，包括：半导体基板，半导体基板的上部为第一导电类型漂移区，其表面为第一主面，半导体基板下部为第一导电类型衬底，其表面为第二主面；所述的第一主面上设置有至少一个斜沟槽，斜沟槽延伸进入到第一导电类型漂移区，斜沟槽周围设置有第二导电类型杂质注入区，斜沟槽的表面覆盖有绝缘栅氧化层，斜沟槽内填充有导电多晶硅，第一主面上淀积第一金属层，第二主面上淀积第二金属层。本发明还公开了一种上述肖特基势垒整流器件的制造方法。本发明可以在较小的反偏电压下即可形成耗尽层的夹断，从而大大提高了所述整流器件的反向击穿电压。

Description

一种斜沟槽肖特基势垒整流器件的制造方法

技术领域

本发明涉及到一种半导体分立器件及其制造方法，尤其涉及到一种肖特基势垒整流器件及其制造方法。

背景技术

肖特基势垒整流器是一种低功耗、大电流、超高速半导体器件，以金属层为正极，以半导体衬底为负极，利用两者接触面上形成的势垒具有整流特性而制成。由于其反向恢复时间(Trr)短，正向导通压降低，整流电流大等诸多优点，已被广泛使用于开关电源、变频器、驱动器上。

美国专利US2004/0007723A1公开了一种沟槽肖特基势垒整流器件，其结构如图1所示，包括：N型掺杂的半导体衬底10，位于半导体衬底10以内的沟槽，位于沟槽侧壁和底部表面的氧化层11，位于氧化层11上的多晶硅12，多晶硅12填充满所述沟槽，位于半导体衬底10和多晶硅12表面的金属层20，金属层20和多晶硅12欧姆接触，所述金属层20连接肖特基整流器件的正极，所述衬底10连接肖特基整流器件的负极。

其原理为：在施加反向偏压时，底部和金属层20相接触的半导体衬底10内会形成耗尽层15，当反向偏压提高，耗尽层15的宽度大于相邻两沟槽的距离时，器件被反向夹断，由于此夹断的耗尽层存在，此种方法形成的器件相比传统平面接触肖特基势垒整流器反向耐压更高，反向漏电流较小。

美国专利US2004/0007723A1所述的肖特基势垒整流器件，从前面其原理来看，只有当相邻两沟槽之间的距离小于两沟槽之间耗尽层宽度时，器件才开始夹断，只有当相邻两个沟槽之间的耗尽层有效夹断，才能很好地起到耐高反向电压的作用，为了保证整流器件的高反向击穿电压，相邻两沟槽距离要适当做小，但当相邻两沟槽之间的距离太小时，会影响金属电极20和衬底10的肖特基接触面积，使导通区域变窄，正向导通压降变大；此外，不施加偏压时相邻沟槽之间不具有耗尽层，相邻两沟槽距离较大时，如需用耗尽层将相邻两沟槽夹断，需要较大的反偏电压，往往相邻沟槽之间尚未夹断就已击穿，从而影响了器件反向电压的提高。

此外，美国专利US2004/0007723A1使用沟槽耗尽层夹断，而沟槽的间距以及宽度由掩膜版确定，一旦掩膜版确定后，沟槽的间距以及宽度在后续的工艺制程中也无法改变，众所周知，在现代功率器件工艺制程中，一套光刻版在工艺步骤兼容的条件下可以制造不同电压的多种产品，而对于沟槽型肖特基整流器件，沟槽的间距和宽度会随不同电压而调节，固定的沟槽间距使产品设计制造的灵活性变差。

发明内容

本发明所要解决的技术问题是：提供一种可以提高反向击穿电压的斜沟槽肖特基势垒整流器件。

为解决上述技术问题，本发明采用的技术方案为：一种斜沟槽肖特基势垒整流器件，包括：半导体基板，半导体基板下部为重掺杂的第一导电类型衬底，上部为轻掺杂的第一导电类型漂移区，半导体基板的上表面为第一主面，半导体基板的下表面为第二主面；所述的第一主面上设置有至少一个斜沟槽，斜沟槽延伸进入到第一导电类型漂移区，斜沟槽周围设置有第二导电类型杂质注入区，斜沟槽的表面覆盖有绝缘栅氧化层，斜沟槽内填充有导电多晶硅，第一主面上淀积第一金属层作为第一电极，第一电极与斜沟槽内的导电多晶硅欧姆接触，并且与第一导电类型漂移区、第二导电类型杂质注入区肖特基接触，第二主面上淀积第二金属层作为第二电极，第二电极与第二主面欧姆接触。

所述第一金属层上设有阳极端。所述第二金属层上设有阴极端。

本发明所要解决的技术问题是：提供一种可以提高反向击穿电压和产品设计的灵活性的肖特基势垒整流器件的制造方法。

为解决上述技术问题，本发明所采用的技术方案为：一种肖特基势垒整流器件的制造方法，其步骤为：

a、在第一导电类型衬底上生长第一导电类型外延层，形成本发明所述的半导体基板；

b、在第一主面上通过淀积的方式生长硬掩膜层；

c、选择性地掩蔽和刻蚀硬掩膜层，在第一主面上形成沟槽刻蚀区；

d、在第一主面的沟槽刻蚀区上刻蚀，形成斜沟槽；

e、在斜沟槽表面上生长牺牲氧化层，然后，在第一主面上注入第二导电类型杂质，形成所述第二导电类型杂质注入区；

f、去除第一主面上的硬掩膜层和斜沟槽表面上的牺牲氧化层；

g、在斜沟槽表面和第一主面上生长绝缘栅氧化层；

h、淀积并刻蚀导电多晶硅，使得在斜沟槽内充满导电多晶硅；

i、去除第一主面上的绝缘栅氧化层；

j、在第一主面上淀积第一金属层，作为第一电极；

k、在第二主面上淀积第二金属层，作为第二电极。

本发明的有益效果是：由于本发明中两两相邻斜沟槽之间存在着第二导电类型杂质注入区，使得对应耗尽层的间距小于相邻沟槽的间距，这样，在较小的反偏电压下即可形成耗尽层的夹断，避免了器件提前击穿的风险，从而在不增加正向导通压降的前提下，大大提高了所述整流器件的反向耐压水平(反向击穿电压)。此外，由于本发明把沟槽做成倾斜的结构，然后，在沟槽的周围注入第二导电类型杂质，第二导电类型杂质的注入剂量和能量可以在后续的工艺制程中随时调节，而不局限于光刻版上定义的尺寸，从而可以制造出不同电压的多种产品，增加了整流器件设计制造的灵活性。

附图说明

图1是本背景技术中所述的沟槽肖特基势垒整流器件的结构示意图。

图1中的附图标记：10、半导体衬底，11、氧化层，12、多晶硅，15、耗尽层，20、金属层。

图2是本发明所述的斜沟槽肖特基势垒整流器件的结构示意图。

图3至图13是本发明所述的肖特基势垒整流器件的制造方法的示意图。

图2至图13中的附图标记为：1、N型衬底，2、N型外延层，3、绝缘栅氧化层，4、导电多晶硅，6、P型注入区，7、第一金属层，8、第二金属层，11、硬掩膜层，12、光刻胶，13、斜沟槽，14、牺牲氧化层。

具体实施方式

下面结合附图，以N型斜沟槽肖特基势垒整流器件为例详细描述本发明的具体实施方案：

如图2所示，一种斜沟槽肖特基势垒整流器件，包括：半导体基板，半导体基板的下部为重掺杂的N型衬底1，上部为轻掺杂的第一导电类型漂移区即N型外延层2，半导体基板的上表面为第一主面，半导体基板的下表面为第二主面；所述的第一主面上设置有至少一个斜沟槽13——参见图6所示，所有斜沟槽13延伸进入到第一导电类型漂移区，所有斜沟槽13周围均分别设置有P型杂质注入区6，所有斜沟槽13的表面均覆盖有绝缘栅氧化层3，所有斜沟槽13内均填充有导电多晶硅4，导电多晶硅4和P型注入区6由绝缘栅氧化层3电性隔离；第一主面上淀积第一金属层7作为第一电极，第一电极与斜沟槽13内的导电多晶硅4欧姆接触，并且与N型外延层2、P型注入区6肖特基接触，第二主面上淀积第二金属层8作为第二电极，第二电极与第二主面欧姆接触。在实际应用时，所述的第一金属层7上设有阳极端，所述的第二金属层8上设有阴极端。

本发明所述的斜沟槽肖特基势垒整流器件当然也包括P型斜沟槽肖特基势垒整流器件，制作时，只需将上述的N型斜沟槽肖特基势垒整流器件的N型衬底1换成P型衬底、N型外延层2换成P型外延层、P型注入区6换成N型注入区即可。

接下来，结合附图2至13，以N型斜沟槽肖特基势垒整流器件为例详细描述本发明所述的斜沟槽肖特基势垒整流器件的制造方法，其步骤为：

a、在重掺杂的的N型衬底1上生长轻掺杂的N型外延层2，形成本发明所述的半导体基板——参见图2至图13所示；

b、在第一主面上通过淀积的方式生长硬掩膜层11——参见图3所示；

c、在硬掩膜层11上用光刻胶12选择性地掩蔽和刻蚀硬掩膜层11——参见图4所示，在第一主面上形成沟槽刻蚀区——参见图5所示；

d、在第一主面的沟槽刻蚀区上刻蚀，形成斜沟槽13——参见图6所示；

e、在斜沟槽13表面上生长牺牲氧化层14——参见图7所示，然后，在第一主面上注入P型杂质，形成P型注入区6——参见图8所示；

f、去除第一主面上的硬掩膜层11和斜沟槽13表面上的牺牲氧化层14，去除后的结构参见图9所示；

g、在斜沟槽13表面和第一主面上生长绝缘栅氧化层3——参见图10所示；

h、淀积并刻蚀导电多晶硅4，使得在斜沟槽13内充满导电多晶硅4——参见图11所示；

i、去除第一主面上的绝缘栅氧化层3——参见图12所示；

j、在第一主面上淀积第一金属层7，作为第一电极——参见图13所示；

k、在第二主面上淀积第二金属层8，作为第二电极——参见图2所示；

实际应用时，第一金属层7和第二金属层8分别引出管脚，作为该斜沟槽肖特基势垒整流器件的阳极和阴极。

下面以N型斜沟槽肖特基势垒整流器件为例，详细描述本发明所述的斜沟槽肖特基势垒整流器件的工作原理：施加正向偏压时，第一金属层7和N型外延层2以及P型注入层6形成肖特基势垒，电流由该势垒通道流通；施加反向偏压时，位于底部的第二金属层8与导电多晶硅4之间形成电势差，P型注入区周围会形成耗尽层，当反偏电压升高，使耗尽层宽度大于相邻两个P型注入区之间距离时，该整流器件被反向夹断，使得整个整流器件处于截止状态。

Claims (1)

1.  一种斜沟槽肖特基势垒整流器件的制造方法，其步骤为：

a、在第一导电类型衬底上生长第一导电类型外延层，形成半导体基板，该半导体基板的下部为重掺杂的第一导电类型衬底，上部为轻掺杂的第一导电类型漂移区，半导体基板的上表面为第一主面，半导体基板的下表面为第二主面；

b、在第一主面上生长硬掩膜层；

c、选择性地掩蔽和刻蚀硬掩膜层，在第一主面上形成沟槽刻蚀区；

d、在第一主面的沟槽刻蚀区上刻蚀，形成斜沟槽；

e、在斜沟槽表面上生长牺牲氧化层，然后，在第一主面上注入第二导电类型杂质，形成所述第二导电类型杂质注入区；

f、去除第一主面上的硬掩膜层和斜沟槽表面上的牺牲氧化层；

    g、在斜沟槽表面和第一主面上生长绝缘栅氧化层；

h、淀积并刻蚀导电多晶硅，使得在斜沟槽内充满导电多晶硅；

    i、去除第一主面上的绝缘栅氧化层；

    j、在第一主面上淀积第一金属层，作为第一电极；

k、在第二主面上淀积第二金属层，作为第二电极。