CN105655402A - 低压超结mosfet终端结构及其制造方法 - Google Patents
低压超结mosfet终端结构及其制造方法 Download PDFInfo
- Publication number
- CN105655402A CN105655402A CN201610196091.XA CN201610196091A CN105655402A CN 105655402 A CN105655402 A CN 105655402A CN 201610196091 A CN201610196091 A CN 201610196091A CN 105655402 A CN105655402 A CN 105655402A
- Authority
- CN
- China
- Prior art keywords
- deep trench
- terminal structure
- active area
- polysilicon
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title abstract description 5
- 230000005669 field effect Effects 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000005260 corrosion Methods 0.000 claims description 18
- 230000007797 corrosion Effects 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种低压超结MOSFET终端结构，包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。本发明能够保持终端击穿电压不变的前提下，减少器件生产中的光罩数量，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低器件生产成本。
Description
技术领域
本发明属于属于半导体功率器件技术领域，具体涉及一种低压超结MOSFET终端结构及其制造方法。
背景技术
对于传统的功率MOSFET器件，器件导通电阻(Ron)与源漏击穿电压存在一定的折衷关系（Ron∝BV2 . 5），长久以来限制了功率MOSFET器件的发展。低压超结
MOSFET 利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得较低的导通电阻，打破了传统功率MOSFET的理论硅极限。然而由于器件终端电场相对集中，使得其击穿电压比较低，所以一个好的终端设计对于功率器件不可或缺。
器件的市场竞争力除了器件自身良好的电性能参数外，还取决于自身制造成本。降低单个器件成本可以从两个方便着手，一是通过优化设计，不断增加单个硅片上面的器件数量；二是降低硅片的工艺成本，而工艺成本主要取决于流片工艺中的光刻版数量。
目前现有的低压超结MOSFET在生产制造时，在场氧化层回刻时会采用场氧化层光刻工艺以保留终端隔离环区域表面的场氧化层，用以作为p 阱注入时的掩蔽层，只刻蚀掉有源区及截止环区上方的场氧化层，在p阱注入之后会形成p-n结作为终端的截止环，此种方法在刻蚀场氧化层时需要使用光刻版。
发明内容
有鉴于此，本发明的主要目的在于提供一种低压超结MOSFET终端结构及其制造方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种低压超结MOSFET终端结构，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。
上述方案中，所述终端深沟槽之间的间距为1um及以上。
上述方案中，所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上。
上述方案中，所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。
本发明实施例还提供一种低压超结MOSFET终端结构的制造方法，该方法通过以下步骤实现：
步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成深沟槽，所述深沟槽包括有源区深沟槽与终端区深沟槽，所述终端区深沟槽包围有源区深沟槽；
步骤三：通过湿法热氧化工艺在所述深沟槽底部和侧壁生长场氧化层；
步骤四：通过多晶硅淀积工艺进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；
步骤六：通过干法加湿法腐蚀工艺去除表面场氧化层；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使所述有源区深沟槽上方得到两个互相连接的浅沟槽，所述终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；
步骤九：第二次多晶硅淀积；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；
步骤十一：P-BODY注入，形成P阱；
步骤十二：N+注入，形成器件源极；
步骤十三：介质层淀积，接触孔光刻及孔腐蚀；
步骤十四：完成接触孔钨填充，和表面金属工艺形成器件正面结构；
步骤十五：最后完成背面金属工艺，形成器件漏端，完成低压超结MOSFET终端结构。
上述方案中，所述步骤六具体为：
步骤一：场氧化层腐蚀工艺采用氧化层干法腐蚀工艺与湿法腐蚀工艺共同完成，先干法腐蚀剩余1000±200Å厚度的氧化层，然后采用湿法腐蚀将剩余氧化层全部剥除；
步骤二：场氧化层腐蚀完成后氧化层向深沟槽内凹陷不大于500Å。
与现有技术相比，本发明的有益效果：
本发明能够保持终端击穿电压不变的前提下，减少器件生产中的光罩数量，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低器件生产成本。
附图说明
图1为本发明器件的截面图；
图2为本发明步骤一的示意图；
图3为本发明步骤二的示意图；
图4为本发明步骤三的示意图；
图5为本发明步骤四的示意图；
图6为本发明步骤五的示意图；
图7为本发明步骤六的示意图；
图8为本发明步骤七的示意图；
图9为本发明步骤八的示意图；
图10为本发明步骤九的示意图；
图11为本发明步骤十的示意图；
图12为本发明步骤十一的示意图；
图13为本发明步骤十二的示意图；
图14为本发明步骤十三的示意图；
图15为本发明步骤十四的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种低压超结MOSFET终端结构，如图1所示，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；本发明采用深沟槽结构替代了传统的p-n结做终端区的截止环，这样P-阱注入可以进行普注，不再需要场氧作掩蔽层，因此在场氧化层回刻时不需要额外的光刻版。在所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。
考虑到工艺实现问题，作为本发明的一种优选方案：
所述终端深沟槽之间的间距为1um及以上；
所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上；
所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。
本发明实施例提供一种低压超结MOSFET终端结构的制造方法，如图1-15所示，该方法通过以下步骤实现：
步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层，如图2所示；
步骤二：在n型外延上通过光刻、干法腐蚀形成深沟槽，所述深沟槽包括有源区深沟槽与终端区深沟槽，所述终端区深沟槽包围有源区深沟槽，如图3所示；
步骤三：通过湿法热氧化工艺在所述深沟槽底部和侧壁生长场氧化层，如图4所示；
步骤四：通过多晶硅淀积工艺进行第一次多晶硅淀积，如图5所示；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平，如图6所示；
步骤六：通过干法加湿法腐蚀工艺去除表面场氧化层，如图7所示；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使所述有源区深沟槽上方得到两个互相连接的浅沟槽，所述终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻，如图8所示；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧，如图9所示；
步骤九：第二次多晶硅淀积，如图10所示；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，如图11所示；
步骤十一：P-BODY注入，形成P阱，如图12所示；
步骤十二：N+注入，形成器件源极，如图13所示；
步骤十三：介质层淀积，接触孔光刻及孔腐蚀，如图14所示；
步骤十四：完成接触孔钨填充，和表面金属工艺形成器件正面结构，如图15所示；
步骤十五：最后完成背面金属工艺，形成器件漏端，完成低压超结MOSFET终端结构，如图1所示。
采用本发明所述的功率MOSFET 的沟槽终端结构及制造方法，利用与有源区同时制作的深沟槽做隔离环与截止环，在场氧化层回刻时不需要光刻版对隔离环与截止环表面的场氧进行掩蔽，有源区与终端区表面的场氧全部回刻，如图7所示，此方法在不影响器件特性的前提下简化了工艺，节约了制造成本。
所述步骤六具体为：
步骤一：场氧化层腐蚀工艺采用氧化层干法腐蚀工艺与湿法腐蚀工艺共同完成，先干法腐蚀剩余1000±200Å厚度左右的氧化层，然后采用湿法腐蚀将剩余氧化层全部剥除；
步骤二：场氧化层腐蚀完成后氧化层向深沟槽内凹陷不大于500A。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (6)
1.一种低压超结MOSFET终端结构，其特征在于，该终端结构包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。
2.根据权利要求1所述的低压超结MOSFET终端结构，其特征在于：所述终端深沟槽之间的间距为1um及以上。
3.根据权利要求1或2所述的低压超结MOSFET终端结构，其特征在于：所述隔离环与截止环相互靠近的两条深沟槽间距在5um及以上。
4.根据权利要求3所述的低压超结MOSFET终端结构，其特征在于：所述终端区深沟槽的宽度等于或大于所述有源区深沟槽的宽度。
5.一种低压超结MOSFET终端结构的制造方法，其特征在于，该方法通过以下步骤实现：
步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成深沟槽，所述深沟槽包括有源区深沟槽与终端区深沟槽，所述终端区深沟槽包围有源区深沟槽；
步骤三：通过湿法热氧化工艺在所述深沟槽底部和侧壁生长场氧化层；
步骤四：通过多晶硅淀积工艺进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，刻蚀至多晶硅与外延层上表面齐平；
步骤六：通过干法加湿法腐蚀工艺去除表面场氧化层；
步骤七：通过光刻、多晶硅刻蚀及湿法腐蚀工艺对有源区深沟槽内的第一多晶硅及场氧化层先后进行回刻，使所述有源区深沟槽上方得到两个互相连接的浅沟槽，所述终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤八：经过干法热氧化工艺生长栅氧化层，形成MOSFET器件栅氧；
步骤九：第二次多晶硅淀积；
步骤十：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；
步骤十一：P-BODY注入，形成P阱；
步骤十二：N+注入，形成器件源极；
步骤十三：介质层淀积，接触孔光刻及孔腐蚀；
步骤十四：完成接触孔钨填充，和表面金属工艺形成器件正面结构；
步骤十五：最后完成背面金属工艺，形成器件漏端，完成低压超结MOSFET终端结构。
6.根据权利要求5所述的低压超结MOSFET终端结构的制造方法，其特征在于：所述步骤六具体为：
步骤一：场氧化层腐蚀工艺采用氧化层干法腐蚀工艺与湿法腐蚀工艺共同完成，先干法腐蚀剩余1000±200Å厚度的氧化层，然后采用湿法腐蚀将剩余氧化层全部剥除；
步骤二：场氧化层腐蚀完成后氧化层向深沟槽内凹陷不大于500Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610196091.XA CN105655402B (zh) | 2016-03-31 | 2016-03-31 | 低压超结mosfet终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610196091.XA CN105655402B (zh) | 2016-03-31 | 2016-03-31 | 低压超结mosfet终端结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105655402A true CN105655402A (zh) | 2016-06-08 |
| CN105655402B CN105655402B (zh) | 2019-11-19 |
Family
ID=56496724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610196091.XA Active CN105655402B (zh) | 2016-03-31 | 2016-03-31 | 低压超结mosfet终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105655402B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206322A (zh) * | 2016-08-30 | 2016-12-07 | 西安龙腾新能源科技发展有限公司 | 自对准低压超结mofet的制造方法 |
| CN106898555A (zh) * | 2017-03-21 | 2017-06-27 | 西安龙腾新能源科技发展有限公司 | 具有软反向恢复特性的sj‑mos结构及其制造方法 |
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN111146271A (zh) * | 2019-12-20 | 2020-05-12 | 北京时代民芯科技有限公司 | 一种带有终端结构的超结mosfet结构及制备方法 |
| CN113471279A (zh) * | 2021-06-29 | 2021-10-01 | 无锡新洁能股份有限公司 | 降低导通电阻的功率晶体管结构及制造方法 |
| CN113782613A (zh) * | 2021-09-29 | 2021-12-10 | 捷捷微电(无锡)科技有限公司 | 一种新型分离栅mosfet器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208414A (zh) * | 2010-03-31 | 2011-10-05 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN103824883A (zh) * | 2012-11-19 | 2014-05-28 | 比亚迪股份有限公司 | 一种具有终端耐压结构的沟槽mosfet的及其制造方法 |
| CN104241386A (zh) * | 2014-09-25 | 2014-12-24 | 无锡新洁能股份有限公司 | 具有低特征导通电阻的功率mosfet器件及其制造方法 |
| CN205488142U (zh) * | 2016-03-31 | 2016-08-17 | 西安龙腾新能源科技发展有限公司 | 一种低压超结mosfet终端结构 |
-
2016
- 2016-03-31 CN CN201610196091.XA patent/CN105655402B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208414A (zh) * | 2010-03-31 | 2011-10-05 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN103824883A (zh) * | 2012-11-19 | 2014-05-28 | 比亚迪股份有限公司 | 一种具有终端耐压结构的沟槽mosfet的及其制造方法 |
| CN104241386A (zh) * | 2014-09-25 | 2014-12-24 | 无锡新洁能股份有限公司 | 具有低特征导通电阻的功率mosfet器件及其制造方法 |
| CN205488142U (zh) * | 2016-03-31 | 2016-08-17 | 西安龙腾新能源科技发展有限公司 | 一种低压超结mosfet终端结构 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206322A (zh) * | 2016-08-30 | 2016-12-07 | 西安龙腾新能源科技发展有限公司 | 自对准低压超结mofet的制造方法 |
| CN106206322B (zh) * | 2016-08-30 | 2019-06-21 | 西安龙腾新能源科技发展有限公司 | 自对准低压超结mosfet的制造方法 |
| CN106898555A (zh) * | 2017-03-21 | 2017-06-27 | 西安龙腾新能源科技发展有限公司 | 具有软反向恢复特性的sj‑mos结构及其制造方法 |
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN111146271A (zh) * | 2019-12-20 | 2020-05-12 | 北京时代民芯科技有限公司 | 一种带有终端结构的超结mosfet结构及制备方法 |
| CN113471279A (zh) * | 2021-06-29 | 2021-10-01 | 无锡新洁能股份有限公司 | 降低导通电阻的功率晶体管结构及制造方法 |
| CN113471279B (zh) * | 2021-06-29 | 2022-06-28 | 无锡新洁能股份有限公司 | 降低导通电阻的功率晶体管结构 |
| CN113782613A (zh) * | 2021-09-29 | 2021-12-10 | 捷捷微电(无锡)科技有限公司 | 一种新型分离栅mosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105655402B (zh) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| US20200020798A1 (en) | Power mosfet with an integrated pseudo-schottky diode in source contact trench | |
| CN108091573B (zh) | 屏蔽栅沟槽mosfet esd结构的制造方法 | |
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN113658999B (zh) | 具有无结终端技术功率半导体器件及制造方法和应用 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN205621741U (zh) | SiC MOSFET器件单元 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN209515675U (zh) | 一种分离栅mosfet器件 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN208240684U (zh) | 一种半导体器件 | |
| CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee after: Longteng Semiconductor Co.,Ltd. Address before: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee before: LONTEN SEMICONDUCTOR Co.,Ltd. Address after: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee after: LONTEN SEMICONDUCTOR Co.,Ltd. Address before: 710021 export processing zone, No. twelve, 1 road, Fengcheng, Shaanxi, Xi'an Patentee before: XI'AN LONTEN RENEWABLE ENERGY TECHNOLOGY Inc. |