CN108091573B - 屏蔽栅沟槽mosfet esd结构的制造方法 - Google Patents
屏蔽栅沟槽mosfet esd结构的制造方法 Download PDFInfo
- Publication number
- CN108091573B CN108091573B CN201711383776.6A CN201711383776A CN108091573B CN 108091573 B CN108091573 B CN 108091573B CN 201711383776 A CN201711383776 A CN 201711383776A CN 108091573 B CN108091573 B CN 108091573B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- photoetching
- etching
- esd
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 73
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 238000001259 photo etching Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Abstract
本发明涉及屏蔽栅沟槽MOSFET ESD结构及其制造方法，令ESD多晶硅光刻与栅极引出多晶硅光刻合并在一层栅极引出多晶硅光刻工艺下形成。本发明可以用传统的半导体制造工艺实现，由旧设计ESD多晶硅光刻和栅极引出多晶硅光刻各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻合并在一层栅极引出多晶硅光刻工艺下形成，在工艺难度不增加的情况下减少一层单独的ESD掩膜板，节约ESD掩膜板成本和后续的光刻工艺成本，最终降低芯片成本。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种屏蔽栅沟槽MOSFET ESD结构的制造方法。
背景技术
对于传统的功率MOSFET器件，器件导通电阻(Ron)与源漏击穿电压存在一定的折中关系（Ron∝BV2.5），长久以来限制了功率MOSFET器件的发展。屏蔽栅沟槽 MOSFET 利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得低的导通电阻，打破了传统功率MOSFET的硅极限。屏蔽栅沟槽MOSFET的ESD结构由ESD多晶硅光刻和栅极多晶硅总共需两层掩膜板两次光刻工艺形成，新屏蔽栅沟槽MOSFETESD工艺优化为一层栅极引出多晶硅掩膜板和一次光刻工艺即可形成ESD结构。
发明内容
本发明的目的是提供一种屏蔽栅沟槽MOSFET ESD结构的制造方法，在最终结构一致情况下，减少一层ESD多晶硅掩膜板成本和一次ESD多晶硅光刻工艺成本。
本发明所采用的技术方案为：
屏蔽栅沟槽MOSFET ESD结构的制造方法，其特征在于：
ESD多晶硅光刻与栅极引出多晶硅光刻合并为在一层栅极引出多晶硅光刻工艺下形成。
所述的屏蔽栅沟槽MOSFET ESD结构的制造方法，其特征在于：
由以下步骤实现：
步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层；
步骤二：通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽；
步骤三：利用湿法热氧化工艺和淀积工艺在所述深沟槽底部和侧壁生长场氧化层；
步骤四：利用重掺杂N型多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤六：经过场氧化层光刻和刻蚀，去除表面和侧壁的场氧化层；
步骤七：经过干法热氧化工艺生长栅氧化层；
步骤八：第二次重掺杂N型多晶硅淀积，并对第二次多晶硅干法回刻至沟槽内；
步骤九：第三次非掺杂多晶硅淀积，并利用光刻和干法刻蚀工艺对第三次多晶硅干法回刻至衬底表面；
步骤十：P-BODY注入，形成P阱；
步骤十一：通过光刻和注入工艺，制作器件有源区，调制ESD区域，降低非掺杂多晶硅覆盖区电阻；
步骤十二：淀积介质层，接触孔刻蚀；
步骤十三：接触孔刻蚀注入形成欧姆接触，最终完成结构。
如所述的屏蔽栅沟槽MOSFET ESD结构的制造方法制造的屏蔽栅沟槽MOSFET ESD结构。
本发明具有以下优点：
本发明可以用传统的半导体制造工艺实现，从旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻在一层栅极引出多晶硅光刻工艺下形成，在工艺难度不增加的情况下减少一层单独的ESD掩膜板，节约ESD掩膜板成本和后续的光刻工艺成本，最终降低芯片成本。
附图说明
图1为本发明步骤一的示意图；
图2为本发明步骤二的示意图；
图3为本发明步骤三的示意图；
图4为本发明步骤四的示意图；
图5为本发明步骤五的示意图；
图6为本发明步骤六的示意图；
图7为本发明步骤七的示意图；
图8为本发明步骤八的示意图；
图9为本发明步骤九的示意图；
图10为本发明步骤十的示意图；
图11为本发明步骤十一的示意图；
图12为本发明步骤十二的示意图；
图13为本发明步骤十三的示意图；
图14为本发明步骤十四的示意图；
图15为本发明步骤十五的示意图；
图16为优化工艺最终器件的截面图；
图17为优化工艺的多晶硅掩膜板分布图；
图18为具有ESD结构MOSFET电路简化图。
具体实施方式
下面结合具体实施方式对本发明进行详细的说明。
本发明涉及屏蔽栅沟槽MOSFET ESD结构的制造方法，从旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻在一层栅极引出多晶硅光刻工艺下形成。
旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独的光刻工艺形成，共计两层掩膜板、两次光刻工艺。而本发明的新工艺设计优化为一层栅极引出多晶硅掩膜板和一次光刻工艺形成ESD结构。
本发明涉及的屏蔽栅沟槽MOSFET ESD结构的制造方法，由以下步骤实现：
步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层，如图1示；
步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽，即有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽，如图2示；
步骤三：利用湿法热氧化工艺和淀积工艺在所述深沟槽底部和侧壁生长场氧化层，如图3示；
步骤四：利用重掺杂N型多晶硅淀积工艺，进行第一次N型重掺杂多晶硅淀积，如图4示；
步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，去除表面不需要的多晶硅结构，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻，如图5示；
步骤六：经过场氧化层光刻和刻蚀，去除表面和侧壁的场氧化层，如图6所示；
步骤七：经过干法热氧化工艺生长栅氧化层，如图7所示；
步骤八：第二次N型重掺杂多晶硅淀积，并对第二次多晶硅干法回刻至沟槽内，形成浅槽MOSFET器件栅极，如图8所示；
步骤九：第三次非掺杂多晶硅淀积，并对第三次多晶硅进行光刻和干法工艺回刻至沟槽内，形成浅槽MOSFET器件栅极，如图9所示；
步骤十：P-BODY注入，形成P阱，并对ESD区域进行调制，如图10示；
步骤十一：源极光刻注入，形成器件源极，调制ESD区域，并注入非掺杂多晶硅覆盖区降低电阻，如图11示；
步骤十二：淀积介质层，接触孔刻蚀，如图12示；
步骤十三：通过介质层做分离和外延层腐蚀工艺形成形成接触孔，如图13；
步骤十四：完成孔钨填充，和表面金属工艺形成器件正面结构，如图14示。
步骤十五：最后完成背面金属工艺，形成器件漏端，接触孔刻蚀注入形成欧姆接触，完成最终器件结构，如图15示。
上述制造方法由旧设计ESD多晶硅光刻和栅极引出多晶硅光刻由各自单独光刻形成，优化为ESD多晶硅光刻与栅极引出多晶硅光刻在一层栅极引出多晶硅光刻工艺下形成，具有以下特点：
一、屏蔽栅沟槽MOSFET ESD由旧设计ESD多晶硅光刻和栅极引出多晶硅光刻各自单独光刻形成，共计两层掩膜板、两次光刻工艺形成；新工艺设计优化为一层栅极引出多晶硅掩膜板和一次光刻工艺形成ESD结构；
二、源极光刻掩膜板需将非掺杂多晶硅区域打开并进行源极注入达到调制非掺杂多晶硅电阻作用。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。
Claims (1)
1.屏蔽栅沟槽MOSFET ESD结构的制造方法，其特征在于：
由以下步骤实现：
步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层；
步骤二：通过光刻、干法腐蚀形成有源区的深沟槽与终端区的深沟槽，终端区深沟槽包围有源区深沟槽；
步骤三：利用湿法热氧化工艺和淀积工艺在所述深沟槽底部和侧壁生长场氧化层；
步骤四：利用重掺杂N型多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：通过干法腐蚀工艺进行多晶硅回刻，使有源区深沟槽上方得到一个浅沟槽，终端区深沟槽内的第一多晶硅及场氧化层在光刻胶的保护下不回刻；
步骤六：经过场氧化层光刻和刻蚀，去除表面和侧壁的场氧化层；
步骤七：经过干法热氧化工艺生长栅氧化层，在第一次多晶硅淀积顶部外侧留出空隙；
步骤八：第二次重掺杂N型多晶硅淀积，并对第二次多晶硅干法回刻至沟槽内；第二次多晶硅淀积底部外侧向下插入第一次多晶硅淀积顶部外侧留出的空隙中；
步骤九：第三次非掺杂多晶硅淀积，并利用光刻和干法刻蚀工艺对第三次多晶硅干法回刻至衬底表面；
步骤十：P-BODY注入，形成P阱；
步骤十一：通过光刻和注入工艺，制作器件有源区，调制ESD区域，降低非掺杂多晶硅覆盖区电阻；
步骤十二：淀积介质层，接触孔刻蚀；
步骤十三：接触孔刻蚀注入形成欧姆接触，最终完成结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711383776.6A CN108091573B (zh) | 2017-12-20 | 2017-12-20 | 屏蔽栅沟槽mosfet esd结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711383776.6A CN108091573B (zh) | 2017-12-20 | 2017-12-20 | 屏蔽栅沟槽mosfet esd结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108091573A CN108091573A (zh) | 2018-05-29 |
| CN108091573B true CN108091573B (zh) | 2020-12-18 |
Family
ID=62177465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711383776.6A Active CN108091573B (zh) | 2017-12-20 | 2017-12-20 | 屏蔽栅沟槽mosfet esd结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108091573B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11018127B2 (en) * | 2019-10-02 | 2021-05-25 | Nami Mos Co, Ltd. | Shielded gate trench MOSFET with ESD diode manufactured using two poly-silicon layers process |
| CN110911495B (zh) * | 2019-10-30 | 2020-11-06 | 珠海迈巨微电子有限责任公司 | 集成esd防护的沟槽vdmos器件及制造方法 |
| CN111490094B (zh) * | 2020-04-20 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种带ESD保护结构的trench分离栅DMOS器件制作方法 |
| CN113471078A (zh) * | 2021-06-11 | 2021-10-01 | 上海格瑞宝电子有限公司 | 一种sgt-mosfet及其制造方法 |
| CN113471279B (zh) * | 2021-06-29 | 2022-06-28 | 无锡新洁能股份有限公司 | 降低导通电阻的功率晶体管结构 |
| CN116779666B (zh) * | 2023-08-22 | 2024-03-26 | 深圳芯能半导体技术有限公司 | 一种带esd结构的igbt芯片及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105551963A (zh) * | 2015-12-25 | 2016-05-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet的制造方法 |
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080459B2 (en) * | 2002-09-24 | 2011-12-20 | Vishay-Siliconix | Self aligned contact in a semiconductor device and method of fabricating the same |
| US8097916B2 (en) * | 2007-07-23 | 2012-01-17 | Infineon Technologies Austria Ag | Method for insulating a semiconducting material in a trench from a substrate |
| US7585705B2 (en) * | 2007-11-29 | 2009-09-08 | Alpha & Omega Semiconductor, Inc. | Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop |
| CN104347422B (zh) * | 2013-08-09 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 带静电释放保护电路的沟槽式mos晶体管的制造方法 |
| CN105470309A (zh) * | 2016-01-06 | 2016-04-06 | 无锡新洁能股份有限公司 | 具有防静电保护结构的低压mosfet器件及其制造方法 |
| CN105655402B (zh) * | 2016-03-31 | 2019-11-19 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet终端结构及其制造方法 |
| CN106206322B (zh) * | 2016-08-30 | 2019-06-21 | 西安龙腾新能源科技发展有限公司 | 自对准低压超结mosfet的制造方法 |
| CN106298940A (zh) * | 2016-08-30 | 2017-01-04 | 西安龙腾新能源科技发展有限公司 | Vdmos集成esd结构的制备方法 |
-
2017
- 2017-12-20 CN CN201711383776.6A patent/CN108091573B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105551963A (zh) * | 2015-12-25 | 2016-05-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet的制造方法 |
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108091573A (zh) | 2018-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108091573B (zh) | 屏蔽栅沟槽mosfet esd结构的制造方法 | |
| US9997593B2 (en) | Power trench MOSFET with improved unclamped inductive switching (UIS) performance and preparation method thereof | |
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| US8004051B2 (en) | Lateral trench MOSFET having a field plate | |
| US9385188B2 (en) | Semiconductor device with termination region having floating electrodes in an insulating layer | |
| CN109659351B (zh) | 绝缘栅双极晶体管 | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN112713184A (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN105470309A (zh) | 具有防静电保护结构的低压mosfet器件及其制造方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN106129105B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN106298544B (zh) | 沟槽dmos器件的制造方法和结构 | |
| CN106158927B (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| KR20180090928A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| US8513733B2 (en) | Edge termination region of a semiconductor device | |
| CN111900090B (zh) | 超级结器件的制造方法 | |
| CN110600454B (zh) | 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法 | |
| US20010023957A1 (en) | Trench-gate semiconductor devices | |
| CN110416284B (zh) | 一种沟槽型半导体功率器件终端保护结构及功率器件 | |
| CN107818920B (zh) | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 | |
| CN107658343B (zh) | 一种优化器件特性的半导体结构及其制造方法 | |
| CN114335147A (zh) | 终端结构及其制造方法、半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710021 export processing zone, No.1, Fengcheng 12th Road, Xi'an City, Shaanxi Province Patentee after: Longteng Semiconductor Co.,Ltd. Address before: 710021 export processing zone, No.1, Fengcheng 12th Road, Xi'an City, Shaanxi Province Patentee before: LONTEN SEMICONDUCTOR Co.,Ltd. Address after: 710021 export processing zone, No.1, Fengcheng 12th Road, Xi'an City, Shaanxi Province Patentee after: LONTEN SEMICONDUCTOR Co.,Ltd. Address before: 710021 export processing zone, No.1, Fengcheng 12th Road, Xi'an City, Shaanxi Province Patentee before: XI'AN LONTEN RENEWABLE ENERGY TECHNOLOGY Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220323 Address after: 710000 export processing zone, No. 1, Fengcheng 12th Road, Xi'an Economic and Technological Development Zone, Shaanxi Province Patentee after: Longteng Semiconductor Co.,Ltd. Patentee after: Xi'an Longxiang Semiconductor Co.,Ltd. Patentee after: Xusi semiconductor (Shanghai) Co.,Ltd. Address before: 710021 export processing zone, No.1, Fengcheng 12th Road, Xi'an City, Shaanxi Province Patentee before: Longteng Semiconductor Co.,Ltd. |