CN110600454B - 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法 - Google Patents

低emi深沟槽隔离沟槽型功率半导体器件及其制备方法 Download PDF

Info

Publication number
CN110600454B
CN110600454B CN201910932285.5A CN201910932285A CN110600454B CN 110600454 B CN110600454 B CN 110600454B CN 201910932285 A CN201910932285 A CN 201910932285A CN 110600454 B CN110600454 B CN 110600454B
Authority
CN
China
Prior art keywords
terminal
metal
semiconductor substrate
cell
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910932285.5A
Other languages
English (en)
Other versions
CN110600454A (zh
Inventor
白玉明
杨飞
吴凯
张广银
朱阳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Chip Long March Microelectronics Group Co ltd
Nanjing Xinchangzheng Technology Co ltd
Original Assignee
Nanjing Xinchangzheng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xinchangzheng Technology Co ltd filed Critical Nanjing Xinchangzheng Technology Co ltd
Priority to CN201910932285.5A priority Critical patent/CN110600454B/zh
Publication of CN110600454A publication Critical patent/CN110600454A/zh
Priority to PCT/CN2020/112957 priority patent/WO2021057415A1/zh
Application granted granted Critical
Publication of CN110600454B publication Critical patent/CN110600454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种功率半导体器件及其制备方法，尤其是一种低EMI深沟槽隔离沟槽型功率半导体器件及其制备方法，属于功率半导体器件的技术领域。本发明用终端通孔隔离取代现有场限环终端结构，终端面积显著降低，降低芯片成本，提高芯片电流密度。将栅极金属和背面电极结构放置在半导体衬底的背面，源极金属位于半导体衬底的正面，封装时，将源极金属焊接在封装基板上，栅极金属和漏极金属通过打线引出。由于源极金属是处于低电位，因此，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，EMI干扰降低。

Description

低EMI深沟槽隔离沟槽型功率半导体器件及其制备方法
技术领域
本发明涉及一种功率半导体器件及其制备方法，尤其是一种低EMI深沟槽隔离沟槽型功率半导体器件及其制备方法，属于功率半导体器件的技术领域。
背景技术
功率半导体器件工作的电压和电流比较高，用于能量转换以及传输，一般做开关器件。MOSFET为一种场效应单极性导电功率半导体器件，通过栅极控制源极和漏极之间的导通和关断。IGBT为一种双极性导电功率半导体器件，通过栅极控制集电极和发射极导通的。和N型MOSFET器件的最主要区别在于：N型IGBT器件的背面有P型掺杂注入，其他结构基本相同。
EMI干扰为电磁干扰，功率器件的漏端处在高电位，会向外发射电磁场。如果封装时漏极是焊接在基板上，那么这种向外发射电磁场的效应会非常显著，引起EMI干扰。功率半导体器件分为元胞区和终端区。元胞区主要是实现器件的基本功能，终端主要是实现高的阻断电压，防止器件在终端过早击穿。目前最常用的终端结是场限环+场板结构。
如图1～图7所示，为现有沟槽型MOSFET器件或沟槽型IGBT器件的正面结构具体制备工艺步骤图，以N型功率半导体器件为例，具体包括如下步骤：
步骤S1、提供半导体基板33，并在半导体基板33的终端区制备得到场限环34，其中，半导体基板33可以采用现有常用的半导体材料，场限环34的数量可以根据需要进行选择，图1中示出了在终端区内制备得到两条场限环34的情况。
步骤S2、在上述半导体基板33的正面制备得到氧化层，对元胞区的氧化层进行刻蚀，以得到位于终端区的基板氧化层35，所述基板氧化层35覆盖在场限环34上，如图2所示。
步骤S3、对上述半导体基板33的元胞区进行沟槽刻蚀，以得到位于元胞区内的基板沟槽38，在得到基板沟槽38后通过常规工艺得到覆盖基板沟槽38侧壁以及底壁的基板沟槽绝缘氧化层37，且在基板沟槽38内填充基板元胞多晶硅36，如图3所示。
步骤S4、在上述半导体基板33的正面进行P型杂质、N型杂质离子注入以及推进，以在半导体基板33的元胞区内得到基板P型基区40以及N+源极发射层39，N+源极发射层39以及基板P型基区40均位于基板沟槽38槽底的上方，如图4所示。
步骤S5、在上述半导体基板33的正面进行介质层淀积，以得到基板绝缘介质层48；选择性地掩蔽和刻蚀基板绝缘介质层48，以在元胞区内得到基板源极接触孔42，基板源极接触孔42贯通基板绝缘介质层48以及N+源极发射层39，从而得到N+源极发射区41，如图5所示。
步骤S6、在上述半导体基板33的正面进行金属层的淀积，以得到基板金属层，所述基板金属层填充在基板源极接触孔42内，填充在基板源极接触孔42后，基板金属层与N+源极发射区41以及基板P型基区40欧姆接触；对基板金属层进行刻蚀后，能得到贯通基板金属层的基板源极金属通孔44，通过基板源极金属通孔44能将基板金属层分隔形成基板源极金属46以及基板终端金属43，如图6所示。
步骤S7、在上述半导体基板33的正面进行钝化层淀积，以得到基板钝化介质层45，对元胞区的基板钝化介质层45进行刻蚀，以得到贯通基板钝化介质层45的基板正面钝化层孔47，通过基板正面钝化层孔47能使得元胞区的基板源极金属46露出，以便能形成功率半导体器件的源电极，如图7所示。通过基板元胞多晶硅36以及栅极金属的欧姆接触能形成功率半导体器件的栅电极，栅电极与源电极一般均位于半导体基板33的正面。此外，还需要在半导体基板33的背面进行背面结构以及电极工艺，具体工艺过程为本技术领域人员所熟知，通过背面结构能形成背面电极，背面电极根据功率半导体器件的类型不同而不同，当功率半导体器件为MOSFET器件时，背面电极即为漏电极，当功率半导体器件为IGBT器件时，背面电极即为集电极。
综上可知，现有功率功率半导体器件的栅极、源极同时位于正面，漏极或集电极位于背面，封装时由于漏极或集电极是焊接在封装基板上，而且漏极是高电位，因此，功率半导体器件的漏极或集电极相当于天线效应，会向外辐射电磁场，造成EMI干扰。此外，功率半导体器件追求高频以及大电流密度，但是由于寄生电感和电容的存在，过高的开关频率会引起比较严重的EMI干扰。
同时，由于功率半导体器件终端结构目前普遍采用场限环和场板相结合的方式，为了能实现高的击穿电压，则需要多个场限环，而多个环会占据比较大的面积，从而限制了电流密度的提升，成本比较高。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种低EMI深沟槽隔离沟槽型功率半导体器件及其制备方法，其结构紧凑，能有效降低EMI干扰，能降低芯片面积，降低成本，增加电流密度。
按照本发明提供的技术方案，所述低EMI深沟槽隔离沟槽型功率半导体器件，包括具有第一导电类型的半导体衬底，在所述半导体衬底的中心区设置元胞区以及位于所述元胞区外圈的终端区；在半导体衬底的正面设置用于将元胞区内的元胞并联成一体的源极金属，在半导体衬底的背面设置背面电极结构；其特征是：
在所述功率半导体器件的截面上，在半导体衬底内的上部设置贯穿所述半导体衬底的第二导电类型基区，在所述终端区内设置若干终端通孔，所述终端通孔贯通终端区内的第二导电类型基区以及与终端区相对应的半导体衬底，在终端通孔内填充有终端通孔导电多晶硅，终端通孔内的终端通孔导电多晶硅通过终端通孔绝缘氧化层与所在终端通孔的内壁绝缘隔离，终端通孔绝缘氧化层覆盖终端通孔的内壁；在半导体衬底的背面还设置栅极金属，所述栅极金属与终端通孔导电多晶硅以及元胞区内每个元胞的元胞导电多晶硅欧姆接触，栅极金属与背面电极结构中的背面金属绝缘隔离。
所述元胞采用沟槽结构，元胞包括元胞沟槽，元胞沟槽设置于第二导电类型基区内且元胞沟槽的槽底位于第二导电类型基区的下方，元胞沟槽的深度小于终端通孔的深度；元胞导电多晶硅填充在元胞沟槽内，元胞导电多晶硅通过覆盖元胞沟槽侧壁以及底壁的元胞沟槽绝缘氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离；在元胞沟槽的外侧壁上方设置第一导电类型源区，所述第一导电类型源区与元胞沟槽的外侧壁接触，源极金属与第一导电类型源区以及元胞区内的第二导电类型基区欧姆接触；源极金属通过覆盖半导体衬底正面的正面介质层与终端通孔导电多晶硅绝缘隔离。
功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为漏极金属，所述漏极金属与半导体衬底欧姆接触，在半导体衬底的背面设置背面介质层，栅极金属通过背面介质层与半导体衬底绝缘隔离；栅极金属通过半导体衬底背面的栅漏金属钝化层与漏极金属绝缘隔离，且栅漏金属钝化层还覆盖在栅极金属、漏极金属上。
功率半导体器件为IGBT器件时，背面电极结构中的背面金属为集电极金属，在半导体衬底的背面设置背面介质层，栅极金属通过背面介质层与半导体衬底以及背面电极结构绝缘隔离，栅极金属通过半导体衬底背面的栅集金属钝化层与集电极金属绝缘隔离，且栅集金属钝化层还覆盖在栅极金属、集电极金属上。
所述终端通孔绝缘氧化层的厚度大于元胞沟槽绝缘氧化层的厚度，终端通孔绝缘氧化层、元胞沟槽绝缘氧化层均为二氧化硅层。
一种低EMI深沟槽隔离沟槽型功率半导体器件的制备方法，所述制备方法包括如下步骤：
步骤1、提供具有第一导电类型的半导体衬底，选择性地掩蔽和刻蚀半导体衬底的正面，以在半导体衬底的终端区内刻蚀得到终端沟槽，所述终端沟槽的深度小于半导体衬底的厚度；
步骤2、在所述终端沟槽内生长得到终端沟槽绝缘氧化层，所述终端沟槽绝缘氧化层覆盖终端沟槽的侧壁以及底壁；
步骤3、选择性地掩蔽和刻蚀上述半导体衬底的正面，以在半导体衬底的元胞区内得到若干元胞沟槽，所述元胞沟槽的深度小于终端沟槽的深度；
步骤4、在上述半导体衬底的正面热氧化生长得到正面氧化层，所述正面氧化层还覆盖元胞沟槽的侧壁以及底壁；
步骤5、在上述半导体衬底的正面进行多晶硅淀积，以得到正面多晶硅体，所述正面多晶硅体覆盖在半导体衬底的正面，且正面多晶硅体填充在终端沟槽以及元胞沟槽内；
步骤6、去除上述半导体衬底正面的正面多晶硅体，以得到覆盖元胞沟槽侧壁以及底壁的元胞沟槽绝缘氧化层、填充于元胞沟槽内的元胞导电多晶硅以及填充在终端沟槽内的终端沟槽导电多晶硅，元胞导电多晶硅通过元胞沟槽绝缘氧化层与元胞沟槽的侧壁以及底壁绝缘隔离，终端沟槽导电多晶硅通过终端沟槽绝缘氧化层与所在终端沟槽的侧壁以及底壁绝缘隔离；
步骤7、在上述半导体衬底的正面依次进行第二导电类型杂质离子、第一导电类型杂质离子的注入，激活后，以能在半导体衬底内的上部得到第二导电类型基区以及位于元胞沟槽外侧壁上方的第一导电类型源区，所述第二导电类型基区贯穿半导体衬底，第二导电类型基区位于元胞沟槽槽底的上方，第一导电类型源区与元胞沟槽的外侧壁接触；
步骤8、在上述半导体衬底的正面设置正面介质层，所述正面介质层覆盖在半导体衬底的正面，对正面介质层进行刻蚀，以得到贯通所述正面介质层的正面介质层窗口，所述正面介质层窗口在元胞区内位于元胞沟槽的两侧；
步骤9、在上述半导体衬底的正面制备得到源极金属，所述源极金属覆盖在正面介质层上并填充在正面介质层窗口内，填充在正面介质层窗口内的源极金属与对应的第一导电类型源区以及第二导电类型基区欧姆接触；
步骤10、对上述半导体衬底的背面进行减薄，以使得上述终端沟槽内的终端沟槽导电多晶硅从半导体衬底的背面露出，以在终端区内得到终端通孔、位于所述终端通孔内的终端通孔导电多晶硅以及覆盖终端通孔内壁的终端通孔绝缘氧化层，所述终端通孔贯通与终端区对应的半导体衬底；
步骤11、在上述半导体衬底的背面制备得到与终端通孔导电多晶硅欧姆接触的栅极金属以及与元胞区对应的背面电极结构，栅极金属还与元胞导电多晶硅欧欧姆接触，栅极金属与与背面电极结构绝缘隔离。
沟槽型功率半导体器件为MOSFET器件时，步骤11具体包括如下步骤：
步骤m1、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤m2、在上述半导体衬底的背面制备得到栅极金属以及漏极金属，所述栅极金属填充在背面介质层终端区窗口内，漏极金属填充在背面介质层元胞区窗口，栅极金属与终端通孔导电多晶硅、元胞导电多晶硅欧姆接触，漏极金属与半导体衬底欧姆接触，且栅极金属与漏极金属绝缘隔离；
步骤m3、在上述半导体衬底的背面制备得到覆盖在栅极金属、漏极金属上的栅漏金属钝化层、以及贯通所述栅漏金属钝化层的栅漏钝化层栅极金属窗口与栅漏钝化层漏极金属窗口，栅极金属通过栅漏金属钝化层与漏极金属间隔，通过栅漏钝化层栅极金属窗口能使得栅极金属露出，通过栅漏钝化层漏极金属窗口能使得漏极金属露出。
沟槽型功率半导体器件为IGBT器件时，步骤11具体包括如下步骤：
步骤n1、在半导体衬底背面的元胞区制备所需的第二导电类型集电区；
步骤n2、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤n3、在上述半导体衬底的背面制备得到栅极金属以及集电极金属，所述栅极金属填充在背面介质层终端区窗口内，集电极金属填充在背面介质层元胞区窗口，栅极金属与终端通孔导电多晶硅、元胞导电多晶硅欧姆接触，集电极金属与第二导电类型集电区欧姆接触，且栅极金属与集电极金属绝缘隔离；
步骤n4、在上述半导体衬底的背面制备得到覆盖在栅极金属、集电极金属上的栅集金属钝化层、以及贯通所述栅集金属钝化层的栅集钝化层栅极金属窗口与栅集钝化层集电极金属窗口，栅极金属通过栅集金属钝化层与集电极金属间隔，通过栅集钝化层栅极金属窗口能使得栅极金属露出，通过栅集钝化层集电极金属窗口能使得集电极金属露出。
所述终端沟槽的宽度大于元胞沟槽的宽度，所述终端通孔绝缘氧化层的厚度大于元胞沟槽绝缘氧化层的厚度，终端通孔绝缘氧化层、元胞沟槽绝缘氧化层均为二氧化硅层。
所述半导体衬底的材料包括硅。
所述“第一导电类型”和“第二导电类型”两者中，对于N型功率半导体器件，第一导电类型指N型，第二导电类型为P型；对于P型功率半导体器件，第一导电类型与第二导电类型所指的类型与N型功率半导体器件正好相反。
本发明的优点：元胞区内的元胞采用沟槽结构，用终端通孔隔离取代现有场限环终端结构，终端面积显著降低，降低芯片成本，提高芯片电流密度。将栅极金属和背面电极结构放置在半导体衬底的背面，源极金属位于半导体衬底的正面，封装时，将源极金属焊接在封装基板上，栅极金属和漏极金属通过打线引出。由于源极金属是处于低电位，因此，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，EMI干扰降低。
附图说明
图1～图7位现有N型功率半导体器件的正面工艺具体步骤剖视图，其中：
图1为制备得到终端环后的剖视图。
图2为制备得到终端环遮挡层后的剖视图。
图3为制备得到基板元胞多晶硅后的剖视图。
图4为制备得到源极发射层后的剖视图。
图5为制备得到基板源极接触孔后的剖视图。
图6为对基板源极金属层进行刻蚀后的剖视图。
图7为在基板源极金属层上制备得到基板源极钝化层后的剖视图。
图8～图19为本发明以N型MOSFET器件为例时的具体工艺步骤剖视图，其中：
图8为本发明得到终端沟槽后的剖视图。
图9为本发明得到终端沟槽绝缘氧化层后的剖视图。
图10为本发明得到元胞沟槽后的剖视图。
图11为本发明得到正面多晶硅体后的剖视图。
图12为本发明得到元胞导电多晶硅以及终端沟槽导电多晶硅后的剖视图。
图13为本发明得到P型基区以及N+源区后的剖视图。
图14为本发明得到正面介质层窗口后的剖视图。
图15为本发明得到源极金属后的剖视图。
图16为本发明得到终端通孔后的剖视图。
图17为本发明得到背面介质层终端区窗口以及背面介质层元胞区窗口后的剖视图。
图18为本发明得到栅极金属以及漏极金属后的剖视图。
图19为本发明得到钝化层后的剖视图。
图20为本发明为IGBT器件时的剖视图。
附图标记说明：1-半导体衬底、2-终端沟槽刻蚀掩膜层、3-终端沟槽、4-终端沟槽绝缘氧化层、5-元胞沟槽、6-正面氧化层、7-正面多晶硅体、8-终端沟槽导电多晶硅、9-元胞导电多晶硅、10-元胞沟槽绝缘氧化层、11-P型基区、12-N+源区、13-正面介质层、14-正面介质层窗口、15-源极金属、16-背面介质层、17-背面介质层终端区窗口、18-背面介质层元胞区窗口、19-栅极金属、20-漏极金属、21-栅漏金属钝化层、22-栅漏钝化层栅极金属窗口、23-栅漏钝化层漏极金属窗口、24-终端通孔、25-终端通孔绝缘氧化层、26-终端通孔导电多晶硅、27-集电极金属、28-N+场截止层、29-P+集电区、30-栅集金属钝化层、31-栅集钝化层栅极金属窗口、32-栅集钝化层集电极金属窗口、33-半导体基板、34-终端环、35-基板氧化层、36-基板元胞多晶硅、37-基板沟槽绝缘氧化层、38-基板沟槽、39-N+源极发射层、40-基板P型基区、41-N+源极发射区、42-基板源极接触孔、43-基板终端金属、44-基板源极金属通孔、45-基板正面钝化层、46-基板源极金属、47-基板正面钝化层孔以及48-基板绝缘介质层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能有效降低EMI干扰，能降低芯片面积，降低成本，增加电流密度，以N型功率半导体器件为例，本发明包括具有N导电类型的半导体衬底1，在所述半导体衬底1的中心区设置元胞区以及位于所述元胞区外圈的终端区；在半导体衬底1的正面设置用于将元胞区内的元胞并联成一体的源极金属15，在半导体衬底1的背面设置背面电极结构；
在所述功率半导体器件的截面上，在半导体衬底1内的上部设置贯穿所述半导体衬底1的P型基区11，在所述终端区内设置若干终端通孔24，所述终端通孔24贯通终端区内的P型基区11以及与终端区相对应的半导体衬底，在终端通孔24内填充有终端通孔导电多晶硅26，终端通孔24内的终端通孔导电多晶硅26通过终端通孔绝缘氧化层25与所在终端通孔24的内壁绝缘隔离，终端通孔绝缘氧化层25覆盖终端通孔24的内壁；在半导体衬底的背面还设置栅极金属19，所述栅极金属19与终端通孔导电多晶硅26以及元胞区内每个元胞的元胞导电多晶硅9欧姆接触，栅极金属19与背面电极结构中的背面金属绝缘隔离。
具体地，半导体衬底1的材料包括硅，当然，半导体衬底1还可以其他常用的半导体材料，具体可以根据需要进行选择，此处不再赘述。在功率半导体器件中，一般包括元胞区以及终端区，元胞区位于半导体衬底1的中心区，终端区位于元胞区的外圈，元胞区、终端区具体配合的形式，以及在半导体衬底1上的位置关系均与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。源极金属15位于半导体衬底1的正面，通过源极金属15能将元胞区内的元胞并联成一体，通过源极金属15能形成半导体功率器件的源电极，背面电极结构形成于半导体衬底1的背面。
本发明实施例中，在半导体衬底1内的上部设置P型基区11，P型基区11贯穿半导体衬底1内的上部，即在元胞区、终端区内均存在P型基区11，P型基区11从半导体衬底1的正面垂直向下延伸，P型基区11的深度小于半导体衬底1的厚度。在终端区内设置若干终端通孔24，终端通孔24的深度与终端区对应的半导体衬底1厚度相一致，即终端通孔24贯通P型基区11以及终端区的半导体衬底1。在终端通孔24内填充有终端通孔导电多晶硅26，在终端通孔24的内壁上覆盖有终端通孔绝缘氧化层25，终端通孔导电多晶硅26通过终端通孔绝缘氧化层25与终端通孔24的内壁绝缘隔离。
为了能形成功率半导体器件的栅电极，在半导体衬底1的背面还设置栅极金属19，所述栅极金属19与终端通孔导电多晶硅26以及元胞区内每个元胞的元胞导电多晶硅9欧姆接触，栅极金属19与半导体衬底1以及背面电极结构均绝缘隔离，不会影响背面电极结构。
综上，本发明用终端通孔24隔离取代现有场限环终端结构，终端面积显著降低，降低芯片成本，提高芯片电流密度。将栅极金属19和背面电极结构放置在半导体衬底1的背面，源极金属15位于半导体衬底1的正面，封装时，将源极金属15焊接在封装基板上，栅极金属19和背面电极结构通过打线引出。由于源极金属15是处于低电位，因此，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，EMI干扰降低。
进一步地，所述元胞采用沟槽结构，元胞包括元胞沟槽5，元胞沟槽5设置于P型基区11内且元胞沟槽5的槽底位于P型基区11的下方，元胞沟槽5的深度小于终端通孔24的深度；元胞导电多晶硅9填充在元胞沟槽5内，元胞导电多晶硅9通过覆盖元胞沟槽侧壁以及底壁的元胞沟槽绝缘氧化层10与所在元胞沟槽5的侧壁以及底壁绝缘隔离；在元胞沟槽5的外侧壁上方设置N+源区12，所述N+源区12与元胞沟槽5的外侧壁接触，源极金属15与N+源区12以及元胞区内的P型基区11欧姆接触；源极金属15通过覆盖半导体衬底1正面的正面介质层14与终端通孔导电多晶硅26绝缘隔离。
本发明实施例中，元胞区内的元胞采用沟槽结构，即元胞区内的元胞包括元胞沟槽5，元胞沟槽5的槽底位于P型基区11的下方，元胞沟槽5的深度小于半导体衬底1的厚度，由于终端通孔24贯通终端区的半导体衬底1，元胞沟槽5的深度小于终端通孔24的深度。元胞导电多晶硅9填充在元胞沟槽5内，在元胞沟槽5的内壁以及底壁生长有元胞沟槽绝缘氧化层10，从而元胞导电多晶硅9通过元胞沟槽绝缘氧化层10与元胞沟槽5的侧壁以及底壁绝缘隔离。N+源区12位于P型基区11内，N+源区12与元胞沟槽5外侧壁接触。源极金属15与N+源区12、P型基区11欧姆接触，通过源极金属15能形成功率半导体器件的源电极。在半导体衬底1的正面还设置有正面介质层14，源极金属15通过正面介质层14与终端通孔导电多晶硅26以及元胞导电多晶硅9绝缘隔离。所述终端通孔绝缘氧化层25的厚度大于元胞沟槽绝缘氧化层10的厚度，终端通孔绝缘氧化层25、元胞沟槽绝缘氧化层10均为二氧化硅层。
如图19所示，功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为漏极金属20，所述漏极金属20与半导体衬底1欧姆接触，在半导体衬底1的背面设置背面介质层16，栅极金属19通过背面介质层16与半导体衬底1绝缘隔离；栅极金属19通过半导体衬底1背面的栅漏金属钝化层21与漏极金属20绝缘隔离，且栅漏金属钝化层21还覆盖在栅极金属19、漏极金属20上。
本发明实施例中，功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为漏极金属20，即通过漏极金属20能形成MOSFET器件的漏电极。漏极金属20与半导体衬底1的背面欧姆接触，背面介质层16覆盖在在半导体衬底1的背面，栅极金属19通过背面介质层16能与半导体衬底1绝缘隔离，栅漏金属钝化层21覆盖在栅极金属19以及漏极金属20上，通过栅漏金属钝化层21能对栅极金属19、漏极金属20进行保护。通过栅漏钝化层栅极金属窗口22能使得栅极金属19露出，通过栅漏钝化层漏极金属窗口23能使得漏极金属20露出，从而能便于将栅极金属19、漏极金属20引出。
如图20所示，功率半导体器件为IGBT器件时，背面电极结构中的背面金属为集电极金属27，在半导体衬底1的背面设置背面介质层16，栅极金属19通过背面介质层16与半导体衬底1以及背面电极结构绝缘隔离，栅极金属19通过半导体衬底1背面的栅集金属钝化层30与集电极金属27绝缘隔离，且栅集金属钝化层30还覆盖在栅极金属19、集电极金属27上。
本发明实施例中，当功率半导体器件为IGBT器件时，背面电极结构中的背面金属则为集电极金属27，通过集电极金属27能形成IGBT器件的集电极。栅极金属19与背面介质层16的关系以及作用均与上述相同。具体实施时，背面电极结构还包括P+集电区29，集电极金属27与P+集电区29欧姆接触。在半导体衬底1内还设置N+场截止层28，P+集电区29通过N+场截止层28与半导体衬底1隔离，集电极金属27与P+集电区29、N+场截止层28的具体配合关系与现有相一致，此处不再赘述。
如图8～图19所示，上述低EMI深沟槽隔离沟槽型功率半导体器件，可以通过下述工艺步骤制备得到，具体地，所述制备方法包括如下步骤：
步骤1、提供具有N导电类型的半导体衬底1，选择性地掩蔽和刻蚀半导体衬底1的正面，以在半导体衬底1的终端区内刻蚀得到终端沟槽3，所述终端沟槽3的深度小于半导体衬底1的厚度；
具体地，半导体衬底1的材料包括硅。在刻蚀得到终端沟槽3时，需要在半导体衬底1的正面制备终端沟槽刻蚀掩膜层2，终端沟槽刻蚀掩膜层2一般为二氧化硅层或氮化硅层，终端沟槽刻蚀掩膜层2覆盖在半导体衬底1的正面。在制备得到沟槽刻蚀掩膜层2后，在沟槽刻蚀掩膜层2上涂覆光刻胶，对光刻胶进行光刻后，在对终端沟槽刻蚀掩膜层2进行刻蚀，利用刻蚀后的终端沟槽刻蚀掩膜层2对半导体衬底1的正面进行刻蚀，以在半导体衬底1的终端区内得到终端沟槽3，终端沟槽3为深沟槽，一般地，终端沟槽3的宽度在10μm左右，终端沟槽3的深度100μm左右，但终端沟槽3的深度小于半导体衬底1的厚度，如图8所示。
步骤2、在所述终端沟槽3内生长得到终端沟槽绝缘氧化层4，所述终端沟槽绝缘氧化层4覆盖终端沟槽3的侧壁以及底壁；
具体地，在得到终端沟槽3后，去除上述的终端沟槽刻蚀掩膜层2以及终端沟槽刻蚀掩膜层2上的光刻胶，然后通过热氧化等常规的技术手段在终端沟槽3的内壁以及底壁生长终端沟槽绝缘氧化层4，终端沟槽绝缘氧化层4一般为二氧化硅层，终端沟槽绝缘氧化层4在终端沟槽3内小于终端沟槽3的宽度，如图9所示。
步骤3、选择性地掩蔽和刻蚀上述半导体衬底1的正面，以在半导体衬底1的元胞区内得到若干元胞沟槽5，所述元胞沟槽5的深度小于终端沟槽3的深度；
具体地，采用本技术领域常用的技术手段对半导体衬底1的元胞区进行刻蚀，以在元胞区内得到所需的元胞沟槽5，元胞沟槽5的深度小于终端沟槽3的深度，当然，元胞沟槽5的宽度也小于终端沟槽3的宽度，元胞沟槽5的槽口、终端沟槽3的槽口均位于半导体衬底1的正面，元胞沟槽5、终端沟槽3在半导体衬底1均沿半导体衬底1的正面指向所述半导体衬底1的背面方向垂直延伸，如图10所示。一般地，元胞沟槽5的深度为4μm左右，元胞沟槽5的宽度为1μm左右。
步骤4、在上述半导体衬底1的正面热氧化生长得到正面氧化层6，所述正面氧化层6还覆盖元胞沟槽5的侧壁以及底壁；
具体地，正面氧化层6通过热氧化生长得到，正面氧化层6为二氧化硅层，正面氧化层6覆盖半导体衬底1的正面，且还覆盖在元胞沟槽5的侧壁以及底壁，正面氧化层6的厚度小于终端沟槽绝缘氧化层4的厚度。
步骤5、在上述半导体衬底1的正面进行多晶硅淀积，以得到正面多晶硅体7，所述正面多晶硅体7覆盖在半导体衬底1的正面，且正面多晶硅体7填充在终端沟槽3以及元胞沟槽5内；
具体地，采用本技术领域常用的技术手段进行多晶硅淀积，以得到正面多晶硅体7，所述正面多晶硅体7覆盖在半导体衬底1正面的正面氧化层6上，且正面多晶硅体7填充在终端沟槽3以及元胞沟槽5内，正面多晶硅体7通过正面氧化层6与元胞沟槽5的侧壁以及底壁绝缘隔离，正面多晶硅体7通过终端沟槽绝缘氧化层4与终端沟槽3的侧壁以及底壁绝缘隔离，如图11所示。
步骤6、去除上述半导体衬底1正面的正面多晶硅体7，以得到覆盖元胞沟槽5侧壁以及底壁的元胞沟槽绝缘氧化层10、填充于元胞沟槽5内的元胞导电多晶硅9以及填充在终端沟槽3内的终端沟槽导电多晶硅8，元胞导电多晶硅10通过元胞沟槽绝缘氧化层9与元胞沟槽5的侧壁以及底壁绝缘隔离，终端沟槽导电多晶硅8通过终端沟槽绝缘氧化层4与所在终端沟槽3的侧壁以及底壁绝缘隔离；
具体地，采用本技术领域常用的技术手段将半导体衬底1正面上的正面多晶硅体7以及正面氧化层6去除，通过上述元胞沟槽5内的正面氧化层6能形成元胞沟槽绝缘氧化层10，留置在元胞沟槽5内的正面多晶硅体7形成元胞导电多晶硅9，留置在终端沟槽3内的正面多晶硅体7能形成终端沟槽导电多晶硅8，如图12所示。
步骤7、在上述半导体衬底1的正面依次进行P型杂质离子、N型杂质离子的注入，激活后，以能在半导体衬底1内的上部得到P型基区11以及位于元胞沟槽5外侧壁上方的N+源区12，所述P型基区11贯穿半导体衬底1，P型基区11位于元胞沟槽5槽底的上方，N+源区12与元胞沟槽5的外侧壁接触；
具体地，采用本技术领域常用的技术手段以及相应的工艺条件，能制备得到P型基区11以及位于P型基区11内的N+源区12，P型基区11的上端位于半导体衬底1的正面，P型基区11贯穿半导体衬底1，P型基区11位于元胞沟槽5槽底的上方，N+源区12与元胞沟槽5的外侧壁接触，如图13所示。
步骤8、在上述半导体衬底1的正面设置正面介质层13，所述正面介质层13覆盖在半导体衬底1的正面，对正面介质层13进行刻蚀，以得到贯通所述正面介质层13的正面介质层窗口14，所述正面介质层窗口14在元胞区内位于元胞沟槽5的两侧；
具体地，正面介质层13可以为二氧化硅层或氮化硅层，通过本技术领域常规的技术手段制备得到正面介质层13，正面介质层13覆盖半导体衬底1的正面。在制备得到正面介质层13后，对正面介质层13进行选择性地掩蔽和刻蚀，以得到贯通正面介质层13的正面介质层窗口14，本发明实施例中，正面介质层窗口14与元胞区对应，一般地，在每个元胞沟槽5的两侧均具有正面介质层窗口14，如图14所示。
步骤9、在上述半导体衬底1的正面制备得到源极金属15，所述源极金属15覆盖在正面介质层13上并填充在正面介质层窗14内，填充在正面介质层窗口14内的源极金属15与对应的N+源区12以及P型基区11欧姆接触；
具体地，采用本技术领域常用的技术手段制备得到源极金属15，如采用溅射或淀积的方式，源极金属15覆盖在正面介质层13上，且填充在正面介质层窗口14内，源极金属15填充在正面介质层窗口14能后能与P型基区11以及N+源区12欧姆接触，从而通过源极金属15能形成功率半导体器件的源电极，如图15所示。
步骤10、对上述半导体衬底1的背面进行减薄，以使得上述终端沟槽3内的终端沟槽导电多晶硅8从半导体衬底1的背面露出，以在终端区内得到终端通孔24、位于所述终端通孔24内的终端通孔导电多晶硅26以及覆盖终端通孔24内壁的终端通孔绝缘氧化层25，所述终端通孔24贯通与终端区对应的半导体衬底1；
具体地，采用本技术领域常用的技术手段实现对半导体衬底1的减薄，在对半导体衬底1减薄的厚度与所述半导体衬底1的背面与终端沟槽3的槽底间的厚度相一致，或大于半导体衬底1的背面与终端沟槽3的槽底间的厚度，即对半导体衬底1减薄后，能通过终端沟槽3能得到终端通孔24，从而终端通孔24贯通终端区的半导体衬底1，终端通孔导电多晶硅26的两端分别与半导体衬底1的正面、半导体衬底1的背面平齐或对应，如图16所示。
步骤11、在上述半导体衬底1的背面制备得到与终端通孔导电多晶硅26欧姆接触的栅极金属19以及与元胞区对应的背面电极结构，栅极金属19还与元胞导电多晶硅欧9欧姆接触，栅极金属19与与背面电极结构绝缘隔离。
具体地，采用本技术领域常用的技术手段制备得到栅极金属19以及背面电极结构，其中，栅极金属19与终端通孔导电多晶硅26以及元胞导电多晶硅9欧姆接触，以形成功率半导体器件的栅电极。功率功率半导体器件的不同，能得到相应的背面电极结构，所得到的背面电极结构与栅极金属19间绝缘隔离，且栅极金属19与半导体衬底1间也绝缘隔离。
下面根据功率半导体器件的不同类型，对上述步骤11相对应的具体过程进行具体说明。具体地，
沟槽型功率半导体器件为MOSFET器件时，步骤11具体包括如下步骤：
步骤m1、在上述半导体衬底1的背面设置背面介质层16，背面介质层16覆盖半导体衬底1的背面；对背面介质层16进行刻蚀，以得到贯通背面介质层16的背面介质层终端区窗口17以及背面介质层元胞区窗口18，所述背面介质层终端区窗口17与终端通孔24内的终端通孔导电多晶硅26对应，背面介质层元胞区窗口18与半导体衬底1的元胞区对应；
具体地，通过本技术领域常用的技术手段能制备得到背面介质层16，所述背面介质层16的具体材料以及制备工艺与正面介质层13相一致，具体可以参考上述说明，此处不再赘述。背面介质层16覆盖半导体衬底1的背面，通过本技术领域常用的技术工艺对背面介质层16进行刻蚀后，能得到背面介质层终端区窗口17以及背面介质层元胞区窗口18，背面介质层终端窗口17贯通背面介质层16且与终端区内相应终端通孔24内的终端通孔导电多晶硅26对应，背面介质层元胞区窗口18与半导体衬底1的元胞区对应，如图17所示。
步骤m2、在上述半导体衬底1的背面制备得到栅极金属19以及漏极金属20，所述栅极金属19填充在背面介质层终端区窗口17内，漏极金属20填充在背面介质层元胞区窗口18内，栅极金属19与终端通孔导电多晶硅26、元胞导电多晶硅9欧姆接触，漏极金属20与半导体衬底1欧姆接触，且栅极金属19与漏极金属20绝缘隔离；
具体地，采用本技术领域常用的工艺能制备得到栅极金属19以及漏极金属20，一般地，栅极金属19与漏极金属20为同一工艺步骤层，栅极金属19覆盖在背面介质层16上并填充在背面介质层终端区窗口17内，从而栅极金属19能与终端通孔导电多晶硅26以及元胞导电多晶硅9欧姆接触。漏极金属20覆盖在背面介质层16上并填充在背面介质层元胞区窗口18内，漏极金属20填充在背面介质层元胞区窗口18内后能与半导体衬底1欧姆接触，栅极金属19与漏极金属20绝缘隔离，如图18所示。
一般地，在元胞区，半导体衬底1包括N型漂移区以及与所述N型漂移区邻接的N+场截止层，元胞沟槽5位于N型漂移区内，N+场截止层的掺杂浓度大于N型漂移区的掺杂浓度，漏极金属20与N+场截止层欧姆接触。在终端区，半导体衬底1可以仅包括N型漂移区；半导体衬底1的具体情况可以根据需要进行选择，此处不再赘述。
步骤m3、在上述半导体衬底1的背面制备得到覆盖在栅极金属19、漏极金属20上的栅漏金属钝化层21、以及贯通所述栅漏金属钝化层21的栅漏钝化层栅极金属窗口22与栅漏钝化层漏极金属窗口23，栅极金属19通过栅漏金属钝化层22与漏极金属20间隔，通过栅漏钝化层栅极金属窗口22能使得栅极金属19露出，通过栅漏钝化层漏极金属窗口23能使得漏极金属20露出。
具体地，采用本技术领域常用的技术工艺能制备得栅漏金属钝化层21，栅漏金属钝化层21采用常用的钝化保护材料，栅漏金属钝化层21覆盖在背面介质层16、栅极金属19以及漏极金属20上。为了能便于栅极金属19、漏极金属20的引出，对栅漏金属钝化层21进行刻蚀，从而能得到栅漏钝化层栅极金属窗口22与栅漏钝化层漏极金属窗口23，栅极金属19通过栅漏金属钝化层22与漏极金属20间隔，通过栅漏钝化层栅极金属窗口22能使得栅极金属19露出，通过栅漏钝化层漏极金属窗口23能使得漏极金属20露出。
进一步地，沟槽型功率半导体器件为IGBT器件时，步骤11具体包括如下步骤：
步骤n1、在半导体衬底1背面的元胞区制备所需的P+集电区29；
具体地，通过在半导体衬底1的背面进行P型杂质离子的注入，能在半导体衬底1背面的元胞区制备得到P+集电区29，具体制备得到P+集电区29的过程以及工艺条件均与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。当然，在具体实施时，在制备得到P+集电区29时，则需要在半导体衬底1的背面内制备得到N+场截止层28，P+集电区29通过N+场截止层28与半导体衬底1间隔，N+场截止层28的掺杂浓度大于半导体衬底1的掺杂浓度；具体制备得到N+场截止层28、P+集电区29的过程为本技术领域的技术人员所熟知，此处不再赘述。
步骤n2、在上述半导体衬底1的背面设置背面介质层16，背面介质层16覆盖半导体衬底1的背面；对背面介质层16进行刻蚀，以得到贯通背面介质层16的背面介质层终端区窗口17以及背面介质层元胞区窗口18，所述背面介质层终端区窗口17与终端通孔24内的终端通孔导电多晶硅26对应，背面介质层元胞区窗口18与半导体衬底1的元胞区对应；
具体地，制备得到背面介质层16、背面介质层终端区窗口17以及背面介质层元胞区窗口18的工艺过程均可参考上述说明，此处不再赘述。
步骤n3、在上述半导体衬底1的背面制备得到栅极金属19以及集电极金属27，所述栅极金属19填充在背面介质层终端区窗口17内，集电极金属27填充在背面介质层元胞区窗口18，栅极金属19与终端通孔导电多晶硅26、元胞导电多晶硅9欧姆接触，集电极金属27与P+集电区29欧姆接触，且栅极金属19与集电极金属27绝缘隔离；
具体地，制备得到栅极金属19、集电极金属27的过程可以参考上述栅极金属19、漏极金属20的说明，此处不再赘述。
步骤n4、在上述半导体衬底1的背面制备得到覆盖在栅极金属19、集电极金属上的栅集金属钝化层30、以及贯通所述栅集金属钝化层的栅集钝化层栅极金属窗口31与栅集钝化层集电极金属窗口32，栅极金属19通过栅集金属钝化层30与集电极金属27间隔，通过栅集钝化层栅极金属窗口32能使得栅极金属27露出，通过栅集钝化层集电极金属窗口32能使得集电极金属27露出。
具体地，制备得到栅集金属钝化层30、栅集钝化层栅极金属窗口31与栅集钝化层集电极金属窗口32的具体过程可以参考上述栅漏金属钝化层21的说明，此处不再赘述。

Claims (10)

1.一种低EMI深沟槽隔离沟槽型功率半导体器件，包括具有第一导电类型的半导体衬底，在所述半导体衬底的中心区设置元胞区以及位于所述元胞区外圈的终端区；元胞区内的元胞采用沟槽结构，在半导体衬底的正面设置用于将元胞区内的元胞并联成一体的源极金属，在半导体衬底的背面设置背面电极结构；其特征是：
在所述功率半导体器件的截面上，在半导体衬底内的上部设置贯穿所述半导体衬底的第二导电类型基区，在所述终端区内设置若干终端通孔，所述终端通孔贯通终端区内的第二导电类型基区以及与终端区相对应的半导体衬底，在终端通孔内填充有终端通孔导电多晶硅，终端通孔内的终端通孔导电多晶硅通过终端通孔绝缘氧化层与所在终端通孔的内壁绝缘隔离，终端通孔绝缘氧化层覆盖终端通孔的内壁；在半导体衬底的背面还设置栅极金属，所述栅极金属与终端通孔导电多晶硅以及元胞区内每个元胞的元胞导电多晶硅欧姆接触，栅极金属与背面电极结构中的背面金属绝缘隔离。
2.根据权利要求1所述的低EMI深沟槽隔离沟槽型功率半导体器件，其特征是：元胞包括元胞沟槽，元胞沟槽设置于第二导电类型基区内且元胞沟槽的槽底位于第二导电类型基区的下方，元胞沟槽的深度小于终端通孔的深度；元胞导电多晶硅填充在元胞沟槽内，元胞导电多晶硅通过覆盖元胞沟槽侧壁以及底壁的元胞沟槽绝缘氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离；在元胞沟槽的外侧壁上方设置第一导电类型源区，所述第一导电类型源区与元胞沟槽的外侧壁接触，源极金属与第一导电类型源区以及元胞区内的第二导电类型基区欧姆接触；源极金属通过覆盖半导体衬底正面的正面介质层与终端通孔导电多晶硅绝缘隔离。
3.根据权利要求1所述的低EMI深沟槽隔离沟槽型功率半导体器件，其特征是：功率半导体器件为MOSFET器件时，背面电极结构中的背面金属为漏极金属，所述漏极金属与半导体衬底欧姆接触，在半导体衬底的背面设置背面介质层，栅极金属通过背面介质层与半导体衬底绝缘隔离；栅极金属通过半导体衬底背面的栅漏金属钝化层与漏极金属绝缘隔离，且栅漏金属钝化层还覆盖在栅极金属、漏极金属上。
4.根据权利要求1所述的低EMI深沟槽隔离沟槽型功率半导体器件，其特征是：功率半导体器件为IGBT器件时，背面电极结构中的背面金属为集电极金属，在半导体衬底的背面设置背面介质层，栅极金属通过背面介质层与半导体衬底以及背面电极结构绝缘隔离，栅极金属通过半导体衬底背面的栅集金属钝化层与集电极金属绝缘隔离，且栅集金属钝化层还覆盖在栅极金属、集电极金属上。
5.根据权利要求2所述的低EMI深沟槽隔离沟槽型功率半导体器件，其特征是：所述终端通孔绝缘氧化层的厚度大于元胞沟槽绝缘氧化层的厚度，终端通孔绝缘氧化层、元胞沟槽绝缘氧化层均为二氧化硅层。
6.一种低EMI深沟槽隔离沟槽型功率半导体器件的制备方法，其特征是，所述制备方法包括如下步骤：
步骤1、提供具有第一导电类型的半导体衬底，选择性地掩蔽和刻蚀半导体衬底的正面，以在半导体衬底的终端区内刻蚀得到终端沟槽，所述终端沟槽的深度小于半导体衬底的厚度；
步骤2、在所述终端沟槽内生长得到终端沟槽绝缘氧化层，所述终端沟槽绝缘氧化层覆盖终端沟槽的侧壁以及底壁；
步骤3、选择性地掩蔽和刻蚀上述半导体衬底的正面，以在半导体衬底的元胞区内得到若干元胞沟槽，所述元胞沟槽的深度小于终端沟槽的深度；
步骤4、在上述半导体衬底的正面热氧化生长得到正面氧化层，所述正面氧化层还覆盖元胞沟槽的侧壁以及底壁；
步骤5、在上述半导体衬底的正面进行多晶硅淀积，以得到正面多晶硅体，所述正面多晶硅体覆盖在半导体衬底的正面，且正面多晶硅体填充在终端沟槽以及元胞沟槽内；
步骤6、去除上述半导体衬底正面的正面多晶硅体，以得到覆盖元胞沟槽侧壁以及底壁的元胞沟槽绝缘氧化层、填充于元胞沟槽内的元胞导电多晶硅以及填充在终端沟槽内的终端沟槽导电多晶硅，元胞导电多晶硅通过元胞沟槽绝缘氧化层与元胞沟槽的侧壁以及底壁绝缘隔离，终端沟槽导电多晶硅通过终端沟槽绝缘氧化层与所在终端沟槽的侧壁以及底壁绝缘隔离；
步骤7、在上述半导体衬底的正面依次进行第二导电类型杂质离子、第一导电类型杂质离子的注入，激活后，以能在半导体衬底内的上部得到第二导电类型基区以及位于元胞沟槽外侧壁上方的第一导电类型源区，所述第二导电类型基区贯穿半导体衬底，第二导电类型基区位于元胞沟槽槽底的上方，第一导电类型源区与元胞沟槽的外侧壁接触；
步骤8、在上述半导体衬底的正面设置正面介质层，所述正面介质层覆盖在半导体衬底的正面，对正面介质层进行刻蚀，以得到贯通所述正面介质层的正面介质层窗口，所述正面介质层窗口在元胞区内位于元胞沟槽的两侧；
步骤9、在上述半导体衬底的正面制备得到源极金属，所述源极金属覆盖在正面介质层上并填充在正面介质层窗口内，填充在正面介质层窗口内的源极金属与对应的第一导电类型源区以及第二导电类型基区欧姆接触；
步骤10、对上述半导体衬底的背面进行减薄，以使得上述终端沟槽内的终端沟槽导电多晶硅从半导体衬底的背面露出，以在终端区内得到终端通孔、位于所述终端通孔内的终端通孔导电多晶硅以及覆盖终端通孔内壁的终端通孔绝缘氧化层，所述终端通孔贯通与终端区对应的半导体衬底；
步骤11、在上述半导体衬底的背面制备得到与终端通孔导电多晶硅欧姆接触的栅极金属以及与元胞区对应的背面电极结构，栅极金属还与元胞导电多晶硅欧姆接触，栅极金属与背面电极结构绝缘隔离。
7.根据权利要求6所述的低EMI深沟槽隔离沟槽型功率半导体器件的制备方法，其特征是，沟槽型功率半导体器件为MOSFET器件时，步骤11具体包括如下步骤：
步骤m1、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤m2、在上述半导体衬底的背面制备得到栅极金属以及漏极金属，所述栅极金属填充在背面介质层终端区窗口内，漏极金属填充在背面介质层元胞区窗口，栅极金属与终端通孔导电多晶硅、元胞导电多晶硅欧姆接触，漏极金属与半导体衬底欧姆接触，且栅极金属与漏极金属绝缘隔离；
步骤m3、在上述半导体衬底的背面制备得到覆盖在栅极金属、漏极金属上的栅漏金属钝化层、以及贯通所述栅漏金属钝化层的栅漏钝化层栅极金属窗口与栅漏钝化层漏极金属窗口，栅极金属通过栅漏金属钝化层与漏极金属间隔，通过栅漏钝化层栅极金属窗口能使得栅极金属露出，通过栅漏钝化层漏极金属窗口能使得漏极金属露出。
8.根据权利要求6所述的低EMI深沟槽隔离沟槽型功率半导体器件的制备方法，其特征是，沟槽型功率半导体器件为IGBT器件时，步骤11具体包括如下步骤：
步骤n1、在半导体衬底背面的元胞区制备所需的第二导电类型集电区；
步骤n2、在上述半导体衬底的背面设置背面介质层，背面介质层覆盖半导体衬底的背面；对背面介质层进行刻蚀，以得到贯通背面介质层的背面介质层终端区窗口以及背面介质层元胞区窗口，所述背面介质层终端区窗口与终端通孔内的终端通孔导电多晶硅对应，背面介质层元胞区窗口与半导体衬底的元胞区对应；
步骤n3、在上述半导体衬底的背面制备得到栅极金属以及集电极金属，所述栅极金属填充在背面介质层终端区窗口内，集电极金属填充在背面介质层元胞区窗口，栅极金属与终端通孔导电多晶硅、元胞导电多晶硅欧姆接触，集电极金属与第二导电类型集电区欧姆接触，且栅极金属与集电极金属绝缘隔离；
步骤n4、在上述半导体衬底的背面制备得到覆盖在栅极金属、集电极金属上的栅集金属钝化层、以及贯通所述栅集金属钝化层的栅集钝化层栅极金属窗口与栅集钝化层集电极金属窗口，栅极金属通过栅集金属钝化层与集电极金属间隔，通过栅集钝化层栅极金属窗口能使得栅极金属露出，通过栅集钝化层集电极金属窗口能使得集电极金属露出。
9.根据权利要求6所述的低EMI深沟槽隔离沟槽型功率半导体器件的制备方法，其特征是，所述终端沟槽的宽度大于元胞沟槽的宽度，所述终端通孔绝缘氧化层的厚度大于元胞沟槽绝缘氧化层的厚度，终端通孔绝缘氧化层、元胞沟槽绝缘氧化层均为二氧化硅层。
10.根据权利要求6所述的低EMI深沟槽隔离沟槽型功率半导体器件的制备方法，其特征是，所述半导体衬底的材料包括硅。
CN201910932285.5A 2019-09-29 2019-09-29 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法 Active CN110600454B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910932285.5A CN110600454B (zh) 2019-09-29 2019-09-29 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法
PCT/CN2020/112957 WO2021057415A1 (zh) 2019-09-29 2020-09-02 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910932285.5A CN110600454B (zh) 2019-09-29 2019-09-29 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN110600454A CN110600454A (zh) 2019-12-20
CN110600454B true CN110600454B (zh) 2021-03-23

Family

ID=68864693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910932285.5A Active CN110600454B (zh) 2019-09-29 2019-09-29 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法

Country Status (2)

Country Link
CN (1) CN110600454B (zh)
WO (1) WO2021057415A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600454B (zh) * 2019-09-29 2021-03-23 南京芯长征科技有限公司 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法
CN117711939B (zh) * 2024-02-05 2024-06-14 深圳腾睿微电子科技有限公司 沟槽型终端igbt器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119709A (ja) * 2002-09-26 2004-04-15 Nec Corp 半導体集積回路
CN101807574B (zh) * 2010-03-30 2012-02-29 无锡新洁能功率半导体有限公司 一种沟槽型功率mos器件及其制造方法
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
CN102969358B (zh) * 2012-12-06 2015-08-19 电子科技大学 一种横向高压功率半导体器件
CN104637994B (zh) * 2013-11-13 2018-02-06 上海华虹宏力半导体制造有限公司 半导体器件及制造方法
CN107204372B (zh) * 2017-07-19 2023-06-06 无锡新洁能股份有限公司 一种优化终端结构的沟槽型半导体器件及制造方法
CN107799602A (zh) * 2017-10-24 2018-03-13 贵州芯长征科技有限公司 能节省终端面积的屏蔽栅mosfet器件及其制备方法
CN109192774A (zh) * 2018-09-06 2019-01-11 江苏中科君芯科技有限公司 栅极双箝位的igbt器件
CN110600454B (zh) * 2019-09-29 2021-03-23 南京芯长征科技有限公司 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法

Also Published As

Publication number Publication date
CN110600454A (zh) 2019-12-20
WO2021057415A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
CN106653836B (zh) 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
US11824090B2 (en) Back side dopant activation in field stop IGBT
US20210057556A1 (en) Igbt devices with 3d backside structures for field stop and reverse conduction
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN108091573B (zh) 屏蔽栅沟槽mosfet esd结构的制造方法
CN110676306B (zh) 低emi深沟槽隔离平面功率半导体器件及其制备方法
CN110600454B (zh) 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法
CN111029408A (zh) 一种集成esd的vdmos器件及制备方法
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN110419111A (zh) 自对准且稳健的绝缘栅双极晶体管器件
CN112864250A (zh) 改善栅漏电荷的沟槽型功率半导体器件及其制备方法
CN112331558A (zh) Ldmos晶体管及其制造方法
CN107731908B (zh) 提高耐压的屏蔽栅mosfet结构及其制备方法
CN107731926B (zh) 提高耐压范围的mosfet器件及其制备方法
CN107658343B (zh) 一种优化器件特性的半导体结构及其制造方法
CN211017088U (zh) 一种集成esd的vdmos器件
CN210443554U (zh) 集成esd保护的屏蔽栅沟槽mosfet
CN110444583B (zh) 低成本高可靠性的功率半导体器件及其制备方法
US11799024B2 (en) Semiconductor device and preparation method therefor
CN116344534B (zh) 可抗esd的沟槽型功率半导体器件及制备方法
CN107658342B (zh) 非对称的屏蔽栅mosfet结构及其制备方法
CN117317023B (zh) 抗辐射半导体器件、工艺、电路、芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220916

Address after: Room 1106-3, No. 62, Suyuan Avenue, Jiangning Development Zone, Nanjing City, Jiangsu Province, 211100 (Jiangning Development Zone)

Patentee after: Jiangsu Chip Long March Microelectronics Group Co.,Ltd.

Patentee after: Nanjing Xinchangzheng Technology Co.,Ltd.

Address before: 211100 block A2, Jiulonghu international enterprise headquarters park, 19 Suyuan Avenue, Nanjing City, Jiangsu Province (Jiangning Development Zone)

Patentee before: Nanjing Xinchangzheng Technology Co.,Ltd.

TR01 Transfer of patent right