CN110444586B - 具有分流区的沟槽栅igbt器件及制备方法 - Google Patents

具有分流区的沟槽栅igbt器件及制备方法 Download PDF

Info

Publication number
CN110444586B
CN110444586B CN201910773364.6A CN201910773364A CN110444586B CN 110444586 B CN110444586 B CN 110444586B CN 201910773364 A CN201910773364 A CN 201910773364A CN 110444586 B CN110444586 B CN 110444586B
Authority
CN
China
Prior art keywords
conductive type
region
groove
conductive
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910773364.6A
Other languages
English (en)
Other versions
CN110444586A (zh
Inventor
李哲锋
许生根
姜梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu CAS IGBT Technology Co Ltd filed Critical Jiangsu CAS IGBT Technology Co Ltd
Priority to CN201910773364.6A priority Critical patent/CN110444586B/zh
Publication of CN110444586A publication Critical patent/CN110444586A/zh
Application granted granted Critical
Publication of CN110444586B publication Critical patent/CN110444586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种具有分流区的沟槽栅IGBT器件及制备方法，其在元胞沟槽槽底的正下方设置第二导电类型分流区，所述第二导电类型分流区包覆元胞沟槽的槽底；在元胞沟槽内填充有发射极金属以及栅极导电多晶硅，所述栅极导电多晶硅在元胞沟槽内位于发射极金属的外圈，发射极金属通过金属绝缘隔离体与栅极导电多晶硅绝缘隔离，栅极导电多晶硅通过绝缘栅氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离，填充在元胞沟槽内的发射极金属与所在元胞沟槽槽底下方的第二导电类型分流区欧姆接触。本发明能有效提升抗闩锁能力以及耐压能力，减小米勒电容，有效提高IGBT器件的开关效率，减低开关损耗。

Description

具有分流区的沟槽栅IGBT器件及制备方法
技术领域
本发明涉及一种沟槽栅IGBT器件及制备方法，尤其是一种具有分流区的沟槽栅IGBT器件及制备方法，属于IGBT器件的技术领域。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它集两种器件的优点于一身，既有MOSFET的电压控制开关、工作频率高与驱动控制电路简单的优点，又有功率晶体管导通压降低，双极导电，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如能源、交通、家用电器及航空航天等国民经济的各个领域。
现有的沟槽栅IGBT，沟槽栅底部为器件的电场集中点，如果不做任何保护，击穿会先发生在沟槽底部，会造成不可逆损坏。另外，沟槽结构增大了元胞中多晶硅的面积，栅极-集电极间的电容因米勒效应成为此器件最关键寄生电容，所述电容的减小对开关功耗的减少和速度的提高起到举足轻重的作用。功耗的减少使得效率提高，而速度的提高使得系统中的电感和电容尺寸减小。而且，一旦寄生晶闸管闩锁，就不能再用栅信号控制器件工作，当有突发浪涌电流发生闩锁时，IGBT结构可能经历破坏性失效，提高器件的抗闩锁能力很有必要。
IGBT器件的开关过程就是对栅极电容进行充放电的过程，栅极电容越大，充放电时间越长，因此，在IGBT开关过程中，栅极电容特别是米勒电容Cgc对IGBT器件的动态损耗具有重要影响。
米勒电容Cgc是集电极与栅电极之间的电容，由栅电极面积、栅电极下方的介质、漂移区中的结电容等决定。减小米勒电容可以有效地提高IGBT的开关速度，降低整体功耗
因此，一个耐电压足够高，抗闩锁能力强，具有低寄生电容的IGBT器件是需要的。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有分流区的沟槽栅IGBT器件及制备方法，其能有效提升抗闩锁能力以及耐压能力，减小米勒电容，有效提高IGBT器件的开关效率，减低开关损耗。
按照本发明提供的技术方案，所述具有分流区的沟槽栅IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心区的有源区，所述有源区内的元胞采用沟槽结构，元胞的元胞沟槽位于半导体基板内；
在元胞沟槽槽底的正下方设置第二导电类型分流区，所述第二导电类型分流区包覆元胞沟槽的槽底；在元胞沟槽内填充有发射极金属以及栅极导电多晶硅，所述栅极导电多晶硅在元胞沟槽内位于发射极金属的外圈，发射极金属通过金属绝缘隔离体与栅极导电多晶硅绝缘隔离，栅极导电多晶硅通过绝缘栅氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离，填充在元胞沟槽内的发射极金属与所在元胞沟槽槽底下方的第二导电类型分流区欧姆接触。
在所述IGBT器件的截面上，在元胞沟槽的两侧设置第一导电类型载流子存储层，所述第一导电类型载流子存储层位于元胞沟槽槽底的上方；在第一导电类型载流子存储层的上方设置第二导电类型基区，在第二导电类型基区内设置第一导电类型发射区以及第二导电类型发射区；
所述第一导电类型发射区、第二导电类型基区以及第一导电类型载流子存储层均与元胞沟槽的外侧壁接触，填充在元胞沟槽内的发射极金属还覆盖在半导体基板上，且覆盖在半导体基板上的发射极金属还与第一导电类型发射区以及第二导电类型发射区欧姆接触。
所述第二导电类型分流区的宽度大于元胞沟槽的宽度，第一导电类型载流子存储层的掺杂浓度小于第二导电类型基区的掺杂浓度，第二导电类型发射区的掺杂浓度大于第二导电类型基区的掺杂浓度，第二导电类型发射区在第二导电类型基区内与第一导电类型发射区接触。
所述半导体基板包括第一导电类型衬底以及与所述第一导电类型衬底邻接的第一导电类型场截止层，元胞沟槽位于第一导电类型衬底内；在第一导电类型场截止层上设置第二导电类型集电区，在所述第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触。
一种具有分流区的沟槽栅IGBT器件的制备方法，所述制备方法包括如下步骤：
步骤1、提供具有第一导电类型的半导体基板，所述半导体半导体基板包括第一导电类型衬底；
步骤2、选择性地掩蔽和刻蚀所述第一导电类型衬底的正面，以对第一导电类型衬底的正面刻蚀后得到元胞沟槽；
步骤3、在第一导电类型衬底正面的上方进行第二导电类型杂质离子的注入，以得到位于元胞沟槽槽底正下方的第二导电类型分流区，所述第二导电类型分流区包覆元胞沟槽的槽底；
步骤4、在第一导电类型衬底的正面设置第二氧化层，所述第二氧化层覆盖第一导电类型衬底的正面，且第二氧化层还覆盖元胞沟槽的侧壁以及底壁；
步骤5、在上述第一导电类型衬底的正面进行多晶硅淀积，以得到覆盖第一导电类型衬底正面的多晶硅体，且所述多晶硅体还填充在元胞沟槽内；
步骤6、对上述的多晶硅体进行干法刻蚀，以去除第一导电类型衬底正面的多晶硅体，得到位于元胞沟槽内的栅极导电多晶硅以及位于元胞沟槽中心区的槽体孔，栅极导电多晶硅位于槽体孔的外圈，通过槽体孔能使得元胞沟槽槽底中心区的第二氧化层裸露；
步骤7、在上述元胞沟槽的外侧制备所需的第一导电类型载流子存储层、第二导电类型基区、第一导电类型发射区以及第二导电类型发射区，所述第一导电类型载流子存储层位于元胞沟槽槽底的上方，第二导电类型基区位于第一导电类型类型载流子存储层的上方，第一导电类型发射区、第二导电类型发射区位于第二导电类型基区内，第一导电类型发射区、第二导电类型基区以及第一导电类型载流子存储层均与元胞沟槽的外侧壁接触；
步骤8、在上述第一导电类型衬底的正面制作所需的绝缘隔离层，所述绝缘隔离层覆盖在第一导电类型衬底的正面、元胞沟槽内的栅极导电多晶硅上以及通过槽体孔裸露的第二氧化层上；
步骤9、对上述绝缘隔离层进行刻蚀，以去除覆盖第一导电类型衬底正面的绝缘隔离层、第二氧化层以及与槽体孔正对应的绝缘隔离层与第二氧化层，以在元胞沟槽内得到槽内金属接触孔、金属绝缘隔离体以及绝缘栅氧化层，栅极导电多晶硅通过绝缘栅氧化层能与元胞沟槽的侧壁以及底壁绝缘隔离，通过槽内金属接触孔能使得元胞沟槽中心区的槽底裸露；
步骤10、在上述第一导电类型衬底的正面进行金属层淀积，以得到覆盖第一导电类型衬底正面的发射极金属，且所述发射极金属还填充在元胞沟槽的槽内金属接触孔内，填充在槽内金属接触孔内的发射极金属与所在元胞沟槽槽底正下方的第二导电类型分流区欧姆接触，发射极金属通过金属绝缘隔离体与栅极导电多晶硅绝缘隔离；覆盖在第一导电类型衬底上的发射极金属能与第一导电类型发射区以及第二导电类型发射区欧姆接触；
步骤11、在第一导电类型衬底的背面制备得到所需的第一导电类型场截止层，并在所述第一导电类型场截止层上设置第二导电类型集电区；
步骤12、在上述第二导电类型集电区进行金属淀积，以在第二导电类型集电区上得到集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触。
所述第二导电类型分流区的宽度大于元胞沟槽的宽度，第一导电类型载流子存储层的掺杂浓度小于第二导电类型基区的掺杂浓度，第二导电类型发射区的掺杂浓度大于第二导电类型基区的掺杂浓度，第二导电类型发射区在第二导电类型基区内与第一导电类型发射区接触。
步骤2以及步骤3中，具体过程为：
在第一导电类型衬底的正面设置第一氧化层，对第一氧化层进行光刻后，对第一导电类型衬底的正面进行刻蚀，以在第一导电类型衬底内得到元胞沟槽；
利用第一氧化层的阻挡，在第一导电类型衬底正面的上方进行第二导电类型杂质离子的注入，以在元胞沟槽槽底的正下方得到第二导电类型分流区，在得到第二导电类型分流区后，去除第一导电类型衬底正面的第一氧化层。
所述衬底的材料包括硅，第一氧化层通过热氧化或淀积方式设置于第一导电类型衬底的正面。
步骤11中，对第一导电类型衬底的背面进行减薄，并在减薄后，对第一导电类型衬底的背面进行第一导电类型杂质离子的注入，以在第一导电类型衬底的背面得到第一导电类型场截止层，所述第一导电类型场截止层的掺杂浓度大于第一导电类型衬底的掺杂浓度。
所述元胞沟槽的宽度为1μm～10μm。
所述“第一导电类型”和“第二导电类型”两者中，对于N型IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型IGBT件，第一导电类型与第二导电类型所指的类型与N型功率半导体器件正好相反。
本发明的优点：第二导电类型分流区位于元胞沟槽槽底的正下方，且第二导电类型分流区与填充在元胞沟槽内的发射极金属欧姆接触，可以改善闩锁电流密度，提升了IGBT芯片的抗闩锁能力；利用元胞沟槽槽底下方的第二导电类型分流区，可防止在阻断模式大电场在元胞沟槽底部的发展，使得耐压增大；另外，在元胞沟槽发射极金属位于中心区，栅极导电多晶硅位于发射极金属的外圈且通过金属绝缘隔离体能与发射极金属绝缘隔离，与现有技术的沟槽栅IGBT结构相比，栅极导电多晶硅与集电极间的米勒电容Cgc减小，能有效提高了IGBT器件的开关效率，降低开关功耗。
附图说明
图1为本发明的结构示意图。
图2～图10为本发明具体实施工艺步骤剖视图，其中
图2为本发明得到元胞沟槽后的剖视图。
图3为本发明得到P+分流区后的剖视图。
图4为本发明得到第二氧化层后的剖视图。
图5为本发明得到多晶硅体后的剖视图。
图6为本发明得到栅极导电多晶硅后的剖视图。
图7为本发明N+发射极区以及P+发射区后的剖视图。
图8为本发明得到槽内金属接触孔后的剖视图。
图9为本发明得到发射极金属后的剖视图。
图10为本发明得到集电极金属层后的剖视图。
附图标记说明：1-发射极金属、2-金属绝缘隔离体、3-N+发射区、4-P+发射区、5-P型基区、6-栅极导电多晶硅、7-N型载流子存储层、8-绝缘栅氧化层、9-P+分流区、10-N型衬底、11-N型场截止层、12-P+集电区、13-集电极金属层、14-第一氧化层、15-元胞沟槽、16-多晶硅体、17-第二氧化层、18-槽体孔以及19-槽内金属接触孔。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1和图10所示，为了能有效提升抗闩锁能力以及耐压能力，减小米勒电容，有效提高IGBT器件的开关效率，减低开关损耗，以N型IGBT器件为例，本发明包括具有N型的半导体基板以及设置于所述半导体基板中心区的有源区，所述有源区内的元胞采用沟槽结构，元胞的元胞沟槽15位于半导体基板内；
在元胞沟槽15槽底的正下方设置P+分流区9，所述P+分流区9包覆元胞沟槽15的槽底；在元胞沟槽15内填充有发射极金属1以及栅极导电多晶硅6，所述栅极导电多晶硅6在元胞沟槽15内位于发射极金属1的外圈，发射极金属1通过金属绝缘隔离体2与栅极导电多晶硅6绝缘隔离，栅极导电多晶硅6通过绝缘栅氧化层8与所在元胞沟槽15的侧壁以及底壁绝缘隔离，填充在元胞沟槽15内的发射极金属1与所在元胞沟槽15槽底下方的P+分流区9欧姆接触。
具体地，所述半导体基板包括N衬底10以及与所述N型衬底10邻接的N型场截止层11，元胞沟槽15位于N型衬底10内；在N型场截止层11上设置P+集电区12，在所述P+集电区12上设置集电极金属层13，所述集电极金属层13与P+集电区12欧姆接触。半导体基板的材料包括硅，当然，半导体基板也可以采用其他的材料，具体可以根据需要进行选择，此处不再赘述。N型场截止层11的掺杂浓度大于N型衬底10的掺杂浓度，元胞沟槽15位于N型衬底10内，元胞沟槽15的槽口与N型衬底10的正面对应，元胞沟槽15的深度小于N型衬底10的厚度。N型场截止层11、P+集电区12以及集电极金属层13构成半导体基板的背面结构，利用所述背面结构能形成IGBT器件的集电极。具体实施时，集电极还可以采用其他的结构形式，具体可以根据需要进行选择，此处不再赘述。
本发明实施例中，有源区位于N型衬底10的中心区，一般地，在有源区的外圈还设置终端保护区，利用终端保护区与有源区配合，能提高IGBT器件的耐压，终端保护区的具体结构形式以及与有源区的具体配合关系均与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。有源区内的元胞采用沟槽结构，即有源区内的元胞包括元胞沟槽15。
在每个元胞沟槽15槽底的正下方设置P+分流区9，P+分流区9与元胞沟槽15的槽底接触，且通过P+分流区9能实现对元胞沟槽15槽底的包覆。在元胞沟槽15内填充有栅极导电多晶硅6以及发射极金属1，一般地，填充在元胞沟槽15内的发射极金属1位于元胞沟槽15内的中心区，在元胞沟槽15内，栅极导电多晶硅6位于发射极金属1的外圈。发射极金属1通过金属绝缘隔离体2与栅极导电多晶硅6绝缘隔离，栅极导电多晶硅6通过绝缘栅氧化层8能与元胞沟槽15的侧壁以及底壁绝缘隔离。金属绝缘隔离体2可以采用氧化硅、硼磷硅玻璃或其他能实现绝缘隔离的材料，金属绝缘隔离体2在元胞沟槽15内实现对栅极导电多晶硅6进行包覆，实现发射极金属1与栅极导电多晶硅6的绝缘隔离，通过栅极导电多晶硅6能形成IGBT器件的栅电极，具体形成栅电极的结构形式与现有相一致，此处不再赘述。
进一步地，在所述IGBT器件的截面上，在元胞沟槽15的两侧设置N型载流子存储层7，所述N型载流子存储层7位于元胞沟槽15槽底的上方；在N型载流子存储层7的上方设置P型基区5，在P型基区5内设置N+发射区3以及P+发射区4；
所述N+发射区3、P型基区5以及N型载流子存储层7均与元胞沟槽15的外侧壁接触，填充在元胞沟槽15内的发射极金属1还覆盖在半导体基板上，且覆盖在半导体基板上的发射极金属1还与N+发射区3以及P+发射区4欧姆接触。
本发明实施例中，N型载流子存储层7位于元胞沟槽15的两侧，且N型载流子存储层7与元胞沟槽15槽底的上方，N型载流子存储层7与元胞沟槽15的外侧壁接触。P型基区5位于N型载流子存储层7的上方，P型基区5与N型载流子存储层7邻接，P型基区5与元胞沟槽15的侧壁也接触。在P型基区5内设置N+发射区3以及P+发射区4，其中，P+发射区4的深度大于N+发射区3的深度，P+发射区4与N+发射区3接触，P+发射区4邻近元胞沟槽15的端部位于N+发射区3的下方，N+发射区3与元胞沟槽15的侧壁接触。具体实施时，发射极金属1还覆盖在N型衬底10的正面，覆盖在N型衬底10正面的发射极金属1还与N+发射区3以及P+发射区4欧姆接触，通过发射极金属1能形成IGBT器件的发射极。
具体实施时，所述P+分流区9的宽度大于元胞沟槽15的宽度，N型载流子存储层7的掺杂浓度小于P型基区5的掺杂浓度，P+发射区4的掺杂浓度大于P型基区5的掺杂浓度，P+发射区4在P型基区5内与N+发射区3接触。
本发明实施例中，元胞沟槽15的宽度为1μm～10μm，P+分流区9的宽度大于元胞沟槽15的宽度，从而能利用P+分流区9能实现对元胞沟槽15的底部包覆。
综上，P+分流区9位于元胞沟槽15槽底的正下方，且P+分流区9与填充在元胞沟槽15内的发射极金属1欧姆接触，可以改善闩锁电流密度，提升了IGBT芯片的抗闩锁能力；利用元胞沟槽15槽底下方的P+分流区9，可防止在阻断模式大电场在元胞沟槽15底部的发展，使得耐压增大；另外，在元胞沟槽15内发射极金属1位于中心区，栅极导电多晶硅6位于发射极金属1的外圈且通过金属绝缘隔离体2能与发射极金属1绝缘隔离，与现有技术的沟槽栅IGBT结构相比，栅极导电多晶硅6与集电极间的米勒电容Cgc减小，能有效提高了IGBT器件的开关效率，降低开关功耗。
如图2～图10所示，上述结构的沟槽栅IGBT器件，可以通过下述工艺步骤制备得到，具体地，所述制备方法包括如下步骤：
步骤1、提供具有N导电类型的半导体基板，所述半导体半导体基板包括N型衬底10；
具体地，半导体基板的材料包括硅，具体材料类型可以根据需要进行选择，此处不再赘述。N型衬底10具有正面以及与所述正面正对应的背面。
步骤2、选择性地掩蔽和刻蚀所述N型衬底10的正面，以对N型衬底10的正面刻蚀后得到元胞沟槽15；
具体地，在N型衬底10的正面设置第一氧化层14，所述第一氧化层14可以通过热氧化或淀积方式得到，第一氧化层14覆盖N型衬底10的正面。在得到第一氧化层14后，利用现有常用的技术手段能制备得到元胞沟槽15，即在第一氧化层14上涂覆光刻胶，对光刻胶进行光刻且对N型衬底10的正面进行刻蚀后，能得到元胞沟槽15，元胞沟槽15的槽口与N型衬底10的正面对应，元胞沟槽15的深度小于N型衬底10的厚度，如图2所示。元胞沟槽15的宽度为1μm～10μm。
步骤3、在N型衬底10正面的上方进行P型杂质离子的注入，以得到位于元胞沟槽15槽底正下方的P+分流区9，所述P+分流区9包覆元胞沟槽15的槽底；
具体地，利用第一氧化层14对N型衬底10正面的遮挡，在进行P型杂质离子注入后，能在元胞沟槽15槽底的正下方得到P+分流区9，所述P+分流区9包覆元胞沟槽15的槽底，如图3所示。具体制备得到P+分流区9的工艺过程与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。在得到P+分流区9后，利用现有常用的技术手段将第一氧化层14从N型衬底10的正面去除。
步骤4、在N型衬底10的正面设置第二氧化层17，所述第二氧化层17覆盖N型衬底10的正面，且第二氧化层17还覆盖元胞沟槽15的侧壁以及底壁；
具体地，所述第二氧化层17可以为二氧化硅层，第二氧化层17可以通过热氧化或淀积等方式制备得到，第二氧化层17覆盖N型衬底10的正面，且第二氧化层17还覆盖元胞沟槽15的侧壁以及底壁，如图4所示。
步骤5、在上述N型衬底10的正面进行多晶硅淀积，以得到覆盖N型衬底10正面的多晶硅体16，且所述多晶硅体16还填充在元胞沟槽15内；
具体地，利用现有常用的技术手段淀积多晶硅体16，多晶硅体16覆盖在N型衬底10的正面，且多晶硅体16还填充在元胞沟槽15内，如图5所示。
步骤6、对上述的多晶硅体16进行干法刻蚀，以去除N型衬底10正面的多晶硅体16，得到位于元胞沟槽15内的栅极导电多晶硅6以及位于元胞沟槽15中心区的槽体孔18，栅极导电多晶硅6位于槽体孔18的外圈，通过槽体孔18能使得元胞沟槽15槽底中心区的第二氧化层17裸露；
具体地，对多晶硅体16干法刻蚀后，能去除N型衬底10正面的多晶硅体16，同时，也能将元胞沟槽15中心区的多晶硅体16去除，从而能在元胞沟槽15的中心区得到槽体孔18，在元胞沟槽15内剩余的多晶硅体16能形成栅极导电多晶硅体5。槽体孔18贯通栅极导电多晶硅6，即通过槽体孔18能使得元胞沟槽15槽底中心区的第二氧化层17裸露，如图6所示。
步骤7、在上述元胞沟槽15的外侧制备所需的N型载流子存储层7、P型基区5、N+发射区3以及P+发射区4，所述N型载流子存储层7位于元胞沟槽15槽底的上方；P型基区5位于N型载流子存储层7的上方，N+发射区3以及P+发射区4位于P型基区5内，N+发射区3、P型基区5以及N型载流子存储层7均与元胞沟槽7的外侧壁接触；
具体地，采用本技术领域常用的技术手段能制备得到N型载流子存储层7、P型基区5、N+发射区3以及P+发射区4，如图7所示。
步骤8、在上述N型衬底10的正面制作所需的绝缘隔离层，所述绝缘隔离层覆盖在N型衬底10的正面、元胞沟槽15内的栅极导电多晶硅6上以及通过槽体孔18裸露的第二氧化层17上；
具体地，绝缘隔离层可以为二氧化硅层或硼磷硅玻璃，得到的绝缘隔离层覆盖在N型衬底10的正面，并覆盖在栅极导电多晶硅6以及填充在槽体孔18的孔底；
步骤9、对上述绝缘隔离层进行刻蚀，以去除覆盖N型衬底10正面的绝缘隔离层、第二氧化层17以及与槽体孔18正对应的绝缘隔离层与第二氧化层17，以在元胞沟槽15内得到槽内金属接触孔19、金属绝缘隔离体2以及绝缘栅氧化层8，栅极导电多晶硅6通过绝缘栅氧化层8能与元胞沟槽15的侧壁以及底壁绝缘隔离，通过槽内金属接触孔19能使得元胞沟槽15中心区的槽底裸露；
具体地，通过本技术领域常用的技术手段实现对绝缘隔离层进行刻蚀，以去除N型衬底10正面的绝缘隔离层以及第二氧化层17，且将与槽体孔18孔底对应的绝缘隔离层以及第二氧化层17均去除。对相应部分的第二氧化层17去除后，能得到位于元胞沟槽15内的绝缘栅氧化层8；对相应部分的绝缘隔离层去除后，能得到金属绝缘隔离体2。本发明实施例中，为了能有效实现对栅极导电多晶硅6的包覆，金属绝缘隔离体2还覆盖元胞沟槽15槽口外，即在垂直方向上，金属绝缘隔离体2与N+发射区3存在交叠，在元胞沟槽15的中心区得到槽内金属接触孔19，如图8所示。
步骤10、在上述N型衬底10的正面进行金属层淀积，以得到覆盖N型衬底10正面的发射极金属1，且所述发射极金属1还填充在元胞沟槽15的槽内金属接触孔19内，填充在槽内金属接触孔19内的发射极金属1与所在元胞沟槽15槽底正下方的P+分流区9欧姆接触，发射极金属1通过金属绝缘隔离体2与栅极导电多晶硅6绝缘隔离；
具体地，采用本技术领域常用的技术手段进行金属层淀积，得到发射极金属1，发射极金属1覆盖在N型衬底10的正面，并填充在元胞沟槽15的槽内金属接触孔19内，填充在填充在槽内金属接触孔19内的发射极金属1与所在元胞沟槽15槽底正下方的P+分流区9欧姆接触，发射极金属1通过金属绝缘隔离体2与栅极导电多晶硅6绝缘隔离。同时，覆盖在N型衬底10正面上的发射极金属1，能与N+发射区3以及P+发射区4欧姆接触，如图9所示。
步骤11、在N型衬底1的背面制备得到所需的N型场截止层11，并在所述N型场截止层11上设置P+集电区12；
具体地，对N型衬底10的背面进行减薄，并在减薄后，对N型衬底10的背面进行N型杂质离子的注入，以在N型衬底10的背面得到N型场截止层11，所述N型场截止层11的掺杂浓度大于N型衬底10的掺杂浓度。
本发明实施例中，采用本技术领域常用的技术手段对N型衬底10的背面减薄，并在进行N型杂质离子后，能得到N型场截止层11，N型场截止层11的厚度小于N型衬底10的厚度。
步骤12、在上述P+集电区12进行金属淀积，以在P+集电区12上得到集电极金属层13，所述集电极金属层13与P+集电区12欧姆接触。
具体地，采用本技术领域常用的技术手段能得到P+集电区12以及集电极金属层13，通过集电极金属层13与P+集电区12配合能形成IGBT器件的集电极结构。

Claims (10)

1.一种具有分流区的沟槽栅IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心区的有源区，所述有源区内的元胞采用沟槽结构，元胞的元胞沟槽位于半导体基板内；其特征是：
在元胞沟槽槽底的正下方设置第二导电类型分流区，所述第二导电类型分流区包覆元胞沟槽的槽底；在元胞沟槽内填充有发射极金属以及栅极导电多晶硅，所述栅极导电多晶硅在元胞沟槽内位于发射极金属的外圈，发射极金属通过金属绝缘隔离体与栅极导电多晶硅绝缘隔离，栅极导电多晶硅通过绝缘栅氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离，填充在元胞沟槽内的发射极金属与所在元胞沟槽槽底下方的第二导电类型分流区欧姆接触。
2.根据权利要求1所述的具有分流区的沟槽栅IGBT器件，其特征是：在所述IGBT器件的截面上，在元胞沟槽的两侧设置第一导电类型载流子存储层，所述第一导电类型载流子存储层位于元胞沟槽槽底的上方；在第一导电类型载流子存储层的上方设置第二导电类型基区，在第二导电类型基区内设置第一导电类型发射区以及第二导电类型发射区；
所述第一导电类型发射区、第二导电类型基区以及第一导电类型载流子存储层均与元胞沟槽的外侧壁接触，填充在元胞沟槽内的发射极金属还覆盖在半导体基板上，且覆盖在半导体基板上的发射极金属还与第一导电类型发射区以及第二导电类型发射区欧姆接触。
3.根据权利要求2所述的具有分流区的沟槽栅IGBT器件，其特征是：所述第二导电类型分流区的宽度大于元胞沟槽的宽度，第一导电类型载流子存储层的掺杂浓度小于第二导电类型基区的掺杂浓度，第二导电类型发射区的掺杂浓度大于第二导电类型基区的掺杂浓度，第二导电类型发射区在第二导电类型基区内与第一导电类型发射区接触。
4.根据权利要求1所述的具有分流区的沟槽栅IGBT器件，其特征是：所述半导体基板包括第一导电类型衬底以及与所述第一导电类型衬底邻接的第一导电类型场截止层，元胞沟槽位于第一导电类型衬底内；在第一导电类型场截止层上设置第二导电类型集电区，在所述第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触。
5.一种具有分流区的沟槽栅IGBT器件的制备方法，其特征是，所述制备方法包括如下步骤：
步骤1、提供具有第一导电类型的半导体基板，所述半导体基板包括第一导电类型衬底；
步骤2、选择性地掩蔽和刻蚀所述第一导电类型衬底的正面，以对第一导电类型衬底的正面刻蚀后得到元胞沟槽；
步骤3、在第一导电类型衬底正面的上方进行第二导电类型杂质离子的注入，以得到位于元胞沟槽槽底正下方的第二导电类型分流区，所述第二导电类型分流区包覆元胞沟槽的槽底；
步骤4、在第一导电类型衬底的正面设置第二氧化层，所述第二氧化层覆盖第一导电类型衬底的正面，且第二氧化层还覆盖元胞沟槽的侧壁以及底壁；
步骤5、在上述第一导电类型衬底的正面进行多晶硅淀积，以得到覆盖第一导电类型衬底正面的多晶硅体，且所述多晶硅体还填充在元胞沟槽内；
步骤6、对上述的多晶硅体进行干法刻蚀，以去除第一导电类型衬底正面的多晶硅体，得到位于元胞沟槽内的栅极导电多晶硅以及位于元胞沟槽中心区的槽体孔，栅极导电多晶硅位于槽体孔的外圈，通过槽体孔能使得元胞沟槽槽底中心区的第二氧化层裸露；
步骤7、在上述元胞沟槽的外侧制备所需的第一导电类型载流子存储层、第二导电类型基区、第一导电类型发射区以及第二导电类型发射区，所述第一导电类型载流子存储层位于元胞沟槽槽底的上方，第二导电类型基区位于第一导电类型载流子存储层的上方，第一导电类型发射区、第二导电类型发射区位于第二导电类型基区内，第一导电类型发射区、第二导电类型基区以及第一导电类型载流子存储层均与元胞沟槽的外侧壁接触；
步骤8、在上述第一导电类型衬底的正面制作所需的绝缘隔离层，所述绝缘隔离层覆盖在第一导电类型衬底的正面、元胞沟槽内的栅极导电多晶硅上以及通过槽体孔裸露的第二氧化层上；
步骤9、对上述绝缘隔离层进行刻蚀，以去除覆盖第一导电类型衬底正面的绝缘隔离层、第二氧化层以及与槽体孔正对应的绝缘隔离层与第二氧化层，以在元胞沟槽内得到槽内金属接触孔、金属绝缘隔离体以及绝缘栅氧化层，栅极导电多晶硅通过绝缘栅氧化层能与元胞沟槽的侧壁以及底壁绝缘隔离，通过槽内金属接触孔能使得元胞沟槽中心区的槽底裸露；
步骤10、在上述第一导电类型衬底的正面进行金属层淀积，以得到覆盖第一导电类型衬底正面的发射极金属，且所述发射极金属还填充在元胞沟槽的槽内金属接触孔内，填充在槽内金属接触孔内的发射极金属与所在元胞沟槽槽底正下方的第二导电类型分流区欧姆接触，发射极金属通过金属绝缘隔离体与栅极导电多晶硅绝缘隔离；覆盖在第一导电类型衬底上的发射极金属能与第一导电类型发射区以及第二导电类型发射区欧姆接触；
步骤11、在第一导电类型衬底的背面制备得到所需的第一导电类型场截止层，并在所述第一导电类型场截止层上设置第二导电类型集电区；
步骤12、在上述第二导电类型集电区进行金属淀积，以在第二导电类型集电区上得到集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触。
6.根据权利要求5所述具有分流区的沟槽栅IGBT器件的制备方法，其特征是，所述第二导电类型分流区的宽度大于元胞沟槽的宽度，第一导电类型载流子存储层的掺杂浓度小于第二导电类型基区的掺杂浓度，第二导电类型发射区的掺杂浓度大于第二导电类型基区的掺杂浓度，第二导电类型发射区在第二导电类型基区内与第一导电类型发射区接触。
7.根据权利要求5所述具有分流区的沟槽栅IGBT器件的制备方法，其特征是，步骤2以及步骤3中，具体过程为：
在第一导电类型衬底的正面设置第一氧化层，对第一氧化层进行光刻后，对第一导电类型衬底的正面进行刻蚀，以在第一导电类型衬底内得到元胞沟槽；
利用第一氧化层的阻挡，在第一导电类型衬底正面的上方进行第二导电类型杂质离子的注入，以在元胞沟槽槽底的正下方得到第二导电类型分流区，在得到第二导电类型分流区后，去除第一导电类型衬底正面的第一氧化层。
8.根据权利要求7所述具有分流区的沟槽栅IGBT器件的制备方法，其特征是，所述衬底的材料包括硅，第一氧化层通过热氧化或淀积方式设置于第一导电类型衬底的正面。
9.根据权利要求5所述具有分流区的沟槽栅IGBT器件的制备方法，其特征是，步骤11中，对第一导电类型衬底的背面进行减薄，并在减薄后，对第一导电类型衬底的背面进行第一导电类型杂质离子的注入，以在第一导电类型衬底的背面得到第一导电类型场截止层，所述第一导电类型场截止层的掺杂浓度大于第一导电类型衬底的掺杂浓度。
10.根据权利要求5所述具有分流区的沟槽栅IGBT器件的制备方法，其特征是，所述元胞沟槽的宽度为1μm～10μm。
CN201910773364.6A 2019-08-21 2019-08-21 具有分流区的沟槽栅igbt器件及制备方法 Active CN110444586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910773364.6A CN110444586B (zh) 2019-08-21 2019-08-21 具有分流区的沟槽栅igbt器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910773364.6A CN110444586B (zh) 2019-08-21 2019-08-21 具有分流区的沟槽栅igbt器件及制备方法

Publications (2)

Publication Number Publication Date
CN110444586A CN110444586A (zh) 2019-11-12
CN110444586B true CN110444586B (zh) 2022-10-25

Family

ID=68436761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910773364.6A Active CN110444586B (zh) 2019-08-21 2019-08-21 具有分流区的沟槽栅igbt器件及制备方法

Country Status (1)

Country Link
CN (1) CN110444586B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022063210A1 (zh) * 2020-09-24 2022-03-31 比亚迪半导体股份有限公司 半导体元胞结构、igbt元胞结构、半导体结构及其制备方法
CN112510036B (zh) * 2020-10-27 2023-01-31 广东美的白色家电技术创新中心有限公司 一种igbt器件及智能功率模块
CN114334648B (zh) * 2021-12-29 2024-04-19 江苏中科君芯科技有限公司 均热沟槽栅igbt的制作工艺及均热沟槽栅igbt结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
CN102969351B (zh) * 2012-12-07 2015-07-08 株洲南车时代电气股份有限公司 一种平面栅型igbt芯片
CN105355656B (zh) * 2015-11-23 2019-02-15 江苏物联网研究发展中心 能降低米勒电容的超结igbt器件
CN105789290B (zh) * 2016-04-26 2018-10-23 电子科技大学 一种沟槽栅igbt器件及其制造方法

Also Published As

Publication number Publication date
CN110444586A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
CN106653836B (zh) 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107799582B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107799587B (zh) 一种逆阻型igbt及其制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
CN107731899B (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN108321193B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN114975602A (zh) 一种高可靠性的igbt芯片及其制作方法
CN113838916A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN110676306B (zh) 低emi深沟槽隔离平面功率半导体器件及其制备方法
CN113270475B (zh) 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN103855206A (zh) 绝缘栅双极晶体管及其制造方法
CN110943124A (zh) Igbt芯片及其制造方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN113270474B (zh) 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN107658343B (zh) 一种优化器件特性的半导体结构及其制造方法
CN115083895A (zh) 一种背面变掺杂结构的场截止igbt芯片制作方法
CN110473905B (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant