CN105789290B - 一种沟槽栅igbt器件及其制造方法 - Google Patents
一种沟槽栅igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN105789290B CN105789290B CN201610264356.5A CN201610264356A CN105789290B CN 105789290 B CN105789290 B CN 105789290B CN 201610264356 A CN201610264356 A CN 201610264356A CN 105789290 B CN105789290 B CN 105789290B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- charge storage
- groove
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000009825 accumulation Methods 0.000 claims abstract description 10
- 238000003860 storage Methods 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 238000000137 annealing Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 230000005684 electric field Effects 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 54
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 12
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000009471 action Effects 0.000 abstract description 3
- 238000011982 device technology Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-O hydridodioxygen(1+) Chemical compound [OH+]=O MYMOFIZGZYHOMD-UHFFFAOYSA-O 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明是一种沟槽栅IGBT器件及其制造方法，属于功率半导体器件技术领域,涉及绝缘栅双极型晶体管。本发明通过相互耦合的复合沟槽结构和载流子存储层的引入，在IEGT器件栅电极的底部引入与发射极连接的电极，这一方面在一定的沟槽深度和宽度下减小了栅电极的深度和宽度，另一方面通过引入的与发射极连接的电极的屏蔽作用，减小了器件的栅极电容，特别是栅极‑集电极电容，提高器件的开关速度，降低器件的开关损耗；同时，耦合的载流子存储层的引入补偿了由于与发射极连接的栅下电极的引入对器件正向导通特性的不利影响，进一步改善了整个漂移区的载流子浓度分布，获得了更好的器件正向导通压降和开关损耗的折中。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及注入增强沟槽栅绝缘栅双极型晶体管(Injection-Enhanced Gate Transistor，IEGT)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了多种IGBT器件结构，使器件性能得到了稳步的提升。通过采用超宽的沟槽栅电极和窄的沟槽栅电极之间的间距，业界提出了IEGT器件结构。IEGT器件超宽沟槽栅电极和窄的沟槽栅电极之间的间距减小了发射极端少数载流子的抽取通道，引入了器件发射极端的载流子增强效应，增强了漂移区的载流子注入，因此，提高了N型漂移区的电导调制，改善了整个N型漂移区的载流子浓度分布，使IGBT获得了低的正向导通压降和改善的正向导通压降和关断损耗的折中。然而，对于IEGT器件结构，由于超宽沟槽栅电极的采用，导致：1)器件栅极电容(特别是栅极-集电极电容)大，对于IGBT，器件的开关过程就是对栅极电容进行冲、放电的过程，栅极电容越大冲、放电时间越长，大的栅极电容(特别是栅极-集电极电容)降低了器件的开关速度，增大了器件的开关损耗，影响了器件的正向导通压降和开关损耗的折中特性；2)工艺上难以实现，宽和深的沟槽栅电极在工艺上填充难度大，工艺上难以实现。
发明内容
本发明的目的是为了进一步提高IEGT器件的性能，并增强可靠性，在传统IEGT器件结构的基础上(如图1所示)，提供一种沟槽栅IGBT(如图2所示)及其制作方法。本发明通过相互耦合的复合沟槽结构和载流子存储层的引入，在IEGT器件栅电极的底部引入与发射极连接的电极，这一方面在一定的沟槽深度和宽度下减小了栅电极的深度和宽度，另一方面通过引入的与发射极连接的电极的屏蔽作用，减小了器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，降低器件的开关损耗；同时，耦合的载流子存储层的引入补偿了由于与发射极连接的栅下电极的引入对器件正向导通特性的不利影响，进一步改善了整个漂移区的载流子浓度分布，获得了更好的器件正向导通压降和开关损耗的折中；此外，通过底部引入电极周围的厚介质层进一步屏蔽了N型电荷存储层对器件击穿电压的不利影响，在一定的器件沟槽深度和沟槽MOS结构密度的情况下进一步提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性。本发明提供的制作方法通过两次电极填充工艺填充沟槽，工艺难度小。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
本发明的技术方案为：一种沟槽栅IGBT器件，包括从下至上依次层叠设置的集电极金属12、P型集电极区11、N型电场阻止层10、N型漂移区9和发射极金属1；所述N型漂移区9上层两侧分别具有N+发射区5、P+发射区6、P型基区7和N型电荷存储层8；所述P型基区7位于N型电荷存储层8上表面，N+发射区5和P+发射区6并列位于P型基区7上表面；N+发射区5和P+发射区6的上表面与发射极金属1连接；所述N型漂移区上层中部具有栅极结构；其特征在于，所述栅极结构包括第一介质层2、栅电极3、栅介质层41、第二介质层42、第三介质层43和底部电极13；所述底部电极13位于两侧的N型电荷存储层8之间且底部电极13上表面的深度小于N型电荷存储层8的结深，底部电极13下表面的深度大于N型电荷存储层8的结深；所述底部电极的侧面和底面通过第二介质层42分别与N型电荷存储层8和N型漂移区9隔离；所述底部电极13上表面中部与发射极金属1连接；所述底部电极13上表面两侧与发射极金属1之间具有栅电极3，所述栅电极3底部深度大于P型基区7的结深；所述栅电极3通过第一介质层2与发射极金属1隔离，栅电极3通过第三介质层43与底部电极13隔离，栅电极3通过栅介质层41与N+发射区5、P型基区7和N型电荷存储层8隔离。
本发明总的技术方案,为了进一步提高IEGT器件的性能，并增强可靠性，需要在一定的沟槽宽度和深度下减小器件的栅极电容并降低沟槽填充的工艺制备难度，同时进一步增强发射极端的载流子注入增强效应并减小沟槽底部的电场集中，提高器件的击穿电压并增强可靠性，本发明通过相互耦合的复合沟槽结构和载流子存储层的引入，在IEGT器件栅电极的底部引入与发射极连接的底部电极，这一方面在一定的沟槽深度和宽度下减小了栅电极的深度和宽度，另一方面通过引入的底部电极以及底部电极/发射极与栅电极之间的厚介质层的屏蔽作用，在不影响IEGT器件阈值电压和开通的情况下，屏蔽了栅极和集电极的耦合，将栅极-集电极电容转换为栅极-发射极电容，大大减小了栅极-集电极电容，同时通过厚介质层2和第三介质层43的作用使从栅极-集电极电容转换而增加的栅极-发射极电容远远小于由于栅电极的深度和宽度减小而减小的栅极-发射极电容，从而大大减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容，提高了器件的开关速度，降低了器件的开关损耗。同时，耦合的载流子存储层的引入补偿了由于与发射极连接的底部电极的引入对器件正向导通特性的不利影响，进一步增强了发射极端的载流子注入增强效应，进一步改善了整个漂移区的载流子浓度分布，获得了更好的器件正向导通压降和开关损耗的折中；此外，通过底部电极周围的厚介质层进一步屏蔽了N型电荷存储层对器件击穿电压的不利影响，在一定的器件沟槽深度和沟槽MOS结构密度的情况下进一步提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性。
进一步的，所述底部电极13延伸入N型电荷存储层8中。
进一步的，所述底部电极13与P型基区7下表面之间的N型电荷存储层8中具有N+层14，所述N+层14的侧面与栅介质层41连接，所述N+层14的浓度大于N型电荷存储层8的浓度。
进一步的，所述栅极结构的宽度远大于P型基区7的宽度，所述栅电极3的宽度远大于第二介质层42和第三介质层43的宽度，所述第二介质层42和第三介质层43的厚度大于栅介质层41的厚度，所述第一介质层2的厚度大于第二介质层42和第三介质层43的厚度。
一种沟槽栅IGBT的制造方法，其特征在于，包括以下步骤：
第一步：选取N型轻掺杂单晶硅片作为器件的N型漂移区9，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；在硅片背面通过离子注入N型杂质并退火制作器件的N型电场阻止层10，形成的N型电场阻止层10的厚度为15～30微米，离子注入能量为1500keV～2000keV，注入剂量1013～1014个/cm2，退火温度为1200-1250℃，退火时间为300～600分钟；
第二步：翻转并减薄硅片，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第三步：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型电荷存储层8，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区7，离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；所述P型基区7位于N型电荷存储层8上表面；
第四步：在硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型电荷存储层8的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净，刻蚀形成的沟槽宽度远大于沟槽之间的硅材料的宽度；
第五步：在1050℃～1150℃，O2的气氛下在沟槽周围形成厚氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过N型电荷存储层8的结深；
第六步：采用光刻工艺，刻蚀第五步中沟槽内形成的厚氧化层和多晶硅，使厚氧化层和多晶硅的上表面略低于P型基区7的结深；形成底部电极13和第二介质层42，底部电极13位于第二介质层42中；
第七步：通过热氧化再次在沟槽内壁生长氧化层，形成的沟槽底部的氧化层厚度大于侧壁氧化层的厚度，形成的侧壁氧化层的厚度小于120nm；在第六步中形成的底部电极13和第二介质层42上表面形成第三介质层43，在侧壁形成第一介质层41；
第八步：在750℃～950℃下在沟槽内淀积填充多晶硅，形成的多晶硅的下表面深度超过P型基区7的结深，形成的多晶硅的厚度远小于沟槽的深度，并且仅在沟槽的侧壁和下表面形成一层多晶硅；
第九步：反刻第八步中沟槽内淀积的多晶硅，第七步形成的氧化层可作为刻蚀的终止层，在沟槽左右两侧形成栅电极3；
第十步：采用光刻工艺，通过离子注入N型杂质制作器件的N+发射区5，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区5位于P型基区7上表面；
第十一步：采用光刻，通过离子注入P型杂质并退火制作器件的P+发射区6，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区6与N+发射区5并列位于P型基区7上表面，且N+发射区5位于靠近沟槽的一侧；
第十二步：在器件表面淀积介质形成第一介质层2；
第十三步：采用光刻工艺，刻蚀部分第一介质层2，接着淀积金属，并光刻、刻蚀金属形成发射极金属1；
第十四步：翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质，注入能量为40～60keV，注入剂量为1012～1013个/cm2，在H2与N2混合的气氛下进行背面退火，温度为400～450℃，时间为20～30分钟；
第十五步：背面淀积金属形成集电极金属12。
进一步的，所述第四步中沟槽刻蚀工艺中可通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构。
进一步的，所述第三步中N型电荷存储层8的形成过程中，通过增加一步光刻和离子注入工艺形成高掺杂浓度的N+层14或在第七步中氧化工艺之前通过带角度的离子注入N型杂质形成高掺杂浓度的N+层14；所述N+层14的上表面与P型基区7的下表面连接。
本发明的有益效果为，能有效提高器件的击穿电压并增强可靠性，还能提高器件的开关速度，降低了器件的开关损耗；并且还能改善整个漂移区的载流子浓度分布，获得更好的器件正向导通压降和开关损耗的折中；同时本发明提供的制作方法通过两次电极填充工艺填充沟槽，工艺难度小；本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
附图说明
图1是传统的IEGT器件元胞结构示意图；
图1中，1为发射极金属，2为介质层，3为栅电极，4为栅介质层，5为N+发射区，6为P+发射区，7为P型基区，8为N型电荷存储层，9为N-漂移区，10为N型电场阻止层，11为P型集电区，12为集电极金属；
图2是实施例1的沟槽栅IGBT器件元胞结构示意图；
图3是实施例2的沟槽栅IGBT器件元胞结构示意图；
图4是实施例3的沟槽栅IGBT器件元胞结构示意图；
图2至图4中，1为发射极金属，2为介质层，3为栅电极，41为栅介质层，42为介质层，43为介质层，5为N+发射区，6为P+发射区，7为P型基区，8为N型电荷存储层，9为N-漂移区，10为N型电场阻止层，11为P型集电区，12为集电极金属，13为底部电极，14为N+层；
图5是本发明的制造方法中刻蚀形成沟槽后的器件结构示意图；
图6是本发明的制造方法中刻蚀沟槽内的厚氧化层和多晶硅后的器件结构示意图；
图7是本发明的制造方法中在沟槽中形成栅电极后的器件结构示意图；
图8是本发明的制造方法中形成集电极金属后的器件结构示意图；
图9是本发明的制造方法中全部工序完成后形成的器件结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
本例的一种沟槽栅IGBT，其元胞结构如图2所示，包括：背部集电极金属12、位于背部集电极金属12之上并与其相连的P型集电区11、位于P型集电区11之上并与其相连的N型场阻止层10、位于N型场阻止层10之上并与其相连的N-漂移区9；位于N-漂移区9上部中间并与其相连的复合沟槽结构；位于N-漂移区9上部复合沟槽结构两侧的p型体区7，所述p型体区7的侧壁与复合沟槽结构的侧壁相连；位于p型体区7上部并与其相连的彼此独立的N+发射区5和P+发射区6，所述N+发射区的侧壁与复合沟槽结构的侧壁相连；位于N+发射区和P+发射区上表面的发射极金属1；其特征在于：所述复合沟槽结构包括下层结构及上层结构；所述复合沟槽结构的宽度远大于两侧p型体区7的宽度；所述下层结构包括厚介质层42和设置于厚介质层42中的底部电极13；所述上层结构包括沟槽栅电极3，介质层41和介质层43，所述栅电极3和底部电极13之间是介质层43，在沟槽两侧所述沟槽栅电极3通过介质层41与N+发射区和p型体区7相连；在两侧两个沟槽栅电极3之间是发射极金属1，发射极金属1通过厚介质层2在两侧分别与两个沟槽栅电极3相连，发射极金属1的底部和底部电极13相连，发射极金属1在器件表面相连形成一个整体；所述下层结构的宽度不小于所述上层结构的宽度；在所述p型体区7和N-漂移区9之间是N型电荷存储层8，所述N型电荷存储层8的侧壁与复合沟槽结构的侧壁相连，所述N型电荷存储层8的结深小于复合沟槽结构的深度；所述沟槽栅电极3的深度大于p型体区7的结深，所述沟槽栅电极3的深度小于N型电荷存储层8的结深,所述沟槽栅电极3的宽度远大于介质层42和介质层43的厚度；所述底部电极13上表面的深度小于N型电荷存储层8的结深，所述底部电极13下表面的深度大于N型电荷存储层8的结深；所述介质层42和43的厚度大于介质层41的厚度，所述介质层2的厚度大于介质层42和43的厚度。形成的所述沟槽栅电极3的深度大于p型基区7的结深0.1～0.2微米；形成的所述N型电荷存储层8的厚度为1～2微米；形成的所述复合沟槽结构的深度大于N型电荷存储层8的结深0.5～2微米，形成的介质层41的厚度小于120纳米，形成的所述介质层42和43的厚度为0.2～0.5微米，形成的所述沟槽栅电极3的宽度大于介质层42和43的厚度0.5～1微米；形成的所述复合沟槽结构的宽度大于5微米，形成的所述p型基区7的宽度小于1微米。
实施例2
本例的一种沟槽栅IGBT，其元胞结构如图3所示，在实施例1的基础上所述复合沟槽结构的下层结构的宽度大于上层结构的宽度并延伸进入N型电荷存储层8中；在形成的所述p型基区7的宽度小于1微米的情况下，形成的所述复合沟槽结构的下层结构的宽度大于上层结构的宽度0.2～0.8微米。延伸进入N型电荷存储层8中的所述下层结构进一步减小了少数载流子的抽取面积，进一步提高了发射极端的载流子注入增强效应，可获得更好的器件正向导通压降和开关损耗的折中，同时进一步屏蔽了N型电荷存储层对器件击穿电压的不利影响，获得了更高的器件击穿电压和可靠性。此外，延伸进入N型电荷存储层8中的所述下层结构进一步屏蔽了栅极和集电极的耦合，减小了栅极-集电极电容，可进一步提高器件的开关速度，减小器件的开关损耗。
实施例3
本例的一种沟槽栅IGBT，其元胞结构如图4所示，在实施例2的基础上在所述复合沟槽结构的下层结构与p型基区7之间的部分区域还具有一层N+层14，所述N+层14的浓度大于N型电荷存储层8的浓度并且其侧壁与复合沟槽结构相连；在形成的所述p型基区7的宽度小于1微米、形成的所述复合沟槽结构的下层结构的宽度大于上层结构的宽度0.2～0.8微米的情况下，形成的N+层14的宽度为0.2～0.8微米。形成的所述N+层14进一步减小了所述复合沟槽结构下层结构与p型体区7之间区域的电阻，进一步提高了发射极端的载流子注入增强效应，可获得更好的器件正向导通压降和开关损耗的折中。
本发明工艺制作方法的具体实施方案以600V电压等级的沟槽栅IGBT为例进行阐述，具体工艺制作方法如下：
第一步：选取掺杂浓度为2×1014个/cm3,厚度为300～600微米的轻掺杂FZ硅片用以形成器件的N-漂移区9；在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层10，形成的N型场阻止层的厚度为15～20微米，离子注入能量为1500keV～2000keV，注入剂量为5×1013个/cm2，退火温度为1200℃，退火时间为400分钟；
第二步：翻转并减薄硅片至90～95微米的厚度，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第三步：在硅片表面生长一层厚度为0.3～0.5微米的场氧，光刻出有源区，再生长一层～0.05微米预氧后先通过离子注入N型杂质制作器件的N型电荷存储层8，离子注入的能量为500keV，注入剂量为5×1013个/cm2；然后通过离子注入P型杂质并退火制作器件的p型基区7，离子注入的能量为120keV，注入剂量为1×1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；N型电荷存储层8的结深比p型基区7的结深深1～2微米；
第四步：在硅片表面淀积一层TEOS，厚度为800nm，光刻出窗口后，进行沟槽(trench)硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型电荷存储层8的结深0.5～1微米；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净，刻蚀形成的沟槽宽度远大于沟槽之间的硅材料的宽度，如沟槽宽度大于5微米，沟槽之间的硅材料的宽度小于2微米；
第五步：在1050℃～1150℃，O2的气氛下在沟槽周围形成厚度为0.2～0.5微米的厚氧化层；接着在850℃下在沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过N型电荷存储层8的结深；
第六步：光刻，刻蚀第五步中沟槽内形成的厚氧化层和多晶硅，使厚氧化层和多晶硅的上表面低于p型基区7的结深0.5～0.8微米；
第七步：通过热氧化再次在沟槽内壁生长高质量的氧化层，形成的沟槽底部的氧化层厚度大于侧壁的厚度0.1～0.3微米，形成的侧壁氧化层的厚度小于120nm；
第八步：在850℃下在沟槽内淀积填充多晶硅，形成的多晶硅的下表面深度超过p型体区7的结深0.1～0.2微米，形成的多晶硅的厚度远小于沟槽的深度，仅在沟槽的侧壁和下表面形成一层多晶硅；
第九步：反刻第八步中沟槽内淀积的多晶硅，第七步形成的氧化层可作为刻蚀的终止层，在沟槽左右两侧形成栅电极3，形成的栅电极3的宽度大于介质层42和43的厚度0.5～1微米；
第十步：光刻，通过离子注入N型杂质制作器件的N+发射区，离子注入的能量为40keV，注入剂量为1×1015个/cm2；
第十一步：光刻，通过离子注入P型杂质并退火制作器件的P+发射区，离子注入的能量为60keV，注入剂量为5×1015个/cm2，退火温度为900℃，时间为30分钟；
第十二步：在表面淀积介质形成介质层2；
第十三步：光刻，刻蚀部分介质层2，接着淀积金属，并光刻、刻蚀金属形成金属集电极1，形成的金属集电极1的底部与底部电极13相连接，并在N+发射区和P+发射区表面形成欧姆接触；
第十四步：翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质，注入能量为60keV，注入剂量为5×1012个/cm2，在H2与N2混合的气氛下进行背面退火，温度为450℃，时间为30分钟；
第十五步：背面淀积金属形成金属集电极12。
即制备得沟槽栅IGBT。
进一步的，所述工艺步骤中第一步N型电场阻止层10的制备可在器件的正面结构，包括元胞MOS结构和终端结构的制备之后进行；或可直接选用具有N型场阻止层10和N-漂移区9的双层外延材料作为工艺起始的硅片材料；
进一步的，所述工艺步骤中第一步N型电场阻止层10的制备可省略；
进一步的，在第四步沟槽刻蚀工艺中通过刻蚀工艺参数的控制可形成沟槽下部比上部宽的沟槽结构，在沟槽之间的硅材料的宽度小于2微米的情况下，沟槽下部比上部宽0.5～0.8微米；
进一步的，在第三步N型电荷存储层8的形成过程中，通过增加一步光刻和离子注入工艺形成高掺杂浓度的N+层14；或在第七步氧化工艺之前通过带角度的离子注入N型杂质形成高掺杂浓度的N+层14；
进一步的，所述介质层2，41，42和43的材料可以相同也可以不同。
Claims (6)
1.一种沟槽栅IGBT器件，包括从下至上依次层叠设置的集电极金属(12)、P型集电极区(11)、N型电场阻止层(10)、N型漂移区(9)和发射极金属(1)；所述N型漂移区(9)上层两侧分别具有N+发射区(5)、P+发射区(6)、P型基区(7)和N型电荷存储层(8)；所述P型基区(7)位于N型电荷存储层(8)上表面，N+发射区(5)和P+发射区(6)并列位于P型基区(7)上表面；N+发射区(5)和P+发射区(6)的上表面与发射极金属(1)连接；所述N型漂移区上层中部具有栅极结构；其特征在于，所述栅极结构包括第一介质层(2)、栅电极(3)、栅介质层(41)、第二介质层(42)、第三介质层(43)和底部电极(13)；所述底部电极(13)位于两侧的N型电荷存储层(8)之间且底部电极(13)上表面的深度小于N型电荷存储层(8)的结深，底部电极(13)下表面的深度大于N型电荷存储层(8)的结深；所述底部电极的侧面和底面通过第二介质层(42)分别与N型电荷存储层(8)和N型漂移区(9)隔离；所述底部电极(13)上表面中部与发射极金属(1)连接；所述底部电极(13)上表面两侧与发射极金属(1)之间具有栅电极(3)，所述栅电极(3)底部深度大于P型基区(7)的结深；所述栅电极(3)通过第一介质层(2)与发射极金属(1)隔离，栅电极(3)通过第三介质层(43)与底部电极(13)隔离，栅电极(3)通过栅介质层(41)与N+发射区(5)、P型基区(7)和N型电荷存储层(8)隔离。
2.根据权利要求1所述的一种沟槽栅IGBT器件，其特征在于，所述底部电极(13)延伸入N型电荷存储层(8)中。
3.根据权利要求2所述的一种沟槽栅IGBT器件，其特征在于，所述底部电极(13)与P型基区(7)下表面之间的N型电荷存储层(8)中具有N+层(14)，所述N+层(14)的侧面与栅介质层(41)连接，所述N+层(14)的浓度大于N型电荷存储层(8)的浓度。
4.一种沟槽栅IGBT的制造方法，其特征在于，包括以下步骤：
第一步：选取N型轻掺杂单晶硅片作为器件的N型漂移区(9)，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；在硅片背面通过离子注入N型杂质并退火制作器件的N型电场阻止层(10)，形成的N型电场阻止层(10)的厚度为15～30微米，离子注入能量为1500keV～2000keV，注入剂量为1013～1014个/cm2，退火温度为1200-1250℃，退火时间为300～600分钟；
第二步：翻转并减薄硅片，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第三步：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型电荷存储层(8)，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区(7)，离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；所述P型基区(7)位于N型电荷存储层(8)上表面；
第四步：在硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型电荷存储层(8)的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净，刻蚀形成的沟槽宽度远大于沟槽之间的硅材料的宽度；
第五步：在1050℃～1150℃，O2的气氛下在沟槽周围形成氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过N型电荷存储层(8)的结深；
第六步：采用光刻工艺，刻蚀第五步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面略低于P型基区(7)的结深；形成底部电极(13)和第二介质层(42)，底部电极(13)位于第二介质层(42)中；
第七步：通过热氧化再次在沟槽内壁生长氧化层，形成的沟槽底部的氧化层厚度大于侧壁氧化层的厚度，形成的侧壁氧化层的厚度小于120nm；在第六步中形成的底部电极(13)和第二介质层(42)上表面形成第三介质层(43)，在侧壁形成第一介质层(41)；
第八步：在750℃～950℃下在沟槽内淀积填充多晶硅，形成的多晶硅的下表面深度超过P型基区(7)的结深，形成的多晶硅的厚度远小于沟槽的深度，并且仅在沟槽的侧壁和下表面形成一层多晶硅；
第九步：反刻第八步中沟槽内淀积的多晶硅，第七步形成的第三介质层(43)作为刻蚀的终止层，在沟槽左右两侧形成栅电极(3)；
第十步：采用光刻工艺，通过离子注入N型杂质制作器件的N+发射区(5)，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区(5)位于P型基区(7)上表面；
第十一步：采用光刻，通过离子注入P型杂质并退火制作器件的P+发射区(6)，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区(6)与N+发射区(5)并列位于P型基区(7)上表面，且N+发射区(5)位于靠近沟槽的一侧；
第十二步：在器件表面淀积介质形成第一介质层(2)；所述第一介质层(2)覆盖在栅电极(3)的表面；
第十三步：采用光刻工艺，刻蚀部分第一介质层(2)和第三介质层(43)，接着淀积金属，并光刻、刻蚀金属形成发射极金属(1)；位于栅电极(3)之间的发射极金属(1)与底部电极(13)的上表面接触；
第十四步：翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质，注入能量为40～60keV，注入剂量为1012～1013个/cm2，在H2与N2混合的气氛下进行背面退火，温度为400～450℃，时间为20～30分钟；
第十五步：背面淀积金属形成集电极金属(12)。
5.根据权利要求4所述的一种沟槽栅IGBT的制造方法，其特征在于，所述第四步中沟槽刻蚀工艺中可通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构。
6.根据权利要求5所述的沟槽栅IGBT的制造方法，其特征在于，所述第三步中N型电荷存储层(8)的形成过程中，通过增加一步光刻和离子注入工艺形成高掺杂浓度的N+层(14)或在第七步中氧化工艺之前通过带角度的离子注入N型杂质形成高掺杂浓度的N+层(14)；所述N+层(14)的上表面与P型基区(7)的下表面连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610264356.5A CN105789290B (zh) | 2016-04-26 | 2016-04-26 | 一种沟槽栅igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610264356.5A CN105789290B (zh) | 2016-04-26 | 2016-04-26 | 一种沟槽栅igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789290A CN105789290A (zh) | 2016-07-20 |
| CN105789290B true CN105789290B (zh) | 2018-10-23 |
Family
ID=56398542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610264356.5A Active CN105789290B (zh) | 2016-04-26 | 2016-04-26 | 一种沟槽栅igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789290B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107425068B (zh) * | 2017-06-09 | 2020-02-07 | 电子科技大学 | 一种碳化硅Trench MOS器件及其制作方法 |
| CN108231878B (zh) * | 2018-02-05 | 2020-06-30 | 电子科技大学 | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
| CN108461537B (zh) * | 2018-02-05 | 2019-11-29 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
| CN110137249A (zh) * | 2018-02-09 | 2019-08-16 | 苏州东微半导体有限公司 | Igbt功率器件及其制造方法 |
| CN109244128B (zh) * | 2018-11-09 | 2024-03-12 | 无锡新洁能股份有限公司 | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 |
| CN110444586B (zh) * | 2019-08-21 | 2022-10-25 | 江苏中科君芯科技有限公司 | 具有分流区的沟槽栅igbt器件及制备方法 |
| CN110504313B (zh) * | 2019-08-29 | 2023-02-03 | 电子科技大学 | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110676314B (zh) * | 2019-10-23 | 2021-05-04 | 广东美的白色家电技术创新中心有限公司 | 一种绝缘栅双极型晶体管、功率模块及生活电器 |
| CN111697077B (zh) * | 2020-06-18 | 2022-04-22 | 电子科技大学 | 一种SiC沟槽栅功率MOSFET器件及其制备方法 |
| CN111900202A (zh) * | 2020-09-07 | 2020-11-06 | 珠海市浩辰半导体有限公司 | 一种沟槽栅igbt器件 |
| CN115483284A (zh) * | 2022-07-20 | 2022-12-16 | 上海林众电子科技有限公司 | 一种改进型sg igbt的制备方法及应用 |
| CN117712156B (zh) * | 2023-12-21 | 2024-07-02 | 江苏易矽科技有限公司 | 一种电容可调的sgt igbt结构及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| CN100463219C (zh) * | 2003-09-25 | 2009-02-18 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN102683403A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种沟槽栅电荷存储型igbt |
| CN204102904U (zh) * | 2013-09-20 | 2015-01-14 | 三垦电气株式会社 | 半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0326030D0 (en) * | 2003-11-06 | 2003-12-10 | Koninkl Philips Electronics Nv | Insulated gate field effect transistor |
-
2016
- 2016-04-26 CN CN201610264356.5A patent/CN105789290B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| CN100463219C (zh) * | 2003-09-25 | 2009-02-18 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN102683403A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种沟槽栅电荷存储型igbt |
| CN204102904U (zh) * | 2013-09-20 | 2015-01-14 | 三垦电气株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105789290A (zh) | 2016-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789290B (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107768436A (zh) | 一种沟槽栅电荷储存型igbt及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN108321196A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN108321193B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105789291B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN110444471A (zh) | 一种3维分离栅沟槽电荷存储型igbt的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |