CN107799588A - 一种逆阻型igbt及其制造方法 - Google Patents
一种逆阻型igbt及其制造方法 Download PDFInfo
- Publication number
- CN107799588A CN107799588A CN201710998712.0A CN201710998712A CN107799588A CN 107799588 A CN107799588 A CN 107799588A CN 201710998712 A CN201710998712 A CN 201710998712A CN 107799588 A CN107799588 A CN 107799588A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- groove
- dielectric layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000005684 electric field Effects 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 373
- 238000003860 storage Methods 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 238000007667 floating Methods 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 239000013049 sediment Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000011982 device technology Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 15
- 230000001965 increasing effect Effects 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 4
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 4
- 229910003465 moissanite Inorganic materials 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
一种逆阻型IGBT及其制造方法，属于半导体功率器件技术领域，本发明通过引入沟槽发射极和沟槽集电极结构，在不影响IGBT器件阈值电压和开通的情况下，提高器件的反向击穿电压；降低整体栅电容，提高器件的开关速度，降低器件的开关损耗和驱动功耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免器件开启动态过程中的电流、电压振荡和EMI问题，提高器件可靠性；改善沟槽底部电场集中效应，提高器件正向击穿电压，进一步提高器件可靠性；进一步提高器件发射极端的载流子增强效应，改善漂移区的载流子浓度分布，进一步改善正向导通压降与关断损耗的折中。本发明制造方法与现有CSTBT器件的制造工艺兼容。
Description
技术领域
本发明属于半导体功率器件技术领域，特别涉及一种绝缘栅双极型晶体管(IGBT)，具体涉及一种逆阻型IGBT及其制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)作为现代电力电子电路中的核心电子元器件之一，被广泛应用于交通、通信、家用电器及航空航天等各个领域。绝缘栅双极型晶体管(IGBT)是一种绝缘型场效应管(MOSFET)和双极结型晶体管(BJT)复合而成的新型电力电子器件，可等效为双极结型晶体管驱动的MOSFET。IGBT混合了MOSFET结构和双极结型晶体管的工作机理，既具有MOSFET易于驱动、输入阻抗低、开关速度快的优点，又具有BJT通态电流密度大、导通压降低、损耗小、稳定性好的优点，因而，IGBT的运用改善了电力电子系统的性能。从IGBT发明以来，人们一直致力于改善IGBT的性能，经过二十几年的发展，相继提出了七代IGBT器件结构来不断提升器件的性能。最初的NPT型IGBT结构也称为对称型IGBT结构，正向阻断和反向阻断状态均主要由轻掺杂的N型漂移区耐压，因此具有相等的正向击穿电压和反向击穿电压，但是为了保证耐压需要N型漂移区掺杂浓度低且厚度大，这会导致正向导通电压的增大，开关特性变差，同时正向导通电压和关断损耗之间的折中特性恶化。后来，IGBT发展出了带FS层的结构，N型FS层的掺杂浓度高于N型漂移区的掺杂浓度，同等耐压能力下FS-IGBT结构具有更薄的漂移区的厚度，漂移区发生穿通后FS层可承受部分阻断电压，从而减小了器件的导通压降，提高器件的开关速度；但是FS-IGBT结构在反向耐压时反向电压主要由P型集电区和N型FS层形成的PN结来承受，反向击穿电压低，在反向阻断应用时器件的性能下降，在需要IGBT具有逆阻能力的应用场合，不得不串联一个高压二极管实现反向耐压，这增加了成本，降低了系统的性能和可靠性。第七代IGBT结构——沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)是通过在P型基区下方引入具有较高掺杂浓度和一定厚度的N型电荷存储层来在P型基区下方引入空穴势垒，使得器件靠近发射极端的空穴浓度大大提升，而根据电中性要求将大大增加此处电子浓度，以此改善整个N-漂移区的载流子浓度分布，增强N-漂移区的电导调制效应，使IGBT获得了更低的正向导通压降以及更优的正向导通压降与关断损耗的折中关系。随着N型电荷存储层掺杂浓度越高，CSTBT电导调制效应改善越大，器件的正向导通特性也就越好。如图1所示的传统结构结合了CS层和FS层结构，兼具二者的优点，然而，一方面FS层的存在会降低器件的反向击穿电压，另一方面随着N型电荷存储层掺杂浓度的不断提高，会造成CSTBT器件击穿电压显著降低。如图1所示的传统CSTBT器件结构中，为了有效屏蔽N型电荷存储层的不利影响，获得更高的器件耐压，主要采用如下两种方式：
(1).深的沟槽栅深度，通常使沟槽栅的深度大于N型电荷存储层的结深；
(2).小的元胞宽度，即提高MOS结构沟道密度使沟槽栅间距尽可能小；
方式(1)实施的同时会增加栅极-发射极电容和栅极-集电极电容，而IGBT的开关过程本质上就是对栅极电容进行充/放电的过程，故此，栅极电容的增加会使得充/放电时间增长，进而造成开关速度降低。因而，深的沟槽栅深度将会降低器件开关速度、增大器件开关损耗，影响到器件导通压降和开关损耗的折中特性；而方式(2)的实施一方面将增大器件的栅极电容，导致器件开关速度降低、开关损耗增大，影响器件导通压降与开关损耗的折中特性，另一方面大的沟道密度还将增加器件的饱和电流密度，使器件短路安全工作区变差。此外，CSTBT仍存在FS-IGBT结构反向阻断能力差的缺陷，难以直接应用于需要IGBT具有逆阻能力的应用场合。
发明内容
本发明所要解决的技术问题在于：提供一种综合性能优异的逆阻型IGBT及其制造方法。
为实现上述目的，本发明提供如下技术方案：
技术方案一：
一种逆阻型IGBT，其元胞结构包括：P型集电区14、位于P型集电区14背面的集电极金属15、位于P型集电区14正面的N型电场阻止层13和位于N型电场阻止层13上方的N型漂移区12；其特征在于：N型漂移区12中具有P+发射区4、N+发射区5、P型基区6、N型电荷存储层7、P型体区10、沟槽栅结构、沟槽发射极结构和沟槽集电极结构；
所述沟槽发射结构位于N型漂移区12顶层中央并沿器件垂直方向穿入其中，所述沟槽发射极结构由沟槽发射极电极91和设于沟槽发射极电极91四周及底侧的发射极介质层92构成；所述沟槽发射极结构一侧的N型漂移区12中具有与之相连的P型体区10，所述P型体区10及其相靠近的发射极介质层92的上表面设有第一介质层21；所述沟槽发射极结构另一侧的N型漂移区12中具有相互接触且并排设置的P+发射区4和N+发射区5；在P+发射区4和N+发射区5的下方具有与之相连的P型基区6；P型基区6和N型漂移区12之间具有N型电荷存储层7；P+发射区4、P型基区6和N型电荷存储层7均与发射极介质层92相连；N型电荷存储层7中还具有沟槽栅结构，所述沟槽栅结构包括：栅电极81和栅介质层，栅介质层沿器件垂直方向延伸进入N型电荷存储层7中形成沟槽，侧面栅介质层82与N+发射区5、P型基区6和N型电荷存储层7相接触，底面栅介质层83与N型电荷存储层7相接触，所述栅电极81位于沟槽中，栅电极81的深度大于P型基区6的结深且小于N型电荷存储层7的结深；所述栅介质层82、83的厚度不大于沟槽发射极介质层92的厚度；在沟槽栅结构、P+发射区4、N+发射区5和沟槽发射极电极91及其相靠近的发射极介质层92的上方具有与之相连的发射极金属1，所述沟槽栅结构与发射极金属1之间通过第二介质层22相隔离；所述沟槽集电极结构位于集电极金属15上表面，包括集电极电极3和集电极介质层11；集电极介质层11沿器件垂直方向依次从P型集电区14、N型电场阻止层13延伸进入N型漂移区12中形成沟槽，集电极电极3位于沟槽中；集电极电极3与集电极金属15相连，并且集电极电极3的深度大于N型电场阻止层13的结深，集电极电极3通过集电极介质层11与N型电场阻止层13和P型集电区14相连。
进一步地，本发明中沟槽集电极结构的个数为若干个。若干个沟槽集电极结构之间相互独立。
进一步地，本发明中沟槽发射极结构下方还具有与之相连的第一P型层16，第一P型层16与沟槽发射极电极91通过底侧的发射极介质层92相连，所述第一P型层16向一侧横向延伸至N型电荷存储层7下方的N型漂移区12中。
进一步地，本发明中沟槽栅结构下方还具有与之相连的第二P型层17，第二P型层17与栅电极81通过底面栅介质层83相连，所述第二P型层17向一侧横向延伸至N型电荷存储层7下方的N型漂移区12中。
进一步地，本发明中第一P型层11或者第二P型层16横向延伸至N型电荷存储层7下方的N型漂移区12中的距离不超过P+发射区4和N+发射区5二者的宽度之和。
进一步地，当第一P型层11和第二P型层16同时存在时，二者的横向延伸部分不相接。
进一步地，本发明中沟槽栅结构还包括分裂电极84和分裂电极介质层85，分裂电极84位于栅电极81下方且二者通过底面栅介质层83相连，分裂电极84与N型电荷存储层7和N型漂移区12之间通过分裂电极介质层85相连。
根据本发明实施例，分裂电极84与发射极金属等电位。
进一步地，本发明沟槽发射极结构中的沟槽发射极电极91为上宽下窄的阶梯状结构，使得下方的发射极介质层92的厚度大于上方的发射极介质层92的厚度。
进一步地，本发明沟槽栅结构中的分裂电极84为上宽下窄的阶梯状结构，使得下方的分裂电极介质层85的厚度大于上方的分裂电极介质层85的厚度。
进一步地，本发明中分裂电极介质层85的厚度大于栅介质层的厚度。
进一步地，本发明中沟槽集电极结构相背于集电极金属15的上方设有与沟槽集电极结构相连的第三P型层18，第三P型层18与集电极电极3通过集电极介质层11相连，所述第三P型层18向两侧横向延伸。
进一步地，本发明中还具有与沟槽集电极结构相连的浮空P型体区19，浮空P型体区19与集电极金属15之间通过第三介质层20相连。
进一步地，本发明中N型电场阻止层13以上的集电极介质层1102的侧壁的厚度大于N型电场阻止层13下方的集电极介质层11的侧壁的厚度。
满足N型电场阻止层13以上的集电极介质层1102的侧壁的厚度大于N型电场阻止层13下方的集电极介质层11的侧壁的厚度的条件时，集电极电极3为上窄下宽的阶梯状结构。
进一步地，本发明中N型电荷存储层7的结深小于沟槽发射极电极91的深度。
进一步地，本发明中沟槽栅结构的宽度小于沟槽发射极结构的宽度。
进一步地，所述栅电极81的宽度小于沟槽发射极电极91的宽度。
进一步地，本发明中沟槽发射极结构的深度小于或者等于P型体区的结深。
进一步的是，本发明中IGBT器件的半导体材料采用Si、SiC、GaAs或者GaN，沟槽填充材料采用多晶Si、SiC、GaAs或者GaN，且各部分可以采用同种材料也可采用不同种材料组合。
技术方案二：
一种逆阻型IGBT，其元胞结构包括：P型集电区14、位于P型集电区14背面的集电极金属15、位于P型集电区14正面的N型电场阻止层13和位于N型电场阻止层13上方的N型漂移区12；其特征在于：N型漂移区12中具有P+发射区4、N+发射区5、P型基区6、N型电荷存储层7、P型体区10、沟槽栅结构、沟槽发射极结构和浮空P型埋岛结构；
所述沟槽发射结构位于N型漂移区12顶层中央并沿器件垂直方向穿入其中，所述沟槽发射极结构由沟槽发射极电极91和设于沟槽发射极电极91四周及底侧的发射极介质层92构成；所述沟槽发射极结构一侧的N型漂移区12中具有与之相连的P型体区10，所述P型体区10及其相靠近的发射极介质层92的上表面设有第一介质层21；所述沟槽发射极结构另一侧的N型漂移区12中具有相互接触且并排设置的P+发射区4和N+发射区5；在P+发射区4和N+发射区5的下方具有与之相连的P型基区6；P型基区6和N型漂移区12之间具有N型电荷存储层7；P+发射区4、P型基区6和N型电荷存储层7均与发射极介质层92相连；N型电荷存储层7中还具有沟槽栅结构，所述沟槽栅结构包括：栅电极81和栅介质层，栅介质层沿器件垂直方向延伸进入N型电荷存储层7中形成沟槽，侧面栅介质层82与N+发射区5、P型基区6和N型电荷存储层7相接触，底面栅介质层83与N型电荷存储层7相接触，所述栅电极81位于沟槽中，栅电极81的深度大于P型基区6的结深且小于N型电荷存储层7的结深；在沟槽栅结构、P+发射区4、N+发射区5和沟槽发射极电极91及其相靠近的发射极介质层92的上方具有与之相连的发射极金属1，所述沟槽栅结构与发射极金属1之间通过第二介质层22相隔离；所述浮空P型埋岛结构是由若干个位于N型电场阻止层13上表面且相互隔离的P型区23构成。
进一步地，本发明中沟槽发射极结构下方还具有与之相连的第一P型层16，第一P型层16与沟槽发射极电极91通过底侧的发射极介质层92相连，所述第一P型层16向一侧横向延伸至N型电荷存储层7下方的N型漂移区12中。
进一步地，本发明中沟槽栅结构下方还具有与之相连的第二P型层17，第二P型层17与栅电极81通过底面栅介质层83相连，所述第二P型层17向一侧横向延伸至N型电荷存储层7下方的N型漂移区12中。
进一步地，本发明中第一P型层11或者第二P型层16横向延伸至N型电荷存储层7下方的N型漂移区12中的距离不超过P+发射区4和N+发射区5二者的宽度之和。
进一步地，当第一P型层11和第二P型层16同时存在时，二者的横向延伸部分不相接。
进一步地，本发明中沟槽栅结构还包括分裂电极84和分裂电极介质层85，分裂电极84位于栅电极81下方且二者通过底面栅介质层83相连，分裂电极84与N型电荷存储层7和N型漂移区12之间通过分裂电极介质层85相连。
根据本发明实施例，分裂电极84与发射极金属等电位。
进一步地，本发明中分裂电极介质层85的厚度大于栅介质层的厚度。
进一步地，本发明沟槽发射极结构中的沟槽发射极电极91为上宽下窄的阶梯状结构，使得下方的发射极介质层92的厚度大于上方的发射极介质层92的厚度。
进一步地，本发明沟槽栅结构中的分裂电极84为上宽下窄的阶梯状结构，使得下方的分裂电极介质层85的厚度大于上方的分裂电极介质层85的厚度。
进一步地，本发明中N型电荷存储层7的结深小于沟槽发射极电极91的深度。
进一步地，本发明中沟槽栅结构的宽度小于沟槽发射极结构的宽度。
进一步地，所述栅电极81的宽度小于沟槽发射极电极91的宽度。
进一步地，本发明中沟槽发射极结构的深度小于或者等于P型体区的结深。
进一步的是，本发明中IGBT器件的半导体材料采用Si、SiC、GaAs或者GaN，沟槽填充材料采用多晶Si、SiC、GaAs或者GaN，且各部分可以采用同种材料也可采用不同种材料组合。
另一方面，本发明提出一种逆阻型IGBT的制造方法，其特征在于，包括如下步骤：
步骤1：采用N型轻掺杂单晶硅片作为器件的N型漂移区12，在硅片表面淀积保护层，光刻出窗口进行沟槽硅刻蚀，进而在N型漂移区12上刻蚀形成相互独立的第一沟槽和第二沟槽，第一沟槽的深度大于第二沟槽的深度；
步骤2：在经步骤1处理所得的硅片表面生长一层场氧化层，光刻得到有源区，然后再生长一层预氧化层，通过在第一沟槽和位于第一沟槽一侧的第二沟槽之间及所述第二沟槽底部注入N型杂质制得N型电荷存储层7；再在N型电荷存储层7上方和位于第一沟槽另一侧的顶层注入P型杂质并退火处理分别制得P型基区6和P型体区10；
步骤3：在所述第一沟槽和第二沟槽内壁形成介质层，分别在第一沟槽和第二沟槽内淀积多晶硅，第一沟槽内多晶硅及其周侧的介质层形成沟槽发射极结构，第二沟槽内多晶硅及其外侧的介质层形成沟槽栅结构；
步骤4：通过光刻、离子注入工艺在第一沟槽与第二沟槽之间的P型基区6顶层分别注入P型杂质和N型杂质制得相互接触且并排设置的P+发射区4和N+发射区5；所述P+发射区4与第一沟槽内壁的介质层相连，所述N+发射区5与第二沟槽内壁的介质层相连；
步骤5：在器件表面淀积，并采用光刻、刻蚀工艺形成位于P型体区10上表面及其相靠近的发射极介质层92上表面的第一介质层2以及位于沟槽栅结构上表面的第二介质层3；
步骤6：在器件表面淀积金属，并采用光刻、刻蚀工艺分别沟槽栅结构、P+发射区4、N+发射区5和沟槽发射极电极91及其相靠近的发射极介质层92的上表面形成发射极金属1；
步骤7：翻转硅片，减薄硅片厚度，在硅片背面注入N型杂质并退火制作器件的N型场阻止层13，在N型场阻止层13背面注入P型杂质形成P型集电区14；
步骤8：在硅片背面淀积保护层，光刻出窗口进行沟槽硅刻蚀，进而刻蚀形成第三沟槽，第三沟槽的深度大于N型场阻止层13的结深；
步骤9：在所述第三沟槽内壁形成集电极介质层11，而后在第三沟槽内淀积多晶硅形成集电极电极3；
步骤10：背面淀积金属形成集电极金属15。
进一步地，本发明中可通过增加光刻步骤分两次分别形成P型基区6和P型体区10。
进一步地，本发明中第一介质层21和第二介质层22的材料可以相同也可以不同。
进一步的是，本发明中沟槽刻蚀的步骤和形成P型基区6、N型电荷储存层7和P型体区10的步骤顺序可互换，即亦可在N型漂移区12内先形成掺杂区后再进行沟槽刻蚀。
进一步的是，本发明步骤7中N型场阻止层13的制备可在制备器件的正面结构之前进行制备；或者可直接选用具有N型场阻止层13和N型漂移区12的双层外延材料作为工艺起始的硅片材料。
本发明的技术改进及相应技术效果具体如下所述：
(一)、本发明通过引入沟槽集电极结构，使得在反向阻断状态下器件的反向电压不仅由P型集电区和N型FS层形成的PN结来承受，而且与沟槽集电极结构接触的N型场阻止层表面会形成耗尽层也可以承受部分反向电压，沟槽集电极结构亦能承受部分反向电压，从而可以大大提高器件的反向击穿电压，提高器件的可靠性，解决了传统结构由于FS层的存在致使器件的反向击穿电压比正向击穿电压低，故而在交流应用时器件耐压下降的问题。
(二)、本发明通过引入沟槽发射极结构，在器件开启动态过程中，与沟槽发射极介质层接触的半导体表面不会形成积累或反型层，因此器件不会出现负微分电容效应，避免了开启动态过程中的电流、电压振荡和EMI问题，提高了器件可靠性
(三)、本发明通过引入沟槽发射极结构，其厚介质层能够改善沟槽底部电场集中效应，提高器件的正向击穿电压。
(四)、本发明通过减小沟槽栅的深度和宽度，使沟槽栅的深度小于N型电荷存储层的结深，沟槽栅的宽度小于沟槽发射极的宽度，从而减小了栅极-发射极电容和栅极-集电极电容，提高了器件的开关速度，降低了器件的开关损耗，降低了驱动功耗，同时使器件获得更好的导通压降与开关损耗间的折中特性。
(五)、本发明通过引入浮空P型体区进一步减小了空穴的抽取面积，提高了发射极端的载流子增强效应，改善整个N型漂移区的载流子浓度分布，进一步改善了正向导通压降与关断损耗之间的折中。
综上所述，本发明相比现有技术的有益效果在于：
本发明提供一种综合性能优异的逆阻型IGBT及其制造方法，通过合理优化器件结构，在保证一定的器件沟槽深度和沟槽MOS结构密度的前提下，提高器件的反向击穿电压；降低整体栅电容，提高器件的开关速度，降低器件的开关损耗和驱动功耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免器件开启动态过程中的电流、电压振荡和EMI问题，提高器件可靠性；改善沟槽底部电场集中效应，提高器件正向击穿电压，进一步提高器件可靠性；进一步提高器件发射极端的载流子增强效应，改善漂移区的载流子浓度分布，进一步改善正向导通压降与关断损耗的折中。本发明制造方法与现有CSTBT器件的制造工艺兼容。
附图说明
图1是传统的CSTBT器件元胞结构示意图；
图2是实施例1的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图3是实施例2的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图4是实施例3的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图5是实施例4的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图6是实施例5的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图7是实施例6的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图8是实施例7的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图9是实施例8的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图10是实施例9的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图11是实施例10的沟槽栅电荷存储型IGBT器件元胞结构示意图；
图1至图11中：
1为发射极金属，21为第一介质层，22为第二介质层，20为第三介质层，3为集电极电极，4为N+发射区，5为P+发射区，6为P型基区，7为N型电荷存储层，81为栅电极，82为侧面栅介质层，83为底面栅介质层，84为分裂电极，85为分裂电极介质层，91为沟槽发射极电极，92为发射极介质层，10为P型体区，11为P型层，12为N型漂移区，13为N型电场阻止层，14为P型集电区，15为集电极金属，16为第一P型层，17为第二P型层，18为第三P型层，19为浮空P型体区，23为浮空P型埋岛结构。
图12是本发明的制造方法中正面刻蚀形成沟槽后的器件结构示意图；
图13是本发明的制造方法中形成沟槽介质层80、81、90和91后的器件结构示意图；
图14是本发明的制造方法中形成沟槽多晶硅电极后的器件结构示意图；
图15是本发明的制造方法中形成N+发射区和P+发射区后的器件结构示意图；
图16是本发明的制造方法中形成表面介质层后的器件结构示意图；
图17是本发明的制造方法中形成表面发射极电极后的器件结构示意图；
图18是本发明的制造方法中形成背面N型场阻止层和P型集电极区后的器件结构示意图；
图19是本发明的制造方法中背面刻蚀形成集电极沟槽后的器件结构示意图；
图20是本发明的制造方法中背面形成集电极介质层14后的器件结构示意图；
图21是本发明的制造方法中背面形成集电极电极13后的器件结构示意图；
图22是本发明的制造方法中全部工序完成后形成的器件结构示意图；
图23是实施例3的制造方法中形成沟槽后的器件结构示意图；
图24是实施例4的制造方法中形成沟槽发射极介质层和分裂电极介质层后的器件结构示意图；
图25是实施例4的制造方法中淀积多晶硅后的器件结构示意图；
图26是实施例4的制造方法中形成沟槽发射极电极和分裂电极后的器件结构示意图；
图27是实施例4的制造方法中形成栅介质层后的器件结构示意图；
图28是实施例4的制造方法中形成沟槽栅电极后的器件结构示意图；
具体实施方式
下面结合说明书附图和具体实施例对本发明的原理和特性进行详细说明：
实施例1：
本实施例提供一种逆阻型IGBT，如图2所示其元胞结构包括：P型集电区14、位于P型集电区14背面的集电极金属15、位于P型集电区14正面的N型电场阻止层13和位于N型电场阻止层13上方的N型漂移区12；其特征在于：N型漂移区12中具有P+发射区4、N+发射区5、P型基区6、N型电荷存储层7、P型体区10、沟槽栅结构、沟槽发射极结构和沟槽集电极结构；
所述沟槽发射结构位于N型漂移区12顶层中央并沿器件垂直方向穿入其中，所述沟槽发射极结构由沟槽发射极电极91和设于沟槽发射极电极91四周及底侧的发射极介质层92构成；所述沟槽发射极结构一侧的N型漂移区12中具有与之相连的P型体区10，所述P型体区10及其相靠近的发射极介质层92的上表面设有第一介质层21；所述沟槽发射极结构另一侧的N型漂移区12中具有相互接触且并排设置的P+发射区4和N+发射区5；在P+发射区4和N+发射区5的下方具有与之相连的P型基区6；P型基区6和N型漂移区12之间具有N型电荷存储层7；P+发射区4、P型基区6和N型电荷存储层7均与发射极介质层92相连；N型电荷存储层7中还具有沟槽栅结构，所述沟槽栅结构包括：栅电极81和栅介质层，栅介质层沿器件垂直方向延伸进入N型电荷存储层7中形成沟槽，侧面栅介质层82与N+发射区5、P型基区6和N型电荷存储层7相接触，底面栅介质层83与N型电荷存储层7相接触，所述栅电极81位于沟槽中，栅电极81的深度大于P型基区6的结深且小于N型电荷存储层7的结深；所述栅介质层82、83的厚度不大于沟槽发射极介质层92的厚度；在沟槽栅结构、P+发射区4、N+发射区5和沟槽发射极电极91及其相靠近的发射极介质层92的上方具有与之相连的发射极金属1，所述沟槽栅结构与发射极金属1之间通过第二介质层22相隔离；所述沟槽集电极结构位于集电极金属15上表面，包括集电极电极3和集电极介质层11；集电极介质层11沿器件垂直方向依次从P型集电区14、N型电场阻止层13延伸进入N型漂移区12中形成沟槽，集电极电极3位于沟槽中；集电极电极3与集电极金属15相连，并且集电极电极3的深度大于N型电场阻止层13的结深，集电极电极3通过集电极介质层11与N型电场阻止层13和P型集电区14相连。
实施例2：
本实施例提供一种逆阻型IGBT，其元胞结构如图3所示，本实施例中除了在器件背部的N型场阻止层和P型集电区内设置三个相同且相互独立的沟槽集电极结构以外，其余结构均与实施例1相同。
本实施例相比实施例1进一步提高了器件的反向击穿电压。
实施例3：
本实施例提供一种逆阻型IGBT，其元胞结构如图4所示，本实施例除了在沟槽发射极结构下方设置有与之相连的第一P型层16以外，其余结构均与实施例1相同。
本实施例通过引入与沟槽发射极电极91通过底侧的发射极介质层92相连的第一P型层16，第一P型层16向一侧横向延伸至N型电荷存储层7下方的N型漂移区12中，以此提高了器件击穿电压，同时改善了电荷存储层浓度导致的击穿电压与正向导通压降之间的矛盾。
实施例4：
本实施例提供一种逆阻型IGBT，其元胞结构如图5所示，本实施例除了在沟槽栅结构中引入位于栅电极81下方且与栅电极等电位的分裂电极84以外，其余结构均与实施例1相同。
作为优选实施方式，本实施例中分裂电极介质层85的厚度大于栅介质层的厚度。
本实施相比实施例1，在减小栅极电容的同时还提高了器件的击穿电压。
实施例5：
本实施例提供一种逆阻型IGBT，其元胞结构如图6所示，本实施例除了将沟槽发射极电极91设计为上宽下窄的阶梯状结构使得下方的发射极介质层92的厚度大于上方的发射极介质层92的厚度；将分裂电极84设计为上宽下窄的阶梯状结构使得下方的分裂电极介质层85的厚度大于上方的分裂电极介质层85的厚度，其余结构均与实施例2相同。
本实施例能够增加沟槽底部尖角处介质层的厚度，进一步提高器件的击穿电压。
实施例6：
本实施例提供一种逆阻型IGBT，其元胞结构如图7所示，本实施例除了在沟槽发射极结构的下方设置有与之相连的第一P型层16以及在沟槽栅结构的下方设置有与之相连的第二P型层17以外，其余结构均与实施例4相同。
实施例7：
本实施例提供一种逆阻型IGBT，其元胞结构如图8所示，本实施例除了在沟槽集电极下方引入设置与之相连的第三P型层18以外，其余结构均与实施例6相同.
本实施例进一步提高了器件的反向击穿电压。
实施例8：
本实施例提供一种逆阻型IGBT，其元胞结构如图9所示，本实施例除了在沟槽集电极结构一侧设置与之相连的浮空P型体区19，浮空P型体区19与集电极金属15之间通过第三介质层20相连，其余结构均与实施例4相同。
实施例9：
本实施例提供一种逆阻型IGBT，其元胞结构如图10所示，本实施例除了沟槽集电极电极190做成了阶梯状以外，其余结构均与实施例8相同。
具体地，本实施例的目的是为了增加沟槽底部介质层的厚度，提高反向击穿电压。因为如果将整个集电极介质层11的厚度增大，反向阻断状态下，在与集电极介质层11接触的N型场阻止层13表面形成的耗尽层厚度将变小，而只减小超出N型场阻止层13结深部分电极的宽度，就能既保证足够厚的耗尽层耐压，又由更厚的介质层耐压，器件的反向击穿电压进一步增大。
实施例10：
本实施例提供一种逆阻型IGBT，其元胞结构如图11所示，包括：P型集电区14、位于P型集电区14背面的集电极金属15、位于P型集电区14正面的N型电场阻止层13和位于N型电场阻止层13上方的N型漂移区12；其特征在于：N型漂移区12中具有P+发射区4、N+发射区5、P型基区6、N型电荷存储层7、P型体区10、沟槽栅结构、沟槽发射极结构和浮空P型埋岛结构；
所述沟槽发射结构位于N型漂移区12顶层中央并沿器件垂直方向穿入其中，所述沟槽发射极结构由沟槽发射极电极91和设于沟槽发射极电极91四周及底侧的发射极介质层92构成；所述沟槽发射极结构一侧的N型漂移区12中具有与之相连的P型体区10，所述P型体区10及其相靠近的发射极介质层92的上表面设有第一介质层21；所述沟槽发射极结构另一侧的N型漂移区12中具有相互接触且并排设置的P+发射区4和N+发射区5；在P+发射区4和N+发射区5的下方具有与之相连的P型基区6；P型基区6和N型漂移区12之间具有N型电荷存储层7；P+发射区4、P型基区6和N型电荷存储层7均与发射极介质层92相连；N型电荷存储层7中还具有沟槽栅结构，所述沟槽栅结构包括：栅电极81和栅介质层，栅介质层沿器件垂直方向延伸进入N型电荷存储层7中形成沟槽，侧面栅介质层82与N+发射区5、P型基区6和N型电荷存储层7相接触，底面栅介质层83与N型电荷存储层7相接触，所述栅电极81位于沟槽中，栅电极81的深度大于P型基区6的结深且小于N型电荷存储层7的结深；所述栅介质层82、83的厚度不大于沟槽发射极介质层92的厚度；在沟槽栅结构、P+发射区4、N+发射区5和沟槽发射极电极91及其相靠近的发射极介质层92的上方具有与之相连的发射极金属1，所述沟槽栅结构与发射极金属1之间通过第二介质层22相隔离；所述浮空P型埋岛结构是由若干个位于N型电场阻止层13上表面且相互隔离的P型区构成。
实施例11：
本实施例以1200V电压等级的逆阻型IGBT为例进行说明，根据本领域常识可根据实际需求制备不同性能参数的器件。
一种逆阻型IGBT的制造方法，结合图12至图28，具体工艺制作方法如下：
步骤1：采用N型轻掺杂单晶硅片作为器件的N型漂移区12，所选硅片的厚度为300～600um，掺杂浓度为1013～1014个/cm3；在硅片表面淀积厚度为700～1000纳米的TEOS保护层，光刻出窗口进行沟槽硅刻蚀，进而在N型漂移区12上刻蚀形成相互独立的第一沟槽和第二沟槽，第一沟槽的深度大于第二沟槽的深度；
步骤2：在经步骤1处理所得的硅片表面生长一层场氧化层，光刻得到有源区，然后再生长一层预氧化层，通过在第一沟槽和位于第一沟槽一侧的第二沟槽之间及所述第二沟槽底部注入N型杂质制得N型电荷存储层7，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；再在N型电荷存储层7上方和位于第一沟槽另一侧的顶层注入P型杂质并退火处理分别制得P型基区6和P型体区10，离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100～1150℃，退火时间为10～30分钟；
步骤3：在1050℃～1150℃的O2气氛下分别在所述第一沟槽和第二沟槽内壁形成介质层，而后于750℃～950℃下分别在第一沟槽和第二沟槽内淀积多晶硅，第一沟槽内多晶硅及其周侧的介质层形成沟槽发射极结构，第二沟槽内多晶硅及其外侧的介质层形成沟槽栅结构；
步骤4：通过光刻、离子注入工艺在第一沟槽与第二沟槽之间的P型基区6顶层分别注入P型杂质和N型杂质，离子注入N型杂质的能量为30～60keV，注入剂量为1015～1016个/cm2，离子注入P型杂质的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟，制得相互接触且并排设置的P+发射区4和N+发射区5；所述P+发射区4与第一沟槽内壁介质层相连，所述N+发射区5与第二沟槽内壁介质层相连；
步骤5：在器件表面淀积，并采用光刻、刻蚀工艺形成位于P型体区10上表面及其相靠近的发射极介质层92上表面的第一介质层2以及位于沟槽栅结构上表面的第二介质层3；
步骤6：在器件表面淀积金属，并采用光刻、刻蚀工艺分别沟槽栅结构、P+发射区4、N+发射区5和沟槽发射极电极91及其相靠近的发射极介质层92的上表面形成发射极金属1；
步骤7：翻转硅片，减薄硅片厚度，在硅片背面注入N型杂质并退火制作器件的N型场阻止层13，N型场阻止层13的厚度为15～30微米，离子注入的能量为1500～2000keV，注入剂量为1013～1014个/cm2，退火温度为1200～1250℃，时间为300～600分钟；在N型场阻止层13背面注入P型杂质形成P型集电区14，注入能量为40～60keV，注入剂量为1012～1013个/cm2，在H2与N2混合的气氛下进行背面退火，温度为400～450℃，时间为20～30分钟；
步骤8：在硅片背面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出集电极沟槽，集电极沟槽依次自P型集电极区14和N型场阻止层13穿入N型漂移区12中；集电极沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
步骤9：于1050℃～1150℃，O2的气氛下在集电极沟槽内侧形成氧化层，即形成集电极介质层11；而后于750℃～950℃下在集电极沟槽内积淀填充多晶硅，即形成集电极电极3；
步骤10：背面淀积金属形成集电极金属15，至此完成逆阻型IGBT的制备。
进一步地，本发明步骤8中可通过增加光刻步骤形成若干个相互独立的集电极沟槽，即可制得如图3所示的器件结构。
进一步地，本发明步骤3完成沟槽内多晶硅淀积后可通过增加刻蚀、氧化和多晶硅淀积工艺形成分裂栅结构，即可制得如图4所示的器件结构。
进一步地，本发明步骤2中在形成N型电荷存储层6之前可通过增加光刻步骤形成分别位于第一沟槽和第二沟槽底部的第一P型层16和第二P型层17，同时在步骤3完成沟槽内多晶硅淀积后可通过增加刻蚀、氧化和多晶硅淀积工艺形成分裂栅结构，即形成如图5所示的器件结构。
进一步地，本发明步骤7中在形成N型场阻止层17之前可增加离子注入步骤在集电极沟槽底部形成第三P型层18，即形成如图6所示的器件结构。
进一步地，本发明步骤7中在形成N型场阻止层13之前可增加离子注入步骤在背面形成浮空P型体区19，即形成如图7所示的器件结构。
进一步地，本发明中可通过增加光刻步骤分两次分别形成P型基区6和P型体区10。
进一步地，第一介质层21、第二介质层22、第三介质层20、栅介质层或者发射极介质92的材料可以采用同种材料也可以采用不同种材料组合，第一介质层2、第二介质层3、栅介质层和发射极介质92的材料可以相同也可以不同。
进一步地，本发明步骤7中N型场阻止层13的制备可在制备器件的正面结构之前进行制备；或者可直接选用具有N型场阻止层13和N型漂移区12的双层外延材料作为工艺起始的硅片材料。
进一步地，本发明工艺步骤7中N型场阻止层13的制备可省略。
Claims (10)
1.一种逆阻型IGBT，其元胞结构包括：P型集电区(14)、位于P型集电区(14)背面的集电极金属(15)、位于P型集电区(14)正面的N型电场阻止层(13)和位于N型电场阻止层(13)上方的N型漂移区(12)；其特征在于：N型漂移区(12)中具有P+发射区(4)、N+发射区(5)、P型基区(6)、N型电荷存储层(7)、P型体区(10)、沟槽栅结构、沟槽发射极结构和沟槽集电极结构；
所述沟槽发射结构位于N型漂移区(12)顶层中央并沿器件垂直方向穿入其中，所述沟槽发射极结构由沟槽发射极电极(91)和设于沟槽发射极电极(91)四周及底侧的发射极介质层(92)构成；所述沟槽发射极结构一侧的N型漂移区(12)中具有与之相连的P型体区(10)，所述P型体区(10)及其相靠近的发射极介质层(92)的上表面设有第一介质层(21)；所述沟槽发射极结构另一侧的N型漂移区(12)中具有相互接触且并排设置的P+发射区(4)和N+发射区(5)；在P+发射区(4)和N+发射区(5)的下方具有与之相连的P型基区(6)；P型基区(6)和N型漂移区(12)之间具有N型电荷存储层(7)；P+发射区(4)、P型基区(6)和N型电荷存储层(7)均与发射极介质层(92)相连；N型电荷存储层(7)中还具有沟槽栅结构，所述沟槽栅结构包括：栅电极(81)和栅介质层，栅介质层沿器件垂直方向延伸进入N型电荷存储层(7)中形成沟槽，侧面栅介质层(82)与N+发射区(5)、P型基区(6)和N型电荷存储层(7)相接触，底面栅介质层(83)与N型电荷存储层(7)相接触，所述栅电极(81)位于沟槽中，栅电极(81)的深度大于P型基区(6)的结深且小于N型电荷存储层(7)的结深；所述栅介质层(82、83)的厚度不大于沟槽发射极介质层(92)的厚度；在沟槽栅结构、P+发射区(4)、N+发射区(5)和沟槽发射极电极(91)及其相靠近的发射极介质层(92)的上方具有与之相连的发射极金属(1)，所述沟槽栅结构与发射极金属(1)之间通过第二介质层(22)相隔离；所述沟槽集电极结构位于集电极金属(15)上表面，包括集电极电极(3)和集电极介质层(11)；集电极介质层(11)沿器件垂直方向依次从P型集电区(14)、N型电场阻止层(13)延伸进入N型漂移区(12)中形成沟槽，集电极电极(3)位于沟槽中；集电极电极(3)与集电极金属(15)相连，并且集电极电极(3)的深度大于N型电场阻止层(13)的结深，集电极电极(3)通过集电极介质层(11)与N型电场阻止层(13)和P型集电区(14)相连。
2.一种逆阻型IGBT，其元胞结构包括：P型集电区(14)、位于P型集电区(14)背面的集电极金属(15)、位于P型集电区(14)正面的N型电场阻止层(13)和位于N型电场阻止层(13)上方的N型漂移区(12)；其特征在于：N型漂移区(12)中具有P+发射区(4)、N+发射区(5)、P型基区(6)、N型电荷存储层(7)、P型体区(10)、沟槽栅结构、沟槽发射极结构和浮空P型埋岛；
所述沟槽发射结构位于N型漂移区(12)顶层中央并沿器件垂直方向穿入其中，所述沟槽发射极结构由沟槽发射极电极(91)和设于沟槽发射极电极(91)四周及底侧的发射极介质层(92)构成；所述沟槽发射极结构一侧的N型漂移区(12)中具有与之相连的P型体区(10)，所述P型体区(10)及其相靠近的发射极介质层(92)的上表面设有第一介质层(21)；所述沟槽发射极结构另一侧的N型漂移区(12)中具有相互接触且并排设置的P+发射区(4)和N+发射区(5)；在P+发射区(4)和N+发射区(5)的下方具有与之相连的P型基区(6)；P型基区(6)和N型漂移区(12)之间具有N型电荷存储层(7)；P+发射区(4)、P型基区(6)和N型电荷存储层(7)均与发射极介质层(92)相连；N型电荷存储层(7)中还具有沟槽栅结构，所述沟槽栅结构包括：栅电极(81)和栅介质层，栅介质层沿器件垂直方向延伸进入N型电荷存储层(7)中形成沟槽，侧面栅介质层(82)与N+发射区(5)、P型基区(6)和N型电荷存储层(7)相接触，底面栅介质层(83)与N型电荷存储层(7)相接触，所述栅电极(81)位于沟槽中，栅电极(81)的深度大于P型基区(6)的结深且小于N型电荷存储层(7)的结深；所述栅介质层(82、83)的厚度不大于沟槽发射极介质层(92)的厚度；在沟槽栅结构、P+发射区(4)、N+发射区(5)和沟槽发射极电极(91)及其相靠近的发射极介质层(92)的上方具有与之相连的发射极金属(1)，所述沟槽栅结构与发射极金属(1)之间通过第二介质层(22)相隔离；所述浮空P型埋岛结构是由位于N型电场阻止层(13)上表面若干个相互隔离的P型区(23)构成。
3.根据权利要求1或2所述的一种逆阻型IGBT，其特征在于：沟槽发射极结构下方还具有与之相连的第一P型层(16)，第一P型层(16)与沟槽发射极电极(91)通过底侧的发射极介质层(92)相连，所述第一P型层(16)向一侧横向延伸至N型电荷存储层(7)下方的N型漂移区(12)中。
4.根据权利要求1或2所述的一种逆阻型IGBT，其特征在于：沟槽栅结构下方还具有与之相连的第二P型层(17)，第二P型层(17)与栅电极(81)通过底面栅介质层(83)相连，所述第二P型层(17)向一侧横向延伸至N型电荷存储层(7)下方的N型漂移区(12)中。
5.根据权利要求1所述的一种逆阻型IGBT，其特征在于：沟槽集电极结构相背于集电极金属15的上方设有与沟槽集电极结构相连的第三P型层(18)，第三P型层(18)与集电极电极(3)通过集电极介质层(11)相连，所述第三P型层(18)向两侧横向延伸。
6.根据权利要求1或2所述的一种逆阻型IGBT，其特征在于：沟槽栅结构还包括分裂电极(84)和分裂电极介质层(85)，分裂电极(84)位于栅电极(81)下方且二者通过底面栅介质层(83)相连，分裂电极(84)与N型电荷存储层(7)和N型漂移区(12)之间通过分裂电极介质层(85)相连。
7.根据权利要求1或2所述的一种逆阻型IGBT，其特征在于：沟槽发射极电极(91)和分裂电极(84)中至少一种为上宽下窄的阶梯状结构；沟槽集电极结构中的集电极电极(3)为上窄下宽的阶梯状结构。。
8.根据权利要求1所述的一种逆阻型IGBT，其特征在于：还包括：与沟槽集电极结构相连的浮空P型体区(19)，浮空P型体区(19)与集电极金属(15)之间通过第三介质层(20)相连。
9.根据权利要求1所述的一种逆阻型IGBT，其特征在于：沟槽集电极结构的个数为若干个，若干个沟槽集电极结构之间相互独立。
10.一种逆阻型IGBT的制造方法，其特征在于，包括如下步骤：
步骤1：采用N型轻掺杂单晶硅片作为器件的N型漂移区(12)，在硅片表面淀积保护层，光刻出窗口进行沟槽硅刻蚀，进而在N型漂移区(12)上刻蚀形成相互独立的第一沟槽和第二沟槽，第一沟槽的深度大于第二沟槽的深度；
步骤2：在经步骤1处理所得的硅片表面生长一层场氧化层，光刻得到有源区，然后再生长一层预氧化层，通过在第一沟槽和位于第一沟槽一侧的第二沟槽之间及所述第二沟槽底部注入N型杂质制得N型电荷存储层(7)；再在N型电荷存储层(7)上方和位于第一沟槽另一侧的顶层注入P型杂质并退火处理分别制得P型基区(6)和P型体区(10)；
步骤3：在所述第一沟槽和第二沟槽内壁形成介质层，分别在第一沟槽和第二沟槽内淀积多晶硅，第一沟槽内多晶硅及其周侧的介质层形成沟槽发射极结构，第二沟槽内多晶硅及其外侧的介质层形成沟槽栅结构；
步骤4：通过光刻、离子注入工艺在第一沟槽与第二沟槽之间的P型基区(6)顶层分别注入P型杂质和N型杂质制得相互接触且并排设置的P+发射区(4)和N+发射区(5)；所述P+发射区(4)与第一沟槽内壁的介质层相连，所述N+发射区(5)与第二沟槽内壁的介质层相连；
步骤5：在器件表面淀积，并采用光刻、刻蚀工艺形成位于P型体区(10)上表面及其相靠近的发射极介质层(92)上表面的第一介质层(2)以及位于沟槽栅结构上表面的第二介质层(3)；
步骤6：在器件表面淀积金属，并采用光刻、刻蚀工艺分别沟槽栅结构、P+发射区(4)、N+发射区(5)和沟槽发射极电极(91)及其相靠近的发射极介质层(92)的上表面形成发射极金属(1)；
步骤7：翻转硅片，减薄硅片厚度，在硅片背面注入N型杂质并退火制作器件的N型场阻止层(13)，在N型场阻止层(13)背面注入P型杂质形成P型集电区(14)；
步骤8：在硅片背面淀积保护层，光刻出窗口进行沟槽硅刻蚀，进而刻蚀形成第三沟槽，第三沟槽的深度大于N型场阻止层(13)的结深；
步骤9：在所述第三沟槽内壁形成集电极介质层(11)，而后在第三沟槽内淀积多晶硅形成集电极电极(3)；
步骤10：背面淀积金属形成集电极金属(15)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710998712.0A CN107799588A (zh) | 2017-10-20 | 2017-10-20 | 一种逆阻型igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710998712.0A CN107799588A (zh) | 2017-10-20 | 2017-10-20 | 一种逆阻型igbt及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107799588A true CN107799588A (zh) | 2018-03-13 |
Family
ID=61534347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710998712.0A Pending CN107799588A (zh) | 2017-10-20 | 2017-10-20 | 一种逆阻型igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799588A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146274A (zh) * | 2020-01-02 | 2020-05-12 | 杭州电子科技大学 | 一种碳化硅沟槽igbt结构及其制造方法 |
| CN111524971A (zh) * | 2020-01-09 | 2020-08-11 | 杭州电子科技大学 | 4H-SiC沟槽绝缘栅双极型晶体管 |
| CN111933687A (zh) * | 2020-07-07 | 2020-11-13 | 电子科技大学 | 具有高安全工作区的横向功率器件 |
| CN112928156A (zh) * | 2021-04-07 | 2021-06-08 | 四川大学 | 一种浮空p柱的逆导型槽栅超结IGBT |
| CN112928155A (zh) * | 2021-04-01 | 2021-06-08 | 四川大学 | 一种浮空p柱的槽栅超结IGBT |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465863B1 (en) * | 1998-05-28 | 2002-10-15 | Infineon Technologies Ag | Power diode structure |
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US20110018029A1 (en) * | 2009-07-21 | 2011-01-27 | Infineon Technologies Austria Ag | Semiconductor device having a floating semiconductor zone |
| CN102779842A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种变形槽栅介质的cstbt器件 |
| CN103258847A (zh) * | 2013-05-09 | 2013-08-21 | 电子科技大学 | 一种双面场截止带埋层的rb-igbt器件 |
| US20130256744A1 (en) * | 2012-03-28 | 2013-10-03 | International Rectifier Corporation | IGBT with Buried Emitter Electrode |
| CN105789289A (zh) * | 2016-04-26 | 2016-07-20 | 电子科技大学 | 一种双向igbt器件及其制造方法 |
| CN105789269A (zh) * | 2016-03-04 | 2016-07-20 | 上海源翌吉电子科技有限公司 | 沟槽绝缘栅双极型晶体管及其制备方法 |
-
2017
- 2017-10-20 CN CN201710998712.0A patent/CN107799588A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465863B1 (en) * | 1998-05-28 | 2002-10-15 | Infineon Technologies Ag | Power diode structure |
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US20110018029A1 (en) * | 2009-07-21 | 2011-01-27 | Infineon Technologies Austria Ag | Semiconductor device having a floating semiconductor zone |
| US20130256744A1 (en) * | 2012-03-28 | 2013-10-03 | International Rectifier Corporation | IGBT with Buried Emitter Electrode |
| CN102779842A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种变形槽栅介质的cstbt器件 |
| CN103258847A (zh) * | 2013-05-09 | 2013-08-21 | 电子科技大学 | 一种双面场截止带埋层的rb-igbt器件 |
| CN105789269A (zh) * | 2016-03-04 | 2016-07-20 | 上海源翌吉电子科技有限公司 | 沟槽绝缘栅双极型晶体管及其制备方法 |
| CN105789289A (zh) * | 2016-04-26 | 2016-07-20 | 电子科技大学 | 一种双向igbt器件及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146274A (zh) * | 2020-01-02 | 2020-05-12 | 杭州电子科技大学 | 一种碳化硅沟槽igbt结构及其制造方法 |
| CN111146274B (zh) * | 2020-01-02 | 2022-06-03 | 杭州电子科技大学 | 一种碳化硅沟槽igbt结构及其制造方法 |
| CN111524971A (zh) * | 2020-01-09 | 2020-08-11 | 杭州电子科技大学 | 4H-SiC沟槽绝缘栅双极型晶体管 |
| CN111933687A (zh) * | 2020-07-07 | 2020-11-13 | 电子科技大学 | 具有高安全工作区的横向功率器件 |
| CN112928155A (zh) * | 2021-04-01 | 2021-06-08 | 四川大学 | 一种浮空p柱的槽栅超结IGBT |
| CN112928156A (zh) * | 2021-04-07 | 2021-06-08 | 四川大学 | 一种浮空p柱的逆导型槽栅超结IGBT |
| CN112928156B (zh) * | 2021-04-07 | 2022-04-12 | 四川大学 | 一种浮空p柱的逆导型槽栅超结IGBT |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105789290B (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN107768436A (zh) | 一种沟槽栅电荷储存型igbt及其制造方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108321196A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN113838922B (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105789291B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180313 |
|
| RJ01 | Rejection of invention patent application after publication |