CN112928156A - 一种浮空p柱的逆导型槽栅超结IGBT - Google Patents

一种浮空p柱的逆导型槽栅超结IGBT Download PDF

Info

Publication number
CN112928156A
CN112928156A CN202110373827.7A CN202110373827A CN112928156A CN 112928156 A CN112928156 A CN 112928156A CN 202110373827 A CN202110373827 A CN 202110373827A CN 112928156 A CN112928156 A CN 112928156A
Authority
CN
China
Prior art keywords
region
layer
type
super
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110373827.7A
Other languages
English (en)
Other versions
CN112928156B (zh
Inventor
马瑶
黄铭敏
杨治美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan University
Original Assignee
Sichuan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan University filed Critical Sichuan University
Priority to CN202110373827.7A priority Critical patent/CN112928156B/zh
Publication of CN112928156A publication Critical patent/CN112928156A/zh
Application granted granted Critical
Publication of CN112928156B publication Critical patent/CN112928156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种逆导型超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，其超结耐压层中的第二导电类型的半导体区浮空且其槽型栅极结构的底部被重掺杂的第二导电类型的半导体区包围，并且含有侧面被第二导电类型的浮空区包围和顶部被第一导电类型的截止环包围的背面槽型绝缘介质区。该器件有较低的导通压降，能消除电压随电流的折回现象，且能避免击穿电压的降低。

Description

一种浮空p柱的逆导型槽栅超结IGBT
技术领域
本发明属于半导体器件，特别是功率半导体器件。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种中高压功率半导体开关器件。超结（Superjunction，SJ）是n柱/p柱交替排列的耐压层结构，它能使n柱与p柱在较高的掺杂浓度下仍可获得较高的击穿电压。当IGBT采用超结耐压层结构，在关断过程中n柱/p柱构成的pn结会快速耗尽，使关断速度提高（或关断功耗降低）。然而，在普通超结IGBT中，导通态下的n柱和p柱的电导调制效应（或载流子存储效果）较差，这主要是因为p柱容易收集空穴，并顺利地将收集的空穴抽取到发射极，造成空穴难以在n柱和p柱中得到有效的存储，增加导通压降。如果将p柱浮空，在导通态下空穴进入p柱后流向发射极变得困难，这将抬高p柱电位，抑制p柱收集空穴，从而增强n柱和p柱的电导调制效应，降低导通压降。然而，普通浮空p柱的超结IGBT结构的击穿电压会有所降低。另外，IGBT在应用中通常搭配一个反向并联的二极管来使用。为了降低寄生效应和提高集成度，IGBT中也可以集成反向二极管，这种IGBT被称为逆导型IGBT（Reverse Conducting IGBT，RC-IGBT）。然而，普通的逆导型结构会发生电压随电流的折回（Snap-back）现象，这会对器件的可靠工作带来不利。
发明内容
本发明的目的在于提供一种逆导型超结IGBT器件，与普通的逆导型超结IGBT相比，本发明提供的逆导型超结IGBT器件可以有更低的导通压降，消除电压随电流的折回现象，并且避免了击穿电压的降低。
参考图3-5，本发明提供一种逆导型超结绝缘栅双极型晶体管器件，其元胞结构包括：集电结构（由10、11和20构成），位于所述集电结构（由10、11和20构成）之上的轻掺杂的第一导电类型的辅助层30，位于所述辅助层30之上的超结耐压层（由31和32构成），位于所述超结耐压层（由31和32构成）之上的第二导电类型的基区（由41和43构成）以及第二导电类型的阱区42，与所述基区（由41和43构成）至少有部分接触的重掺杂的第一导电类型的发射区44，与所述发射区44、所述基区（由41和43构成）以及所述超结耐压层（由31和32构成）均接触的用于控制开关的槽型栅极结构（由47和49构成），其特征在于：
所述集电结构（由10、11和20构成）由至少一个第二导电类型的集电区10，至少一个第一导电类型的集电区11以及至少一个第一导电类型的缓冲区20构成；所述缓冲区20的下表面与所述第二导电类型的集电区10以及所述第一导电类型的集电区11均直接接触，所述缓冲区20的上表面与所述辅助层30直接接触；
所述元胞结构中包含背面槽型绝缘介质区12，所述背面槽型绝缘介质区12深入所述辅助层30；所述背面槽型绝缘介质区12的侧面与所述第二导电类型的集电区10、所述第一导电类型的集电区11和所述缓冲区20均直接接触，所述背面槽型绝缘介质区12将所述第二导电类型的集电区10与所述第一导电类型的集电区11相互隔离；所述背面槽型绝缘介质区12的侧面通过第二导电类型的浮空区21与所述辅助层30间接接触，所述背面槽型绝缘介质区12的顶部通过第一导电类型的截止环22与所述辅助层30间接接触；所述第一导电类型的集电区11、所述第二导电类型的集电区10、所述背面槽型绝缘介质区12的下表面覆盖有集电极导体1，并通过导线连接至集电极C；
所述超结耐压层（由31和32构成）由交替排列的第一导电类型的半导体区31与第二导电类型的半导体区32构成，所述超结耐压层中的第一导电类型的半导体区31的侧面与所述超结耐压层中的第二导电类型的半导体区32的侧面相互接触；所述超结耐压层（由31和32构成）的下表面与所述辅助层30直接接触；
所述基区（由41和43构成）的下表面通过一个第一导电类型的载流子存储层33与所述超结耐压层中的第一导电类型的半导体区31接触；所述基区（由41和43构成）的上表面至少有部分覆盖有发射极导体2，并通过导线连接至发射极E；所述基区（由41和43构成）中有至少一个重掺杂区43与所述发射极导体2直接接触，以便形成欧姆接触；
所述发射区44的上表面覆盖有发射极导体2，并通过导线连接至所述发射极E；
所述阱区42的下表面与所述超结耐压层中的第二导电类型的半导体区32直接接触；所述阱区42与所述基区（由41和43构成）通过第一种连接发射极的槽型栅极结构（由46和48构成）和/或所述用于控制开关的槽型栅极结构（由47和49构成）相互隔离；
所述用于控制开关的槽型栅极结构（由47和49构成）包括第一绝缘介质层49和被所述第一绝缘介质层包围的第一导体区47；所述第一绝缘介质层49与所述发射区44、所述基区（由41和43构成）、所述载流子存储层33以及所述超结耐压层中的第一导电类型的半导体区31均直接接触，或与所述发射区44、所述基区（由41和43构成）、所述阱区42、所述载流子存储层33、所述超结耐压层中的第一导电类型的半导体区31以及所述超结耐压层中的第二导电类型的半导体区32均直接接触；所述第一导体区47的上表面覆盖有栅极导体3，并通过导线连接至栅极G；
所述第一种连接发射极的槽型栅极结构（由46和48构成）包括第二绝缘介质层48和被所述第二绝缘介质层包围的第二导体区46；所述第二绝缘介质层48与所述基区（由41和43构成）、所述阱区42、所述载流子存储层33、所述超结耐压层中的第一导电类型的半导体区31以及所述超结耐压层中的第二导电类型的半导体区32均直接接触；所述第二导体区46的上表面覆盖有发射极导体2，并通过导线连接至所述发射极E；
所述用于控制开关的槽型栅极结构（由47和49构成）的底部和所述第一种连接发射极的槽型栅极结构（由46和48构成）的底部均分别被重掺杂的第二导电类型的半导体区35包围；所述重掺杂的第二导电类型的半导体区35与所述超结耐压层（由31和32构成）直接接触；
所述第一导体区47和所述第二导体区46是由重掺杂的多晶半导体材料构成；所述第一导电类型为n型时，所述第二导电类型为p型；所述第一导电类型为p型时，所述第二导电类型为n型。
参考图6-8，在所述超结耐压层中的第一导电类型的半导体区31和/或所述超结耐压层中的第二导电类型的半导体区32上方含有第二种连接发射极的槽型栅极结构（由50和51构成）；所述第二种连接发射极的槽型栅极结构（由50和51构成）包括第三绝缘介质层51和被所述第三绝缘介质层包围的第三导体区50，所述第三绝缘介质层51与所述基区（由41和43构成）、所述载流子存储层33以及所述超结耐压层中的第一导电类型的半导体区31均直接接触，或与所述阱区42以及所述超结耐压层中的第二导电类型的半导体区32均直接接触，所述第三导体区50的上表面覆盖有发射极导体2，并通过导线连接至所述发射极E；所述第二种连接发射极的槽型栅极结构（由50和51构成）的底部也被所述重掺杂的第二导电类型的半导体区35包围。
参照图9，所述阱区42的掺杂浓度高于所述超结耐压层中的第二导电类型的半导体区32的掺杂浓度，或与所述超结耐压层中的第二导电类型的半导体区32的掺杂浓度相等或相当。
参考图10，所述载流子存储层33的掺杂浓度高于所述超结耐压层中的第一导电类型的半导体区31的掺杂浓度，或与所述超结耐压层中的第一导电类型的半导体区31的掺杂浓度相等或相当。
附图说明
图1: 普通逆导型超结IGBT结构示意图；
图2: 普通p柱浮空的逆导型超结IGBT结构示意图；
图3: 本发明的一种逆导型超结IGBT，其p柱上方为p型阱区，p型阱区通过第一种连接发射极的槽型栅极结构与p型基区相互隔离，槽型栅极结构底部被p+区包围；
图4: 本发明的又一种逆导型超结IGBT，其p柱上方为p型阱区，p型阱区通过控制开关的槽型栅极结构与p型基区相互隔离，槽型栅极结构底部被p+区包围；
图5: 本发明的又一种逆导型超结IGBT，其p柱上方为p型阱区，p型阱区通过控制开关的槽型栅极结构以及第一种连接发射极的槽型栅极结构与p型基区相互隔离，槽型栅极结构底部被p+区包围；
图6: 根据图3，本发明的又一种逆导型超结IGBT，其p柱上方有第二种连接发射极的槽型栅极结构；
图7: 根据图4，本发明的又一种逆导型超结IGBT，其n柱上方有第二种连接发射极的槽型栅极结构；
图8: 根据图4，本发明的又一种逆导型超结IGBT，其n柱和p柱上方均有第二种连接发射极的槽型栅极结构；
图9: 根据图3，本发明的又一种逆导型超结IGBT，其p型阱区与p柱的掺杂浓度相等，使p型阱区成为了p柱的一部分；
图10: 根据图3，本发明的又一种逆导型超结IGBT，其载流子存储层的掺杂浓度与超结耐压层中的第一导电类型区的掺杂浓度相等，使其成为了超结耐压层中的第一导电类型区的一部分；
图11: 图3和图1所示的两种逆导型超结IGBT的正向导通I-V曲线;
图12: 图3和图2所示的两种逆导型超结IGBT的正向击穿I-V曲线。
具体实施方式
下面结合附图对本发明进行详细的描述。
图1是普通逆导型超结IGBT结构示意图，其中的超结耐压层由n柱（n-pillar区31）和p柱（p-pillar区32）构成，用于承受主要的外加电压，轻掺杂的n型辅助层（n-assist层30）也承受部分外加电压，n型缓冲区（n-buffer区20）起到截止电场的作用。在反向导通态下，栅极（G）与发射极（E）短接，发射极（E）施加相对于集电极（C）的正电压。当该电压超过0.7 V时，基区（p-b区41和p+区43）和p柱（p-pillar区32）向n柱（n-pillar区31）和n型辅助层（n-assist层30）注入空穴。与此同时，n型集电区（n+区11）提供电子，电子经过n柱（n-pillar区31）和n型辅助层（n-assist层30）注入基区（p-b区41和p+区43）和p柱（p-pillar区32），反向二极管导通。在正向导通态下，栅极（G）施加相对于发射极（E）的正电压，当该电压超过阈值电压时，基区（由p-base区41和p+区43构成）与用于控制开关的槽型栅极结构（由47和49构成）界面附近形成电子沟道。此时，集电极（C）施加相对于发射极（E）的正电压，电子在电场的作用下从发射极（E）经过发射区（n+区44）和电子沟道进入n柱（n-pillar区31）、n型辅助层（n-assist层30）、n型缓冲区（n-buffer区20），再注入到n型集电区（n+区11），器件处于MOSFET导通模式。当集电极（C）相对于发射极（E）的正电压继续增加，电流持续增加，电子横向流过n型缓冲区（n-buffer区20）在n型缓冲区（n-buffer区20）上产生超过0.7 V的电势差，p型集电区（p-collector区10）开始向n型缓冲区（n-buffer区20）注入空穴，器件转变为IGBT导通模式。由于IGBT导通模式下，非平衡载流子能够存储于n型辅助层（n-assist层30）、n柱（n-pillar区31）和p柱（p-pillar区32），体内发生电导调制效应，器件的电阻下降，这导致了电压随着电流的折回现象。进一步，当器件进入IGBT导通模式，由于p柱（p-pillar区32）与n柱（n-pillar区31）的pn结为反偏，n柱（n-pillar区31）中的空穴很容易进入p柱（p-pillar区32）并经过基区（p-b区41和p+区43）被发射极（E）收集。这使得非平衡载流子在n柱（n-pillar区31）和p柱（p-pillar区32）中的存储效应减弱，导通压降增加。
图2是普通p柱浮空的逆导型超结IGBT，在图2中，p柱（p-pillar区32）上方为p型阱区（p-w区42），并且p型阱区（p-w区42）不连接电极。p型阱区（p-w区42）通过第一种连接发射极的槽型栅极结构（由46和48构成）与基区（由p-base区41和p+区43构成）隔离，因此p型阱区（p-w区42）是一个浮空区。由于p型阱区（p-w区42）没有流向发射极E的空穴通路，在正向导通态下，空穴进入p柱（p-pillar区32）后就会在p柱（p-pillar区32）中堆积，提高p柱（p-pillar区32）的电位，p柱/n柱结变成了正偏结，p柱/n柱结附近的非平衡载流子浓度会比较高，体内的电导调制效应得以增强，导通压降得以降低。
另外，在图2中采用了n型载流子存储层（n-cs层33）。虽然由于p型阱区（p-w区42）没有空穴通路，但是如果没有n型载流子存储层（n-cs层33）的话，n柱（n-pillar区31）的空穴还是可以较为顺利的流向基区（由p-base区41和p+区43构成），从而使n柱（n-pillar区31）顶部区域的电导调制效应较弱，这一定程度上会增加导通压降。而当引入了掺杂浓度高于n柱（n-pillar区31）掺杂浓度的n型载流子存储层（n-cs层33）后，n型载流子存储层（n-cs层33）能够抑制空穴进入基区（由p-base区41和p+区43构成），从而增强n柱（n-pillar区31）顶部区域的电导调制效应，进一步降低导通压降。
虽然图2所示的普通p柱浮空的逆导型超结IGBT能够降低导通压降，但是其击穿电压会比较低。在正向阻断态下，p柱（p-pillar区32）底部、n柱（n-pillar区31）顶部以及p柱（p-pillar区32）/n柱（n-pillar区31）的侧面界面都会承受高电场。n柱（n-pillar区31）顶部的高电场引起的碰撞电离产生的空穴直接流入基区（由p-base区41和p+区43构成），而碰撞电离产生的电子流向集电极C，这并不显著影响击穿电压。然而，p柱（p-pillar区32）底部以及p柱（p-pillar区32）侧面的高电场引起的碰撞电离产生的空穴则会经过p柱（p-pillar区32）向上流动。由于p型阱区（p-w区42）无法提供空穴通路，这些碰撞电离产生的空穴就必须经过隔离了p型阱区与p型基区的第一种连接发射极的槽型栅极结构（由46和48构成）的底部流入p型基区（由p-base区41和p+区43构成）。第一种连接发射极的槽型栅极结构（由46和48构成）的底部存在高电场，在空穴流经其底部的时候又会再次显著增加碰撞电离产生的空穴，碰撞电离效果加剧，击穿电压就会因为p柱（p-pillar区32）浮空而显著降低。
另外，图2所示的普通p柱浮空的逆导型超结IGBT和图1所述的普通逆导型超结IGBT采用了一样的背面结构，因此图2结构和图1结构一样存在电压随着电流的折回现象。
本发明的主要目的是为了改善图2所示的普通p柱浮空的逆导型超结IGBT的击穿电压低的缺点，同时改善图1所示的普通逆导型超结IGBT结构和图2结构都存在的电压随电流的折回现象的缺点，并且具备导通压降低的优点。
图3是本发明的一种逆导型超结IGBT元胞结构示意图，其与图2所示的普通p浮空的逆导型超结IGBT的主要差异在于: （1）背面引入了背面槽型绝缘介质区（12），p型浮空区（p区21）及n型截止环（n-ring区22），帮助消除电压随电流的折回现象；（2）其第一种连接发射极的槽型栅极结构（由46和48构成）的底部和用于控制开关的槽型栅极结构（由47和49构成）的底部均分别被重掺杂的p型区（p+区35）包围，帮助消除p柱浮空（p-pillar区32）引起的击穿电压降低现象。
在零偏下，由于p型浮空区（p区21）与n型辅助层（n-assist层30）之间存内建电势，如0.7 V，相邻的两个p型浮空区（p区21）之间的n型辅助层（n-assist区30）会发生耗尽。当相邻的两个p型浮空区（p区21）的间距足够小时，它们之间的n型辅助层（n-assist区30）能够完全耗尽，这就使得从n型辅助层（n-assist层30）的中性区到n型集电区（n+区11）的电子通路被关断。
在正向导通态下，当栅极（G）与发射极（E）之间施加的正电压大于用于控制开关的槽型栅极结构（由47和49构成）的阈值电压时，（由p-base区41和p+区43构成）与用于控制开关的槽型栅极结构（由47和49构成）的界面附近形成电子积累层沟道，发射区（n+区44）到n柱（n-pillar区31）的电子通路开启。由于集电极（C）与发射极（E）之间施加了正电压，电子就会从发射极（E）经过发射区（n+区44）和电子积累层沟道进入n柱（n-pillar区31）和n型辅助层（n-assist层30）。由于从n型辅助层（n-assist层30）的中性区到n型集电区（n+区11）的电子通路被关断，已进入了n型辅助层（n-assist层30）的电子会进入到p型集电区（p-collector区10），从而引起空穴从p型集电区（p-collector区10）注入到n型辅助层（n-assist层30），器件直接进入IGBT导通模式，因而电压随电流的折回现象被消除。
在阻断态下，重掺杂的p型区（p+区35）基本没有耗尽，故第一种连接发射极的槽型栅极结构（由46和48构成）的底部的电场比较低，高电场被推移到重掺杂的p型区（p+区35）与超结耐压层（由n-pillar区31和p-pillar区32构成）的接触面上。于是，在p柱（p-pillar区32）底部以及p柱（p-pillar区32）侧面由碰撞电离产生的空穴不会在流经第一种连接发射极的槽型栅极结构（由46和48构成）的底部的时候再次发生碰撞电离，器件的击穿电压就不会受到p柱（p-pillar区32）浮空的影响。
在图4中，与图3的结构的主要区别在于，p型顶部区（由p-top区42和p+区45构成）通过控制开关的槽型栅极结构（由47和49构成）与基区（由p-b区41和p+区43构成）隔离。在阻断态下，用于控制开关的槽型栅极结构（由47和49构成）的底部的电场比较低。于是，在p柱（p-pillar区32）底部以及p柱（p-pillar区32）侧面由碰撞电离产生的空穴不会在流经用于控制开关的槽型栅极结构（由47和49构成）的底部的时候再次发生碰撞电离，器件的击穿电压就不会受到p柱（p-pillar区32）浮空的影响。
在图5中，与4的结构的主要区别在于，p型顶部区（由p-top区42和p+区45构成）通过控制开关的槽型栅极结构（由47和49构成）以及第一种连接发射极的槽型栅极结构（由46和48构成）与基区（由p-b区41和p+区43构成）隔离。
在图6中，与图3的结构的主要区别在于，p柱（p-pillar区32）上方还有第二种连接发射极的槽型栅极结构（由50和51构成）。当槽型栅极结构的密度增加，有助于缓解槽型栅极结构底部的电场集中效应。
在图7中，与图4的结构的主要区别在于，n柱（n-pillar区31）上方还有第二种连接发射极的槽型栅极结构（由50和51构成）。
在图8中，与图4的结构的主要区别在于，p柱（p-pillar区32）和n柱（n-pillar区31）上方均还有第二种连接发射极的槽型栅极结构（由50和51构成）。
图9与图3的结构的主要区别在于，p型阱区（p-w区42）与p柱（p-pillar区32）的掺杂浓度相同，p型阱区（p-w区42）与p柱（p-pillar区32）变为了同一个区。
图10与图3的结构的主要区别在于，n型载流子存储层（n-cs层33）与n柱（n-pillar区31）的掺杂浓度相同，使n型载流子存储层（n-cs层33）成为了n柱（n-pillar区31）的一部分。
为了说明本发明的逆导型超结IGBT的优越性，这里以图3所示的本发明的逆导型超结IGBT结构为例与图1所示的普通逆导型超结IGBT以及图2所示的普通p柱浮空的逆导型超结IGBT作仿真计算对比。图1、图2和图3结构采用的都是Si材料，采用对称的超结结构，电子和空穴的少子寿命均为5 μs，半个元胞的宽度是6μm；绝缘介质层（48和49）采用的是SiO2，其厚度为0.1μm；；绝缘介质区（12）采用的是SiO2，其宽度和深度分别为1μm和5μm；n柱（n-pillar区31）及p柱（p-pillar区32）的厚度和掺杂浓度N pillar分别为70 μm和3×1015 cm-3；p型阱区中（p-w区42）的厚度和峰值浓度分别为3μm和2.5×1017 cm-3；n型辅助层（n-assist层30）的厚度和掺杂浓度分别为20μm和5×1013 cm-3；为了保证不发生穿通击穿，图2和图3结构的n型缓冲区（n-buffer区20）的厚度和掺杂浓度峰值分别为2 μm和5×1016 cm-3；为了能方便对比电压随电流的折回现象而忽略穿通击穿的问题，图1结构的n型缓冲区（n-buffer区20）的厚度和掺杂浓度峰值分别为2 μm和5×1014 cm-3；p型集电区（p-collector区10）的宽度、厚度和掺杂浓度峰值分别为4μm，1μm和3×1018 cm-3；n型集电区（n+区11）的宽度、厚度和掺杂浓度峰值分别为1μm，1μm和3×1018 cm-3；n型终止环（n-ring区22）与背面槽型绝缘介质区（12）界面上的峰值浓度为3×1018 cm-3，其扩散长度为0.3 μm；p型浮空区（p区 21）与背面槽型绝缘介质区（12）界面上的峰值浓度为2×1016 cm-3，其扩散长度为0.4 μm；n型载流子存储层（n-cs层33）的厚度为1.5 μm，n型载流子存储层（n-cs层33）的掺杂浓度N cs采用了3×1016 cm-3的均匀掺杂。
图11是图3结构和图1结构的正向导通I-V曲线，其中栅压V G = 15 V。本发明的图3结构的导通压降（电流密度为J C = 150 A/cm2下）仅1.15 V，而图1结构的导通压降为4.9 V。另外，图3结构没有电压随电流的折回现象，而图1结构中n型缓冲区（n-buffer区20）的掺杂浓度峰值仅为5×1014 cm-3，但依然有电压随电流的折回现象。如果图1结构要保证足够的耐压，n型缓冲区（n-buffer区20）的掺杂浓度峰值要提高至1016 cm-3量级或者增加n型辅助层（n-assit层30）的厚度以防止电场穿通至p型集电区（p-collector区10）。针对提高n型缓冲区（n-buffer区20）的掺杂浓度峰值的情况，如果要消除电压随电流的折回现象，则要大幅加宽p型集电区（p-collector区10）的宽度使n型缓冲区（n-buffer区20）在横向上的电阻大幅提高，但这会使反向导通时电流会更多的集中在n型缓冲区（n-buffer区20）垂直方向的狭窄区域，不利于可靠性。针对增加n型辅助层（n-assit层30）的厚度的情况，由于n型辅助层（n-assit层30）的厚度增加，会导致导通电压进一步增加和关断功耗提高。所以，图3结构相对于图1结构在导通电压和折回现象两方面有明显优势。
图12是图3结构和图2结构的正向击穿I-V曲线，其中栅压V G = 0 V。本发明的图3结构的击穿电压都明显高于图2所示的普通浮空p柱的逆导型超结IGBT的击穿电压。图结构的击穿电压约为1390 V，而图2结构的击穿电压仅约为1130 V。所以，图3结构相对于图2结构在击穿电压方面有明显优势。
以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。

Claims (4)

1.一种逆导型超结绝缘栅双极型晶体管器件，其元胞结构包括：集电结构，位于所述集电结构之上的轻掺杂的第一导电类型的辅助层，位于所述辅助层之上的超结耐压层，位于所述超结耐压层之上的第二导电类型的基区以及第二导电类型的阱区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述超结耐压层均接触的用于控制开关的槽型栅极结构，其特征在于：
所述集电结构由至少一个第二导电类型的集电区，至少一个第一导电类型的集电区以及至少一个第一导电类型的缓冲区构成；所述缓冲区的下表面与所述第二导电类型的集电区以及所述第一导电类型的集电区均直接接触，所述缓冲区的上表面与所述辅助层直接接触；
所述元胞结构中包含背面槽型绝缘介质区，所述背面槽型绝缘介质区深入所述辅助层；所述背面槽型绝缘介质区的侧面与所述第二导电类型的集电区、所述第一导电类型的集电区和所述缓冲区均直接接触，所述背面槽型绝缘介质区将所述第二导电类型的集电区与所述第一导电类型的集电区相互隔离；所述背面槽型绝缘介质区的侧面通过第二导电类型的浮空区与所述辅助层间接接触，所述背面槽型绝缘介质区的顶部通过第一导电类型的截止环与所述辅助层间接接触；所述第一导电类型的集电区、所述第二导电类型的集电区、所述背面槽型绝缘介质区的下表面覆盖有集电极导体，并通过导线连接至集电极；
所述超结耐压层由交替排列的第一导电类型的半导体区与第二导电类型的半导体区构成，所述超结耐压层中的第一导电类型的半导体区的侧面与所述超结耐压层中的第二导电类型的半导体区的侧面相互接触；所述超结耐压层的下表面与所述辅助层直接接触；
所述基区的下表面通过一个第一导电类型的载流子存储层与所述超结耐压层中的第一导电类型的半导体区接触；所述基区的上表面至少有部分覆盖有发射极导体，并通过导线连接至发射极；所述基区中有至少一个重掺杂区与所述发射极导体直接接触，以便形成欧姆接触；
所述发射区的上表面覆盖有发射极导体，并通过导线连接至所述发射极；
所述阱区的下表面与所述超结耐压层中的第二导电类型的半导体区直接接触；所述阱区与所述基区通过第一种连接发射极的槽型栅极结构和/或所述用于控制开关的槽型栅极结构相互隔离；
所述用于控制开关的槽型栅极结构包括第一绝缘介质层和被所述第一绝缘介质层包围的第一导体区；所述第一绝缘介质层与所述发射区、所述基区、所述载流子存储层以及所述超结耐压层中的第一导电类型的半导体区均直接接触，或与所述发射区、所述基区、所述阱区、所述载流子存储层、所述超结耐压层中的第一导电类型的半导体区以及所述超结耐压层中的第二导电类型的半导体区均直接接触；所述第一导体区的上表面覆盖有栅极导体，并通过导线连接至栅极；
所述第一种连接发射极的槽型栅极结构包括第二绝缘介质层和被所述第二绝缘介质层包围的第二导体区；所述第二绝缘介质层与所述基区、所述阱区、所述载流子存储层、所述超结耐压层中的第一导电类型的半导体区以及所述超结耐压层中的第二导电类型的半导体区均直接接触；所述第二导体区上的表面覆盖有发射极导体，并通过导线连接至所述发射极；
所述用于控制开关的槽型栅极结构的底部和所述第一种连接发射极的槽型栅极结构的底部均分别被重掺杂的第二导电类型的半导体区包围；所述重掺杂的第二导电类型的半导体区与所述超结耐压层直接接触；
所述第一导体区和所述第二导体区是由重掺杂的多晶半导体材料构成；所述第一导电类型为n型时，所述第二导电类型为p型；所述第一导电类型为p型时，所述第二导电类型为n型。
2.如权利要求1所述的一种逆导型超结绝缘栅双极型晶体管器件，其特征在于：
在所述超结耐压层中的第一导电类型的半导体区和/或所述超结耐压层中的第二导电类型的半导体区上方含有第二种连接发射极的槽型栅极结构；所述第二种连接发射极的槽型栅极结构包括第三绝缘介质层和被所述第三绝缘介质层包围的第三导体区，所述第三绝缘介质层与所述基区、所述载流子存储层以及所述超结耐压层中的第一导电类型的半导体区均直接接触，或与所述阱区以及所述超结耐压层中的第二导电类型的半导体区均直接接触，所述第三导体区上表面覆盖有发射极导体，并通过导线连接至所述发射极；所述第二种连接发射极的槽型栅极结构的底部也被所述重掺杂的第二导电类型的半导体区包围。
3.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述阱区的掺杂浓度高于所述超结耐压层中的第二导电类型的半导体区的掺杂浓度，或与所述超结耐压层中的第二导电类型的半导体区的掺杂浓度相等或相当。
4.如权利要求1所述的一种逆导型超结绝缘栅双极型晶体管器件，其特征在于：
所述载流子存储层的掺杂浓度高于所述超结耐压层中的第一导电类型的半导体区的掺杂浓度，或与所述超结耐压层中的第一导电类型的半导体区的掺杂浓度相等或相当。
CN202110373827.7A 2021-04-07 2021-04-07 一种浮空p柱的逆导型槽栅超结IGBT Active CN112928156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110373827.7A CN112928156B (zh) 2021-04-07 2021-04-07 一种浮空p柱的逆导型槽栅超结IGBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110373827.7A CN112928156B (zh) 2021-04-07 2021-04-07 一种浮空p柱的逆导型槽栅超结IGBT

Publications (2)

Publication Number Publication Date
CN112928156A true CN112928156A (zh) 2021-06-08
CN112928156B CN112928156B (zh) 2022-04-12

Family

ID=76173675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110373827.7A Active CN112928156B (zh) 2021-04-07 2021-04-07 一种浮空p柱的逆导型槽栅超结IGBT

Country Status (1)

Country Link
CN (1) CN112928156B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115036293A (zh) * 2022-08-12 2022-09-09 无锡新洁能股份有限公司 抗电磁干扰的超结功率器件及其制造方法
CN115579398A (zh) * 2022-12-06 2023-01-06 无锡新洁能股份有限公司 一种带有深接触孔的屏蔽栅功率器件
CN117613076A (zh) * 2023-12-08 2024-02-27 无锡用芯微电子科技有限公司 一种分区双模式导电的绝缘栅双极型晶体管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040446A1 (en) * 2013-12-26 2017-02-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN107799588A (zh) * 2017-10-20 2018-03-13 电子科技大学 一种逆阻型igbt及其制造方法
CN107799587A (zh) * 2017-10-20 2018-03-13 电子科技大学 一种逆阻型igbt及其制造方法
CN108198851A (zh) * 2017-12-27 2018-06-22 四川大学 一种具有增强载流子存储效应的超结igbt
CN108389901A (zh) * 2018-04-24 2018-08-10 四川大学 一种载流子存储增强型超结igbt
CN110911481A (zh) * 2019-12-02 2020-03-24 四川大学 一种含有浮空区及终止环的逆导型igbt
CN111048585A (zh) * 2019-12-11 2020-04-21 四川大学 一种含有背面槽型介质及浮空区的逆导型igbt

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040446A1 (en) * 2013-12-26 2017-02-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN107799588A (zh) * 2017-10-20 2018-03-13 电子科技大学 一种逆阻型igbt及其制造方法
CN107799587A (zh) * 2017-10-20 2018-03-13 电子科技大学 一种逆阻型igbt及其制造方法
CN108198851A (zh) * 2017-12-27 2018-06-22 四川大学 一种具有增强载流子存储效应的超结igbt
CN108389901A (zh) * 2018-04-24 2018-08-10 四川大学 一种载流子存储增强型超结igbt
CN110911481A (zh) * 2019-12-02 2020-03-24 四川大学 一种含有浮空区及终止环的逆导型igbt
CN111048585A (zh) * 2019-12-11 2020-04-21 四川大学 一种含有背面槽型介质及浮空区的逆导型igbt

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WEI, J; ZHANG, M; CHEN, KJ: "Superjunction IGBT With Conductivity Modulation Actively Controlled by Two Separate Driving Signals", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115036293A (zh) * 2022-08-12 2022-09-09 无锡新洁能股份有限公司 抗电磁干扰的超结功率器件及其制造方法
CN115579398A (zh) * 2022-12-06 2023-01-06 无锡新洁能股份有限公司 一种带有深接触孔的屏蔽栅功率器件
CN115579398B (zh) * 2022-12-06 2023-03-10 无锡新洁能股份有限公司 一种带有深接触孔的屏蔽栅功率器件
CN117613076A (zh) * 2023-12-08 2024-02-27 无锡用芯微电子科技有限公司 一种分区双模式导电的绝缘栅双极型晶体管

Also Published As

Publication number Publication date
CN112928156B (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
CN108389901B (zh) 一种载流子存储增强型超结igbt
JP5216801B2 (ja) 半導体装置
CN112928156B (zh) 一种浮空p柱的逆导型槽栅超结IGBT
CN110767753B (zh) 一种SiC功率器件
CN111048585B (zh) 一种含有背面槽型介质及浮空区的逆导型igbt
CN111048594B (zh) 一种集成快恢复二极管的SiC功率器件
US10340373B2 (en) Reverse conducting IGBT
CN109728084B (zh) 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN109888007B (zh) 具有二极管钳位载流子存储层的soi ligbt器件
CN110416294B (zh) 一种高耐压低损耗超结功率器件
CN109686788B (zh) 一种具有载流子存储层的槽栅igbt器件
CN110911481B (zh) 一种含有浮空区及终止环的逆导型igbt
JP2013145903A (ja) 半導体装置
CN112928155B (zh) 一种浮空p柱的槽栅超结IGBT
CN109148572B (zh) 一种反向阻断型fs-igbt
CN110931556A (zh) 一种含有背面槽栅及浮空环的逆导型igbt
CN111180518A (zh) 一种具有两种导电模式的超结mosfet
CN114823863B (zh) 一种具有阳极槽的低功耗横向功率器件
CN110504305A (zh) 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
CN113035939B (zh) 一种含有隔离p-top区的逆导型超结IGBT
CN112652658B (zh) 一种含有隔离p-top区的槽栅超结IGBT
CN112951900B (zh) 一种含有高阻p-top区的槽栅超结IGBT
CN110911480B (zh) 一种含有浮空区包围背面槽栅的逆导型igbt
CN113193043B (zh) 一种具有二极管钳位载流子存储层的槽栅igbt器件
CN115148783A (zh) 一种含有高阻p-top区的逆导型超结IGBT

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant