CN110931556A - 一种含有背面槽栅及浮空环的逆导型igbt - Google Patents
一种含有背面槽栅及浮空环的逆导型igbt Download PDFInfo
- Publication number
- CN110931556A CN110931556A CN201911212434.7A CN201911212434A CN110931556A CN 110931556 A CN110931556 A CN 110931556A CN 201911212434 A CN201911212434 A CN 201911212434A CN 110931556 A CN110931556 A CN 110931556A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- collector
- direct contact
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 210000004027 cell Anatomy 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 4
- 210000003850 cellular structure Anatomy 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种逆导型绝缘栅双极型晶体管（Reverse Conducting Insulated Gate Bipolar Transistor，RC‑IGBT）器件，其含有背面槽型栅极结构。所述背面槽型栅极结构的顶部有第二导电类型的浮空环。所述浮空环与所述漂移区的内建电势差使两个所述浮空环之间的漂移区耗尽，从而抑制折回（snap‑back）现象。
Description
技术领域
本发明属于半导体器件，特别是半导体功率器件。
背景技术
逆导型绝缘栅双极型晶体管（Reverse Conducting Insulated Gate BipolarTransistor，RC-IGBT）是将IGBT和反向并联二极管集成在一个芯片的器件。逆导型绝缘栅双极型晶体管（RC-IGBT）能够提高集成度、减小寄身电感、降低封装成本。然而，普通RC-IGBT会发生电流随电压折回（Snap-back）变化的现象，这会对器件的功耗以及可靠性带来不利的影响。发明人之前申请的中国发明专利（申请号：2018103973557）提出了含有背面槽栅的逆导型IGBT。该结构的思想是：在背面槽栅中采用重掺杂的p型多晶硅，利用p型多晶硅与n型漂移区的内建电势来耗尽两个背面槽栅之间的n型漂移区，从而达到消除折回现象的目的。然而，该结构需要有比较小的背面槽栅间距才能保证无折回现象。
发明内容
本发明的目的在于提供一种逆导型绝缘栅双极型晶体管（RC-IGBT）器件，与普通RC-IGBT相比，本发明提供的RC-IGBT器件消除了折回（Snap-back）现象，并且在背面槽型栅极结构之间的间距较大时也能抑制折回现象。
本发明提供一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区21，与所述漂移区21的底部平面相接触的集电结构（由10、11和20构成），与所述漂移区21的顶部平面相接触的第二导电类型的基区（由30和32构成），与所述基区（由30和32构成）至少有部分接触的重掺杂的第一导电类型的发射区31，与所述发射区31、所述基区（由30和32构成）以及所述漂移区21均接触的用于控制开关的槽型栅极结构（由33和34构成），覆盖于所述集电结构（由10、11和20构成）的导体1形成的集电极C，覆盖于所述发射区31和所述基区（由30和32构成）的导体2形成的发射极E，覆盖于所述用于控制开关的槽型栅极结构（由33和34构成）的导体3形成的栅极G，其特征在于（参照图1-5）：
所述集电结构（由10、11和20构成）由至少一个第二导电类型的集电区10，至少一个第一导电类型的集电区11以及至少一个第一导电类型的缓冲区20构成；所述缓冲区20的底部平面与所述第二导电类型的集电区10以及所述第一导电类型的集电区11均直接接触，所述缓冲区20的顶部平面与所述漂移区21的底部平面直接接触；
所述第二导电类型的集电区10通过至少一个第一种背面槽型栅极结构（由12和35构成）与所述第一导电类型的集电区11相互隔离；所述第一种背面槽型栅极结构（由12和35构成）的顶部与第二导电类型的浮空环22直接接触，所述第一种背面槽型栅极结构（由12和35构成）的两侧与所述漂移区21直接接触；所述第一种背面槽型栅极结构（由12和35构成）包括至少一个绝缘介质层35和至少一个导体区12，所述绝缘层介质35与所述第二导电类型的集电区10、所述第一导电类型的集电区11、所述缓冲区20、所述漂移区21以及第二导电类型的浮空环22直接接触，所述导体区12与所述绝缘介质层35直接接触并通过所述绝缘介质层35与所述第二导电类型的集电区10、所述第一导电类型的集电区11、所述缓冲区20、所述漂移区21以及所述第二导电类型的浮空环22相隔离，所述导体区12是由重掺杂的多晶半导体材料或金属构成；所述第二导电类型的集电区10、所述第一导电类型的集电区11以及所述第一种背面槽型栅极结构（由12和35构成）的导体区12与所述集电极C直接接触；
所述元胞结构中包含第二种背面槽型栅极结构（由12和35构成）或不包含第二种背面槽型栅极结构（由12和35构成）；所述第二种背面槽型栅极结构（由12和35构成）的顶部与第二导电类型的浮空环22直接接触，所述第二种背面槽型栅极结构（由12和35构成）的两侧与所述漂移区21直接接触；所述第二种背面槽型栅极结构（由12和35构成）包括至少一个绝缘介质层35和至少一个导体区12，所述绝缘层介质35与所述第一导电类型的集电区11、所述缓冲区20、所述漂移区21以及第二导电类型的浮空环22均直接接触而不与所述第二导电类型的集电区10直接接触，所述导体区12与所述绝缘介质层35直接接触并通过所述绝缘介质层35与所述第一导电类型的集电区11、所述缓冲区20、所述漂移区21以及所述第二导电类型的浮空环22相隔离，所述导体区12是由重掺杂的多晶半导体材料或金属构成，所述导体区12与所述集电极C直接接触；
所述元胞结构中包含第三种背面槽型栅极结构（由12和35构成）或不包含第三种背面槽型栅极结构（由12和35构成）；所述第三种背面槽型栅极结构（由12和35构成）的顶部与第二导电类型的浮空环22直接接触，所述第三种背面槽型栅极结构（由12和35构成）的两侧与所述漂移区21直接接触；所述第三种背面槽型栅极结构（由12和35构成）包括至少一个绝缘介质层35和至少一个导体区12，所述绝缘层介质35与所述第二导电类型的集电区10、所述缓冲区20、所述漂移区21以及第二导电类型的浮空环22均直接接触而不与所述第一导电类型的集电区11直接接触，所述导体区12与所述绝缘介质层35直接接触并通过所述绝缘介质层35与所述第二导电类型的集电区10、所述缓冲区20、所述漂移区21以及所述第二导电类型的浮空环22相隔离，所述导体区12是由重掺杂的多晶半导体材料或金属构成，所述导体区12与所述集电极C直接接触；
所述用于控制开关的槽型栅极结构（由33和34构成）包括至少一个绝缘介质层34和至少一个导体区33，所述绝缘介质层34与所述发射区31、所述基区（由30和32构成）以及所述漂移区21均直接接触，所述导体区33与所述绝缘介质层34直接接触并通过所述绝缘介质层34与所述发射区31、所述基区（由30和32构成）以及所述漂移区21相隔离，所述导体区33是由重掺杂的多晶半导体材料或金属构成，所述导体区33与所述栅极G直接接触；
所述基区（由30和32构成）中有至少一个重掺杂的区域32与所述发射极E直接接触，以便形成欧姆接触。
参照图6-8，相邻的两个所述与第一种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22直接接触并连通为一个长浮空环22；相邻的两个所述与第二种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22直接接触并连通为一个长浮空环22；相邻的所述与第一种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22和所述与第二种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22直接接触并连通为一个长浮空环22。
参照图9-11，所述漂移区21不是与所述基区（由30和32构成）直接接触而是通过一个第一导电类型的载流子存储层23与所述基区（由30和32构成）间接接触；所述载流子存储层23的掺杂浓度高于所述漂移区21的掺杂浓度；所述用于控制开关的槽型栅极结构（由33和34构成）的绝缘层介质34与所述载流子存储层23直接接触。
参照图12-14，所述缓冲区20中与所述第二导电类型的集电区10相接触的区域的掺杂浓度和厚度需满足在所述集电极C和所述发射极E之间施加较高的正电压下仍不会使电场穿通至所述第二导电类型的集电区10；所述缓冲区20中与所述第一导电类型的集电区11以及所述漂移区21均相接触的区域的掺杂浓度与所述漂移区21的掺杂浓度相等，使所述缓冲区20中与所述第一导电类型的集电区11以及所述漂移区21均相接触的区域成为所述漂移区21的一部分。
参照图15，所述元胞结构中包含连接发射极E的槽型栅极结构（由34和36构成）；所述连接发射极E的槽型栅极结构（由34和36构成）包括至少一个绝缘介质层34和至少一个导体区36，所述绝缘介质层34与所述基区（由30和32构成）以及所述漂移区21均直接接触，所述导体区36与所述绝缘介质层34直接接触并通过所述绝缘介质层34与所述基区（由30和32构成）以及所述漂移区21相隔离，所述导体区36是由重掺杂的多晶半导体材料或金属构成，所述导体区36与所述发射极E直接接触。
参照图16，所述元胞结构中包含连接发射极E的槽型栅极结构（由34和36构成）；所述连接发射极E的槽型栅极结构（由34和36构成）包括至少一个绝缘介质层34和至少一个导体区36，所述绝缘介质层34与所述基区（由30和32构成）、所述载流子存储层23以及所述漂移区21均直接接触，所述导体区36与所述绝缘介质层34直接接触并通过所述绝缘介质层34与所述基区（由30和32构成）、所述载流子存储层23以及所述漂移区21相隔离，所述导体区36是由重掺杂的多晶半导体材料或金属构成，所述导体区36与所述发射极E直接接触。
参照图1-16，在所述集电极C和所述发射极E之间施加零伏电压下，相邻的两个所述与第一种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22之间的漂移区21完全耗尽，相邻的两个所述与第二种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22之间的漂移区21完全耗尽，相邻的所述与第一种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22和所述与第二种背面槽型栅极结构（由12和35构成）直接接触的第二导电类型的浮空环22之间的漂移区21完全耗尽。
参照图1-16，所述第二导电类型的浮空环22中有效掺杂杂质总数小于所述缓冲区20中有效掺杂杂质总数。
附图说明
图1: 本发明的一种RC-IGBT，其含有第一种背面槽型栅极结构；
图2: 本发明的又一种RC-IGBT，其含有第一种背面槽型栅极结构和第二种背面槽型栅极结构；
图3: 本发明的又一种RC-IGBT，其有的第一种背面槽型栅极结构之间含有第二种背面槽型栅极结构，有的第一种背面槽型栅极结构之间没有第二种背面槽型栅极结构；
图4: 本发明的又一种RC-IGBT，其含有第一种背面槽型栅极结构、第二种背面槽型栅极结构和第三种背面槽型栅极结构；
图5: 本发明的又一种RC-IGBT，其两个第一种背面槽型栅极结构之间有两个第二种背面槽型栅极结构；
图6: 根据图1，本发明的又一种RC-IGBT，其浮空环连通成一个长浮空环；
图7: 根据图2，本发明的又一种RC-IGBT，其浮空环连通成一个长浮空环；
图8: 根据图5，本发明的又一种RC-IGBT，其浮空环连通成一个长浮空环；
图9: 根据图1，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图10: 根据图2，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图11: 根据图4，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图12: 根据图1，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分；
图13: 根据图2，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分；
图14: 根据图4，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分；
图15: 根据图1，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图16: 根据图6，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图17: 图1中本发明的RC-IGBT和对比结构的正向I-V曲线和反向I-V曲线。
具体实施方式
下面结合附图对本发明进行详细的描述。
本发明的主要目的是为了抑制RC-IGBT的折回（Snap-back）现象。
图1是本发明的一种RC-IGBT元胞结构示意图，其含有两类槽型栅极结构。一类是连接栅极（G）的用于控制开关的槽型栅极结构（由33和34构成），另一类是连接集电极（C）的背面槽型栅极结构（由12和35构成），其中的绝缘介质层（34和35）可以是SiO2介质层，用于控制开关的槽型栅极结构的导体区（33）可以是重掺杂的n型或p型多晶硅材料，背面槽型栅极结构的导体区（12）可以是重掺杂的n型或p型多晶硅材料。背面槽型栅极结构（由12和35构成）的顶部与一个第二导电类型的浮空环（p-ring区 22）直接接触，背面槽型栅极结构（由12和35构成）的两侧与漂移区（n-区 21）直接接触。第一种背面槽型栅极结构（由12和35构成）将第二种导电类型的集电区（p-collector区10）与第一种导电类型的集电区（n+区11）相互隔离。第一种背面槽型栅极结构（由12和35构成）深入到漂移区（n-区21）体内，并与第二种导电类型的集电区（p-collector区10）、第一种导电类型的集电区（n+区11）、缓冲区（n-buffer区20）以及第二导电类型的浮空环（p-ring区 22）均接触。需补充说明的是，基区（由p-base区30和p+区32构成）中的重掺杂区（p+区32）是为了与发射极（E）形成良好的欧姆接触，当基区（p-base区30）表面的掺杂浓度足够高时，基区中的重掺杂的区域（p+区32）并不是必须要的。
在零偏下，由于第二导电类型的浮空环（p-ring区 22）与漂移区（n-区21）之间存内建电势，如0.7 V，相邻的两个第二导电类型的浮空环（p-ring区 22）之间的漂移区（n-区21）会发生耗尽。当相邻的两个第二导电类型的浮空环（p-ring区 22）之间的距离足够小时，它们之间的漂移区（n-区21）能够完全耗尽，这就使得从漂移区（n-区21）的中性区到第一种导电类型的集电区（n+区11）的电子通路被关断。进一步，当栅极（G）与发射极（E）之间施加的正电压大于用于控制开关的槽型栅极结构（由33和34构成）的阈值电压时，基区（p-base区30）与用于控制开关的槽型栅极结构（由33和34构成）的界面附近形成电子积累层沟道，发射区（n+区31）到漂移区（n-区21）的电子通路开启。若集电极（C）与发射极（E）之间施加一个正电压，电子就会从发射极（E）经过发射区（n+区31）和电子积累层沟道进入漂移区（n-区21）。由于从漂移区（n-区21）的中性区到第一种导电类型的集电区（n+区11）的电子通路被关断，进入漂移区（n-区21）的电子会进入到第二种导电类型的集电区（p-collector区10），从而引起空穴从第二种导电类型的集电区（p-collector区10）注入到漂移区（n-区21），最终器件导通。
在图2中，与图1的结构的主要区别在于，元胞中还有第二种背面槽型栅极结构（由12和35构成）。第二种背面槽型栅极结构（由12和35构成）与第一种背面槽型栅极结构（由12和35构成）的区别在于，前者不与第二种导电类型的集电区（p-collector区10）相接触。第二种背面槽型栅极结构（由12和35构成）的作用与第一种背面槽型栅极结构（由12和35构成）的作用相同，都是利用与它们相接触的第二导电类型的浮空环（p-ring区 22）与漂移区（n-区21）的电势差使漂移区（n-区21）耗尽以增加从漂移区（n-区21）到第一种导电类型的集电区（n+区11）的电子通路上的电阻；两者的区别主要是位置的不同，第二种背面槽型栅极结构（由12和35构成）位于两个第一种背面槽型栅极结构（由12和35构成）之间并且不与第二种导电类型的集电区（p-collector区10）相接触。根据前面的讨论知道，为了避免spapback现象，两个第二导电类型的浮空环（p-ring区 22）之间的漂移区（n-区21）的宽度是有限制的，比如需小于等于3 μm；图1中只有第一种背面槽型栅极结构（由12和35构成），第一种导电类型的集电区（n+区11）的宽度也有限制，比如也需小于等于3 μm。图2中增加了一个第二种背面槽型栅极结构（由12和35构成）之后，一个元胞中的第一种导电类型的集电区（n+区11）的宽度就可以增加，第一种导电类型的集电区（n+区11）与第二种导电类型的集电区（p-collector区10）的面积的比值就可以增加。
在图3中，有的两个第一种背面槽型栅极结构（由12和35构成）之间有第二种背面槽型栅极结构（由12和35构成），而有的两个第一种背面槽型栅极结构（由12和35构成）之间没有第二种背面槽型栅极结构（由12和35构成）。由此可见，增加了第二种背面槽型栅极结构（由12和35构成）之后可以灵活的调整第一种导电类型的集电区（n+区11）与第二种导电类型的集电区（p-collector区10）的面积的比值。
在图4中，与图3的结构的主要区别在于，元胞中还有第三种背面槽型栅极结构（由12和35构成）。第三种背面槽型栅极结构（由12和35构成）与第一种背面槽型栅极结构（由12和35构成）的区别在于，前者不与第一种导电类型的集电区（n+区11）相接触。
在图5中，与图3的结构的主要区别在于，有的两个第一种背面槽型栅极结构（由12和35构成）之间有两个第二种背面槽型栅极结构（由12和35构成）。
在图6中，与图1的结构的主要区别在于，相邻的两个第二导电类型的浮空环（p-ring区 22）直接接触并连通为一个长浮空环（p-ring区 22）。在这种情形下，从漂移区（n-区21）的中性区到第一种导电类型的集电区（n+区11）的电子通路直接被浮空环（p-ring区22）阻断，折回现象不会再发生。
在图7中，与图2的结构的主要区别在于，相邻的两个第二导电类型的浮空环（p-ring区 22）直接接触并连通为一个长浮空环（p-ring区 22）。
在图8中，与图5的结构的主要区别在于，相邻的两个第二导电类型的浮空环（p-ring区 22）直接接触并连通为一个长浮空环（p-ring区 22）。
在图9中，与图1的结构的主要区别在于，基区（由p-base区30和p+区32构成）与漂移区（n-区21）之间有一个n型载流子存储层（n-cs区23）。n型载流子存储层（n-cs区23）的掺杂浓度比漂移区（n-区21）的掺杂浓度更高，能增强体内载流子存储效应或电导调制效应，从而降低导通压降。
在图10中，与图2的结构的主要区别在于，基区（由p-base区30和p+区32构成）与漂移区（n-区21）之间有一个n型载流子存储层（n-cs区23）。
在图11中，与图4的结构的主要区别在于，基区（由p-base区30和p+区32构成）与漂移区（n-区21）之间有一个n型载流子存储层（n-cs区23）。
在图12中，与图1的结构的主要区别在于，缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）及漂移区（n-区21）均相接触的区域的掺杂浓度与漂移区（n-区21）的掺杂浓度相同，使图1的结构的缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）及漂移区（n-区21）相接触的区域成为了漂移区（n-区21）的一部分。
在图13中，与图2的结构的主要区别在于，缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）及漂移区（n-区21）均相接触的区域的掺杂浓度与漂移区（n-区21）的掺杂浓度相同，使图2的结构的缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）及漂移区（n-区21）相接触的区域成为了漂移区（n-区21）的一部分。
在图14中，与图4的结构的主要区别在于，缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）及漂移区（n-区21）均相接触的区域的掺杂浓度与漂移区（n-区21）的掺杂浓度相同，使图4的结构的缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）及漂移区（n-区21）相接触的区域成为了漂移区（n-区21）的一部分。
在图15中，与图1的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构（由34和36构成）。连接发射极的槽型栅极结构（由34和36构成）与用于控制开关的槽型栅极结构（由33和34构成）的区别在于，前者的导体区（36）连接发射极（E）。
在图16中，与图6的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构（由34和36构成）。
为了说明本发明的RC-IGBT的优越性，这里以图1中本发明的RC-IGBT结构为例作仿真计算。仿真中采用了图1结构的半个元胞（宽度是8 μm）；采用的是Si材料；电子和空穴的少子寿命均为10 μs；绝缘介质层（34和35）采用的是SiO2，其厚度为0.1 μm，漂移区（n-区21）的厚度和掺杂浓度分别为105 μm和6×1013 cm-3；缓冲区（n-buffer区20）的厚度和掺杂浓度分别为1.4 μm和5×1016 cm-3；控制开关的槽型栅极结构（由33和34构成）及背面槽型栅极结构（由35和12构成）的宽度和深度均分别为1 μm和5 μm，背面槽型栅极结构的导体区12采用重掺杂的p型多晶硅；第二导电类型的浮空环（p-ring区 22）与背面槽型栅极结构界面上的峰值浓度为2×1016 cm-3，其扩散长度为0.6 μm；第二导电类型的集电区（p-collector区10）和第一导电类型的集电区（n+区11）的厚度和掺杂浓度均分别为0.6 μm和3×1018 cm-3，第一导电类型的集电区（n+区11）的宽度为3 μm，第二导电类型的集电区（p-collector区10）的宽度为4 μm；
图17是图1中本发明的RC-IGBT和对比结构的正向导通I-V曲线和反向导通I-V曲线，其中对比结构与图1结构的区别只在于没有第二导电类型的浮空环（p-ring区 22）。图1中本发明的RC-IGBT具备双向导电的能力。通过对比可以发现，本发明的RC-IGBT更不易发生折回现象。
以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。
Claims (8)
1.一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区，与所述漂移区的底部平面相接触的集电结构，与所述漂移区的顶部平面相接触的第二导电类型的基区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述漂移区均接触的用于控制开关的槽型栅极结构，覆盖于所述集电结构的导体形成的集电极，覆盖于所述发射区和所述基区的导体形成的发射极，覆盖于所述用于控制开关的槽型栅极结构的导体形成的栅极，其特征在于：
所述集电结构由至少一个第二导电类型的集电区，至少一个第一导电类型的集电区以及至少一个第一导电类型的缓冲区构成；所述缓冲区的底部平面与所述第二导电类型的集电区以及所述第一导电类型的集电区均直接接触，所述缓冲区的顶部平面与所述漂移区的底部平面直接接触；
所述第二导电类型的集电区通过至少一个第一种背面槽型栅极结构与所述第一导电类型的集电区相互隔离；所述第一种背面槽型栅极结构的顶部与第二导电类型的浮空环直接接触，所述第一种背面槽型栅极结构的两侧与所述漂移区直接接触；所述第一种背面槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘层介质与所述第二导电类型的集电区、所述第一导电类型的集电区、所述缓冲区、所述漂移区以及所述第二导电类型的浮空环直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与所述第二导电类型的集电区、所述第一导电类型的集电区、所述缓冲区、所述漂移区以及所述第二导电类型的浮空环相隔离，所述导体区是由重掺杂的多晶半导体材料或金属构成；所述第二导电类型的集电区、所述第一导电类型的集电区以及所述第一种背面槽型栅极结构的导体区与所述集电极直接接触；
所述元胞结构中包含第二种背面槽型栅极结构或不包含第二种背面槽型栅极结构；所述第二种背面槽型栅极结构的顶部与第二导电类型的浮空环直接接触，所述第二种背面槽型栅极结构的两侧与所述漂移区直接接触；所述第二种背面槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘层介质与所述第一导电类型的集电区、所述缓冲区、所述漂移区以及所述第二导电类型的浮空环均直接接触而不与所述第二导电类型的集电区直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与所述第一导电类型的集电区、所述缓冲区、所述漂移区以及所述第二导电类型的浮空环相隔离，所述导体区是由重掺杂的多晶半导体材料或金属构成，所述导体区与所述集电极直接接触；
所述元胞结构中包含第三种背面槽型栅极结构或不包含第三种背面槽型栅极结构；所述第三种背面槽型栅极结构的顶部与第二导电类型的浮空环直接接触，所述第三种背面槽型栅极结构的两侧与所述漂移区直接接触；所述第三种背面槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘层介质与所述第二导电类型的集电区、所述缓冲区、所述漂移区以及所述第二导电类型的浮空环均直接接触而不与所述第一导电类型的集电区直接接触，所述导体区与所述绝缘介质层直接接触，并通过所述绝缘介质层与所述第二导电类型的集电区、所述缓冲区、所述漂移区以及所述第二导电类型的浮空环相隔离，所述导体区是由重掺杂的多晶半导体材料或金属构成，所述导体区与所述集电极直接接触；
所述用于控制开关的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述发射区、所述基区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与所述发射区、所述基区以及所述漂移区相隔离，所述导体区是由重掺杂的多晶半导体材料或金属构成，所述导体区与所述栅极直接接触；
所述基区中有至少一个重掺杂的区域与所述发射极直接接触，以便形成欧姆接触。
2.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
相邻的两个所述与第一种背面槽型栅极结构直接接触的第二导电类型的浮空环直接接触并连通为一个长浮空环；相邻的两个所述与第二种背面槽型栅极结构直接接触的第二导电类型的浮空环直接接触并连通为一个长浮空环；相邻的所述与第一种背面槽型栅极结构直接接触的第二导电类型的浮空环和所述与第二种背面槽型栅极结构直接接触的第二导电类型的浮空环直接接触并连通为一个长浮空环。
3.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述漂移区不是与所述基区直接接触而是通过一个第一导电类型的载流子存储层与所述基区间接接触；所述载流子存储层的掺杂浓度高于所述漂移区的掺杂浓度；所述用于控制开关的槽型栅极结构的绝缘层介质与所述载流子存储层直接接触。
4.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述缓冲区中与所述第二导电类型的集电区相接触的区域的掺杂浓度和厚度需满足在所述集电极和所述发射极之间施加较高的正电压下仍不会使电场穿通至所述第二导电类型的集电区；所述缓冲区中与所述第一导电类型的集电区以及所述漂移区均相接触的区域的掺杂浓度与所述漂移区的掺杂浓度相等，使所述缓冲区中与所述第一导电类型的集电区以及所述漂移区均相接触的区域成为所述漂移区的一部分。
5.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述元胞结构中包含连接发射极的槽型栅极结构；所述连接发射极的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述基区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与所述基区以及所述漂移区相隔离，所述导体区是由重掺杂的多晶半导体材料或金属构成，所述导体区与所述发射极直接接触。
6.如权利要求2所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述元胞结构中包含连接发射极的槽型栅极结构；所述连接发射极的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述基区、所述载流子存储层以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与所述基区、所述载流子存储层以及所述漂移区相隔离，所述导体区是由重掺杂的多晶半导体材料或金属构成，所述导体区与所述发射极直接接触。
7.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
在所述集电极和所述发射极之间施加零伏电压下，相邻的两个所述与第一种背面槽型栅极结构直接接触的第二导电类型的浮空环之间的漂移区完全耗尽，相邻的两个所述与第二种背面槽型栅极结构直接接触的第二导电类型的浮空环之间的漂移区完全耗尽，相邻的所述与第一种背面槽型栅极结构直接接触的第二导电类型的浮空环和所述与第二种背面槽型栅极结构直接接触的第二导电类型的浮空环之间的漂移区完全耗尽。
8.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述第二导电类型的浮空环中有效掺杂杂质总数小于所述缓冲区中有效掺杂杂质总数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911212434.7A CN110931556A (zh) | 2019-12-02 | 2019-12-02 | 一种含有背面槽栅及浮空环的逆导型igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911212434.7A CN110931556A (zh) | 2019-12-02 | 2019-12-02 | 一种含有背面槽栅及浮空环的逆导型igbt |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110931556A true CN110931556A (zh) | 2020-03-27 |
Family
ID=69848105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911212434.7A Pending CN110931556A (zh) | 2019-12-02 | 2019-12-02 | 一种含有背面槽栅及浮空环的逆导型igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110931556A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN117613076A (zh) * | 2023-12-08 | 2024-02-27 | 无锡用芯微电子科技有限公司 | 一种分区双模式导电的绝缘栅双极型晶体管 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
| US20150144995A1 (en) * | 2013-11-26 | 2015-05-28 | Mitsubishi Electric Corporation | Semiconductor device |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| CN107256890A (zh) * | 2017-06-19 | 2017-10-17 | 西安理工大学 | 一种逆导型绝缘栅双极型晶体管及其制备方法 |
| CN107464842A (zh) * | 2017-08-03 | 2017-12-12 | 电子科技大学 | 一种具有集电极槽的超结逆导型igbt |
| CN108389900A (zh) * | 2018-03-19 | 2018-08-10 | 电子科技大学 | 一种槽栅短路阳极soi ligbt |
| CN108389902A (zh) * | 2018-04-28 | 2018-08-10 | 四川大学 | 一种含有背面槽栅的逆导型igbt |
| CN110504307A (zh) * | 2019-08-28 | 2019-11-26 | 重庆邮电大学 | 一种具有栅控集电极的sa-ligbt器件 |
-
2019
- 2019-12-02 CN CN201911212434.7A patent/CN110931556A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
| US20150144995A1 (en) * | 2013-11-26 | 2015-05-28 | Mitsubishi Electric Corporation | Semiconductor device |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| CN107256890A (zh) * | 2017-06-19 | 2017-10-17 | 西安理工大学 | 一种逆导型绝缘栅双极型晶体管及其制备方法 |
| CN107464842A (zh) * | 2017-08-03 | 2017-12-12 | 电子科技大学 | 一种具有集电极槽的超结逆导型igbt |
| CN108389900A (zh) * | 2018-03-19 | 2018-08-10 | 电子科技大学 | 一种槽栅短路阳极soi ligbt |
| CN108389902A (zh) * | 2018-04-28 | 2018-08-10 | 四川大学 | 一种含有背面槽栅的逆导型igbt |
| CN110504307A (zh) * | 2019-08-28 | 2019-11-26 | 重庆邮电大学 | 一种具有栅控集电极的sa-ligbt器件 |
Non-Patent Citations (2)
| Title |
|---|
| FINDLAY, EM; UDREA, F: "Reverse-Conducting Insulated Gate Bipolar Transistor: A Review of Current Technologies", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
| 孙旭；陈星弼: "一种背面深槽填充P型多晶硅RC-IGBT", 《微电子学》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN117613076A (zh) * | 2023-12-08 | 2024-02-27 | 无锡用芯微电子科技有限公司 | 一种分区双模式导电的绝缘栅双极型晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| CN108389901B (zh) | 一种载流子存储增强型超结igbt | |
| CN111048585B (zh) | 一种含有背面槽型介质及浮空区的逆导型igbt | |
| CN107808899B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN109244136B (zh) | 槽底肖特基接触SiC MOSFET器件 | |
| CN113130627A (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| WO2019085850A1 (zh) | Igbt功率器件 | |
| CN112928156B (zh) | 一种浮空p柱的逆导型槽栅超结IGBT | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN112234095A (zh) | 含有增强元胞设计的功率mosfet器件 | |
| CN114784087B (zh) | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 | |
| CN112687746A (zh) | 碳化硅平面mosfet器件及制备方法 | |
| CN109148572B (zh) | 一种反向阻断型fs-igbt | |
| CN110911481B (zh) | 一种含有浮空区及终止环的逆导型igbt | |
| CN110931556A (zh) | 一种含有背面槽栅及浮空环的逆导型igbt | |
| US9123770B2 (en) | Charge reservoir IGBT top structure | |
| KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN116169166A (zh) | 逆导型igbt器件的背面栅结构 | |
| CN112928155B (zh) | 一种浮空p柱的槽栅超结IGBT | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| CN110911480B (zh) | 一种含有浮空区包围背面槽栅的逆导型igbt | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| CN113035939B (zh) | 一种含有隔离p-top区的逆导型超结IGBT | |
| CN112951900B (zh) | 一种含有高阻p-top区的槽栅超结IGBT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200327 |
|
| WD01 | Invention patent application deemed withdrawn after publication |