CN108389902A - 一种含有背面槽栅的逆导型igbt - Google Patents
一种含有背面槽栅的逆导型igbt Download PDFInfo
- Publication number
- CN108389902A CN108389902A CN201810397355.7A CN201810397355A CN108389902A CN 108389902 A CN108389902 A CN 108389902A CN 201810397355 A CN201810397355 A CN 201810397355A CN 108389902 A CN108389902 A CN 108389902A
- Authority
- CN
- China
- Prior art keywords
- region
- groove profile
- conduction type
- gate structure
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 23
- 230000003139 buffering effect Effects 0.000 claims description 26
- 238000009825 accumulation Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 5
- 101100001677 Emericella variicolor andL gene Proteins 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 210000003850 cellular structure Anatomy 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种逆导型绝缘栅双极型晶体管（Reverse Conducting Insulated Gate Bipolar Transistor，RC‑IGBT）器件，其背面含有与发射极相连的用于辅助耗尽的槽型栅极结构。所述槽型栅极结构中的导体区采用重掺杂的第二种导电类型的多晶半导体材料，所述导体区与漂移区的内建电势差使两个所述槽型栅极结构之间的漂移区耗尽，增加从漂移区到第一导电类型的集电区的电子通路上的电阻，从而抑制折回（snap‑back）现象。
Description
技术领域
本发明属于半导体器件，特别是半导体功率器件。
背景技术
逆导型绝缘栅双极型晶体管（Reverse Conducting Insulated Gate BipolarTransistor，RC-IGBT）是将IGBT和反向并联二极管集成在一个芯片的器件。逆导型绝缘栅双极型晶体管（RC-IGBT）的思想能够缩减芯片面积、减小寄生参数、降低封装成本。然而，普通RC-IGBT也有缺点，其主要的缺点是有折回（snap-back）现象，该缺点会对器件的功耗以及可靠性带来不利的影响。
发明内容
本发明的目的在于提供一种逆导型绝缘栅双极型晶体管（RC-IGBT）器件，与普通RC-IGBT相比，本发明提供的RC-IGBT器件消除了折回（snap-back）现象。
本发明提供一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区21，与所述漂移区21的底部平面相接触的集电结构（由10、11和20构成），与所述漂移区21的顶部平面相接触的第二导电类型的基区（由30和32构成），与所述基区（由30和32构成）至少有部分接触的重掺杂的第一导电类型的发射区31，与所述发射区31、所述基区（由30和32构成）以及所述漂移区21均接触的用于控制开关的槽型栅极结构（由33和34构成），覆盖于所述集电结构（由10、11和20构成）的导体1形成的集电极C，覆盖于所述发射区31和所述基区（由30和32构成）的导体2形成的发射极E，覆盖于所述用于控制开关的槽型栅极结构（由33和34构成）的导体3形成的栅极G，其特征在于（参照图1-4）：
所述集电结构（由10、11和20构成）由至少一个第二导电类型的集电区10，至少一个第一导电类型的集电区11以及至少一个第一导电类型的缓冲区20构成；所述缓冲区20的底部平面与所述第二导电类型的集电区10以及所述第一导电类型的集电区11均直接接触，所述缓冲区20的顶部平面与所述漂移区21的底部平面直接接触；所述第二导电类型的集电区10通过至少一个第一种用于辅助耗尽的槽型栅极结构（由12和35构成）与所述第一导电类型的集电区11相互隔离；所述第一种用于辅助耗尽的槽型栅极结构（由12和35构成）包括至少一个绝缘介质层35和至少一个导体区12，所述绝缘层介质35与所述第二导电类型的集电区10、所述第一导电类型的集电区11、所述缓冲区20以及所述漂移区21均直接接触，所述导体区12与所述绝缘介质层35直接接触，并通过所述绝缘介质层35与其它半导体区相隔离，所述导体区12可以是由重掺杂的第二导电类型的多晶半导体材料构成；所述第二导电类型的集电区10、所述第一导电类型的集电区11以及所述第一种用于辅助耗尽的槽型栅极结构的导体区12与所述集电极C直接接触；
所述元胞结构中还可以包含第二种用于辅助耗尽的槽型栅极结构（由12和35构成）；所述第二种用于辅助耗尽的槽型栅极结构（由12和35构成）包括至少一个绝缘介质层35和至少一个导体区12，所述绝缘层介质35与所述第一导电类型的集电区11、所述缓冲区20以及所述漂移区21均直接接触而不与所述第二导电类型的集电区10直接接触，所述导体区12与所述绝缘介质层35直接接触，并通过所述绝缘介质层35与其它半导体区相隔离，所述导体区12可以是由重掺杂的第二导电类型的多晶半导体材料构成，所述导体区12与所述集电极C直接接触；
所述元胞结构中还可以包含第三种用于辅助耗尽的槽型栅极结构（由12和35构成）；所述第三种用于辅助耗尽的槽型栅极结构（由12和35构成）包括至少一个绝缘介质层35和至少一个导体区12，所述绝缘层介质35与所述第二导电类型的集电区10、所述缓冲区20以及所述漂移区21均直接接触而不与所述第一导电类型的集电区11直接接触，所述导体区12与所述绝缘介质层35直接接触，并通过所述绝缘介质层35与其它半导体区相隔离，所述导体区12可以是由重掺杂的第二导电类型的多晶半导体材料构成，所述导体区35与所述集电极C直接接触；
所述用于控制开关的槽型栅极结构（由33和34构成）包括至少一个绝缘介质层34和至少一个导体区33，所述绝缘介质层34与所述发射区31、所述基区（由30和32构成）以及所述漂移区21均直接接触，所述导体区33与所述绝缘介质层34直接接触，并通过所述绝缘介质层34与其它半导体区相隔离，所述导体区33是由重掺杂的多晶半导体材料或/和其它导体材料构成，所述导体区33与所述栅极G直接接触；
所述基区（由30和32构成）中可以有至少一个重掺杂的区域32与所述发射极E直接接触，以便形成欧姆接触。
参照图5-8，所述漂移区21可以是与所述基区（由30和32构成）直接接触，也可以是通过一个第一导电类型的载流子存储层22与所述基区（由30和32构成）间接接触；所述载流子存储层22的掺杂浓度高于所述漂移区21的掺杂浓度；所述用于控制开关的槽型栅极结构的绝缘层介质34也与所述载流子存储层22直接接触。
参照图9-12，所述缓冲区20中与所述第二导电类型的集电区10相接触的区域的掺杂浓度和厚度需满足在所述集电极C和所述发射极E之间施加较高的正电压下仍不会使电场穿通至所述第二导电类型的集电区10；所述缓冲区20中与所述第一导电类型的集电区11相接触的区域的掺杂浓度可以比较高，也可以比较低，甚至还可以与所述漂移区21的掺杂浓度相等或相当。
参照图1-12，两个所述第一种用于辅助耗尽的槽型栅极结构（由12和35构成）之间的漂移区21的最小宽度、两个所述第二种用于辅助耗尽的槽型栅极结构（由12和35构成）之间的漂移区的最小宽度以及所述第一种用于辅助耗尽的槽型栅极结构（由12和35构成）与第二种用于辅助耗尽的槽型栅极结构（由12和35构成）之间的漂移区的最小宽度需满足在所述集电极C和所述发射极E之间施加零伏电压下仍能使所述两个第一种用于辅助耗尽的槽型栅极结构（由12和35构成）之间的漂移区21、所述两个第二种用于辅助耗尽的槽型栅极结构（由12和35构成）之间的漂移区21以及所述第一种用于辅助耗尽的槽型栅极结构（由12和35构成）与第二种用于辅助耗尽的槽型栅极结构（由12和35构成）之间的漂移区21均耗尽。
参照图13-14，所述元胞结构中还可以包含连接发射极的槽型栅极结构（由34和36构成）；所述连接发射极的槽型栅极结构（由34和36构成）包括至少一个绝缘介质层34和至少一个导体区36，所述绝缘介质层34与所述基区（由30和32构成）以及所述漂移区21均直接接触，或与所述基区（由30和32构成）、所述载流子存储层22以及所述漂移区21均直接接触，所述导体区36与所述绝缘介质层3直接接触，并通过所述绝缘介质层34与其它半导体区相隔离，所述导体区36是由重掺杂的多晶半导体材料或/和其它导体材料构成，所述导体区36与所述发射极E直接接触。
参照图1-14，所述器件是硅基器件，所述用于辅助耗尽的槽型栅极结构的导体区12可以是重掺杂的第二导电类型的多晶硅材料，可以是重掺杂的第二导电类型的多晶碳化硅材料，还可以是禁带宽度大于硅的其它多晶半导体材料。
附图说明
图1: 本发明的一种RC-IGBT，其含有第一种用于辅助耗尽的槽型栅极结构；
图2: 本发明的又一种RC-IGBT，其含有第一种用于辅助耗尽的槽型栅极结构和第二种用于辅助耗尽的槽型栅极结构；
图3: 本发明的又一种RC-IGBT，其有的第一种用于辅助耗尽的槽型栅极结构之间含有第二种用于辅助耗尽的槽型栅极结构，有的第一种用于辅助耗尽的槽型栅极结构之间没有第二种用于辅助耗尽的槽型栅极结构；
图4: 本发明的又一种RC-IGBT，其含有第一种用于辅助耗尽的槽型栅极结构、第二种用于辅助耗尽的槽型栅极结构和第三种用于辅助耗尽的槽型栅极结构；
图5: 根据图1，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图6: 根据图2，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图7: 根据图3，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图8: 根据图4，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图9: 根据图1，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区相接触的区域的掺杂浓度与漂移区的掺杂浓度相同；
图10: 根据图2，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区相接触的区域的掺杂浓度与漂移区的掺杂浓度相同；
图11: 根据图3，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区相接触的区域的掺杂浓度与漂移区的掺杂浓度相同；
图12: 根据图4，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区相接触的区域的掺杂浓度与漂移区的掺杂浓度相同；
图13: 根据图1，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图14: 根据图5，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图15: 图5中本发明的RC-IGBT的正向I-V曲线和反向I-V曲线。
具体实施方式
下面结合附图对本发明进行详细的描述。
本发明的主要目的是为了抑制RC-IGBT的折回（Snap-back）现象。
图1是本发明的一种RC-IGBT元胞结构示意图，其含有两类槽型栅极结构。一类是连接栅极（G）的用于控制开关的槽型栅极结构（由33和34构成），另一类是用于辅助耗尽的槽型栅极结构（由12和35构成），其中的绝缘介质层（34和35）可以是SiO2介质层，用于控制开关的槽型栅极结构的导体区（33）可以是重掺杂的n型或p型多晶硅材料，用于辅助耗尽的槽型栅极结构的导体区（12）可以是重掺杂的p型多晶硅材料。第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）将第二种导电类型的集电区（p-collector区10）与第一种导电类型的集电区（n+区11）相互隔离。第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）深入到漂移区（n-区21）体内，并与第二种导电类型的集电区（p-collector区10）、第一种导电类型的集电区（n+区11）、缓冲区（n-buffer区20）以及漂移区（n-区21）均接触。需补充说明的是，基区（由p-base区30和p+区32构成）中的重掺杂区（p+区32）是为了与发射极（E）形成良好的欧姆接触，当基区（p-base区30）表面的掺杂浓度足够高时，基区中的重掺杂的区域（p+区32）并不是必须要的。
在零偏下，由于用于辅助耗尽的槽型栅极结构的导体区（p+区12）与漂移区（n-区21）之间存内建电势，如同p+n结，两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）会发生耗尽。当两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的距离足够小时，它们之间的漂移区（n-区21）能够完全耗尽，这就使得从漂移区（n-区21）的中性区到第一种导电类型的集电区（n+区11）的电子通路被关断。进一步，当栅极（G）与发射极（E）之间施加的正电压大于用于控制开关的槽型栅极结构（由33和34构成）的阈值电压时，基区（p-base区30）与用于控制开关的槽型栅极结构（由33和34构成）的界面附近形成电子积累层沟道，发射区（n+区31）到漂移区（n-区21）的电子通路开启。若集电极（C）与发射极（E）之间施加一个正电压，电子就会从发射极（E）经过发射区（n+区31）和电子积累层沟道进入漂移区（n-区21）。由于从漂移区（n-区21）的中性区到第一种导电类型的集电区（n+区11）的电子通路被关断，进入漂移区（n-区21）的电子会进入到第二种导电类型的集电区（p-collector区10），从而引起空穴从第二种导电类型的集电区（p-collector区10）注入到漂移区（n-区21），最终器件导通。
实际上，随着集电极（C）与发射极（E）之间的正电压增加，用于辅助耗尽的槽型栅极结构的导体区（p+区12）与漂移区（n-区21）的正偏电压也增加，两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）中的耗尽区会随之减小，两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）的电阻也就减小。然而，电子从两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）流向第一种导电类型的集电区（n+区11）的路径上依然会产生电压降。若该路径上仅产生了0.1 V的电压降且用于辅助耗尽的槽型栅极结构的导体区（p+区12）与漂移区（n-区21）之间的存内建电势和IGBT的开启电压相等（如均为0.7 V），用于辅助耗尽的槽型栅极结构的导体区（p+区12）与漂移区（n-区21）之间依然会有0.1 V的电势差，该0.1 V的电势差依然能使漂移区（n-区21）引起大约1.5 μm宽的耗尽区。这说明，当两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）的宽度为3 μm左右时就能使两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）的电阻足够大使很小电流下就产生0.1 V以上的压降，因此图1所示的本发明的RC-IGBT就避免了折回（snap-back）现象。
进一步，对于硅基RC-IGBT而言，如果用于辅助耗尽的槽型栅极结构的导体区（p+区12）采用了禁带宽度较高的多晶半导体材料(如多晶SiC)，用于辅助耗尽的槽型栅极结构的导体区（p+区12）与漂移区（n-区21）的内建电势会比0.7 V更高，图1所示的本发明的RC-IGBT会更加不容易发生折回（snap-back）现象。
在图2中，与图1的结构的主要区别在于，元胞中还有第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）。第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）与第一种辅助耗尽的槽型栅极结构（由p+区12和35构成）的区别在于，前者不与第二种导电类型的集电区（p-collector区10）相接触。第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）的作用与第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）的作用相同，都是利用它们的导体区（p+区12）与漂移区（n-区21）的电势差使漂移区（n-区21）耗尽以增加从漂移区（n-区21）到第一种导电类型的集电区（n+区11）的电子通路上的电阻；两者的区别主要是位置的不同，第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）位于两个第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间。根据前面的讨论知道，为了避免snap-back现象，两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）的宽度是有限制的，比如需小于等于3 μm；图1中只有第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成），第一种导电类型的集电区（n+区11）的宽度也有限制，比如也需小于等于3 μm。图2中增加了一个第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之后，一个元胞中的第一种导电类型的集电区（n+区11）的宽度就可以增加，第一种导电类型的集电区（n+区11）与第二种导电类型的集电区（p-collector区10）的长度的比值就可以增加。
在图3中，有的两个第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间有第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成），而有的两个第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间没有第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）。由此可见，增加了第二种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之后可以灵活的调整第一种导电类型的集电区（n+区11）与第二种导电类型的集电区（p-collector区10）的面积的比值。
在图4中，与图3的结构的主要区别在于，元胞中还有第三种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）。第三种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）与第一种辅助耗尽的槽型栅极结构（由p+区12和35构成）的区别在于，前者不与第一种导电类型的集电区（n+区11）相接触。
在图5中，与图1的结构的主要区别在于，基区（由p-base区30和p+区32构成）与漂移区（n-区21）之间有一个n型载流子存储层（n-cs区30）。n型载流子存储层（n-cs区30）的掺杂浓度比漂移区（n-区21）的掺杂浓度更高，能增强体内载流子存储效应或电导调制效应，从而降低导通压降。
在图6中，与图2的结构的主要区别在于，基区（由p-base区30和p+区32构成）与漂移区（n-区21）之间有一个n型载流子存储层（n-cs区30）。
在图7中，与图3的结构的主要区别在于，基区（由p-base区30和p+区32构成）与漂移区（n-区21）之间有一个n型载流子存储层（n-cs区30）。
在图8中，与图4的结构的主要区别在于，基区（由p-base区30和p+区32构成）与漂移区（n-区21）之间有一个n型载流子存储层（n-cs区30）。
在图9中，与图1的结构的主要区别在于，缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）相接触的区域的掺杂浓度与漂移区（n-区21）的掺杂浓度相同。这样能增加两个第一种用于辅助耗尽的槽型栅极结构（由p+区12和35构成）之间的漂移区（n-区21）的厚度，从而增加从漂移区（n-区21）到第一种导电类型的集电区（n+区11）的电子通路上的电阻，进一步抑制折回（snap-back）现象。
在图10中，与图2的结构的主要区别在于，缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）相接触的区域的掺杂浓度与漂移区（n-区21）的掺杂浓度相同。
在图11中，与图3的结构的主要区别在于，缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）相接触的区域的掺杂浓度与漂移区（n-区21）的掺杂浓度相同。
在图12中，与图4的结构的主要区别在于，缓冲区（n-buffer区20）中与第一种导电类型的集电区（n+区11）相接触的区域的掺杂浓度与漂移区（n-区21）的掺杂浓度相同。
在图13中，与图1的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构（由34和36构成）。连接发射极的槽型栅极结构（由34和36构成）与用于控制开关的槽型栅极结构（由33和34构成）的区别在于，前者的导体区（36）连接发射极（E）。
在图14中，与图5的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构（由34和36构成）。
为了说明本发明的RC-IGBT的优越性，这里以图5中本发明的RC-IGBT结构为例作仿真计算。仿真中采用了图5结构的半个元胞（宽度是6 μm），采用的是硅（Si）材料，电子和空穴的少子寿命均为5 μs，绝缘介质层（34和35）采用的是SiO2，其厚度为0.1 μm，漂移区（n-区21）的厚度和掺杂浓度分别为100 μm和6×1013 cm-3，缓冲区（n-buffer区20）的厚度和掺杂浓度峰值分别为1.3 μm和5×1016 cm-3，槽型栅极结构（由33和34构成，以及由35和p+区12构成）的宽度和深度分别为1 μm和5 μm，载流子存储层（n-cs层33）的厚度和掺杂浓度分布为1.5 μm和3×1015 cm-3，第二导电类型的集电区（p-collector区10）和第一导电类型的集电区（n+区11）的厚度和掺杂浓度峰值均分别为0.7 μm和1×1018 cm-3，第一导电类型的集电区（n+区11）的宽度L n+和第二导电类型的集电区（p-collector区10）的宽度L p+采用了四组数据（L n+ = 1 μm和L p+ = 4 μm，L n+ = 1.5 μm和L p+ = 3.5 μm，L n+ = 2 μm和L p+ = 3 μm，L n+ = 2.5 μm和L p+ = 2.5 μm）。
图15是图5中本发明的RC-IGBT的正向导通I-V曲线，其中栅压V G = 15 V。当L n+ ≤1.5 μm时，不再发生折回（snap-back）现象，这说明本发明的RC-IGBT的两个用于辅助耗尽的槽型栅极结构（由p+区12和35构成）的最小间距达到3 μm左右时就能够避免折回（snap-back）现象。
以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。
Claims (6)
1.一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区，与所述漂移区的底部平面相接触的集电结构，与所述漂移区的顶部平面相接触的第二导电类型的基区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述漂移区均接触的用于控制开关的槽型栅极结构，覆盖于所述集电结构的导体形成的集电极，覆盖于所述发射区和所述基区的导体形成的发射极，覆盖于所述用于控制开关的槽型栅极结构的导体形成的栅极，其特征在于：
所述集电结构由至少一个第二导电类型的集电区，至少一个第一导电类型的集电区以及至少一个第一导电类型的缓冲区构成；所述缓冲区的底部平面与所述第二导电类型的集电区以及所述第一导电类型的集电区均直接接触，所述缓冲区的顶部平面与所述漂移区的底部平面直接接触；所述第二导电类型的集电区通过至少一个第一种用于辅助耗尽的槽型栅极结构与所述第一导电类型的集电区相互隔离；所述第一种用于辅助耗尽的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘层介质与所述第二导电类型的集电区、所述第一导电类型的集电区、所述缓冲区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触，并通过所述绝缘介质层与其它半导体区相隔离，所述导体区可以是由重掺杂的第二导电类型的多晶半导体材料构成；所述第二导电类型的集电区、所述第一导电类型的集电区以及所述第一种用于辅助耗尽的槽型栅极结构的导体区与所述集电极直接接触；
所述元胞结构中还可以包含第二种用于辅助耗尽的槽型栅极结构；所述第二种用于辅助耗尽的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘层介质与所述第一导电类型的集电区、所述缓冲区以及所述漂移区均直接接触而不与所述第二导电类型的集电区直接接触，所述导体区与所述绝缘介质层直接接触，并通过所述绝缘介质层与其它半导体区相隔离，所述导体区可以是由重掺杂的第二导电类型的多晶半导体材料构成，所述导体区与所述集电极直接接触；
所述元胞结构中还可以包含第三种用于辅助耗尽的槽型栅极结构；所述第三种用于辅助耗尽的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘层介质与所述第二导电类型的集电区、所述缓冲区以及所述漂移区均直接接触而不与所述第一导电类型的集电区直接接触，所述导体区与所述绝缘介质层直接接触，并通过所述绝缘介质层与其它半导体区相隔离，所述导体区可以是由重掺杂的第二导电类型的多晶半导体材料构成，所述导体区与所述集电极直接接触；
所述用于控制开关的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述发射区、所述基区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触，并通过所述绝缘介质层与其它半导体区相隔离，所述导体区是由重掺杂的多晶半导体材料或/和其它导体材料构成，所述导体区与所述栅极直接接触；
所述基区中可以有至少一个重掺杂的区域与所述发射极直接接触，以便形成欧姆接触。
2.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述漂移区可以是与所述基区直接接触，也可以是通过一个第一导电类型的载流子存储层与所述基区间接接触；所述载流子存储层的掺杂浓度高于所述漂移区的掺杂浓度；所述用于控制开关的槽型栅极结构的绝缘层介质也与所述载流子存储层直接接触。
3.如权利要求1或2所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述缓冲区中与所述第二导电类型的集电区相接触的区域的掺杂浓度和厚度需满足在所述集电极和所述发射极之间施加较高的正电压下仍不会使电场穿通至所述第二导电类型的集电区；所述缓冲区中与所述第一导电类型的集电区相接触的区域的掺杂浓度可以比较高，也可以比较低，甚至还可以与所述漂移区的掺杂浓度相等或相当。
4.如权利要求1或2所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
两个所述第一种用于辅助耗尽的槽型栅极结构之间的漂移区的最小宽度、两个所述第二种用于辅助耗尽的槽型栅极结构之间的的漂移区的最小宽度以及所述第一种用于辅助耗尽的槽型栅极结构与第二种用于辅助耗尽的槽型栅极结构之间的漂移区的最小宽度需满足在所述集电极和所述发射极之间施加零伏电压下仍能使所述两个第一种用于辅助耗尽的槽型栅极结构之间的漂移区、所述两个第二种用于辅助耗尽的槽型栅极结构之间的漂移区以及所述第一种用于辅助耗尽的槽型栅极结构与第二种用于辅助耗尽的槽型栅极结构之间的漂移区均耗尽。
5.如权利要求1或2所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述元胞结构中还可以包含连接发射极的槽型栅极结构；所述连接发射极的槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述基区以及所述漂移区均直接接触，或与所述基区、所述载流子存储层以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触，并通过所述绝缘介质层与其它半导体区相隔离，所述导体区是由重掺杂的多晶半导体材料或/和其它导体材料构成，所述导体区与所述发射极直接接触。
6.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：所述器件是硅基器件，所述用于辅助耗尽的槽型栅极结构的导体区可以是重掺杂的第二导电类型的多晶硅材料，可以是重掺杂的第二导电类型的多晶碳化硅材料，还可以是禁带宽度大于硅的其它多晶半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810397355.7A CN108389902B (zh) | 2018-04-28 | 2018-04-28 | 一种含有背面槽栅的逆导型igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810397355.7A CN108389902B (zh) | 2018-04-28 | 2018-04-28 | 一种含有背面槽栅的逆导型igbt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389902A true CN108389902A (zh) | 2018-08-10 |
| CN108389902B CN108389902B (zh) | 2020-06-26 |
Family
ID=63065014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810397355.7A Expired - Fee Related CN108389902B (zh) | 2018-04-28 | 2018-04-28 | 一种含有背面槽栅的逆导型igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389902B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416295A (zh) * | 2019-08-30 | 2019-11-05 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110911481A (zh) * | 2019-12-02 | 2020-03-24 | 四川大学 | 一种含有浮空区及终止环的逆导型igbt |
| CN110911480A (zh) * | 2019-11-27 | 2020-03-24 | 四川大学 | 一种含有浮空区包围背面槽栅的逆导型igbt |
| CN110931556A (zh) * | 2019-12-02 | 2020-03-27 | 四川大学 | 一种含有背面槽栅及浮空环的逆导型igbt |
| CN111048585A (zh) * | 2019-12-11 | 2020-04-21 | 四川大学 | 一种含有背面槽型介质及浮空区的逆导型igbt |
| WO2022042481A1 (zh) * | 2020-08-25 | 2022-03-03 | 株洲中车时代半导体有限公司 | 逆导型igbt芯片 |
| WO2022134664A1 (zh) * | 2020-12-24 | 2022-06-30 | 江苏宏微科技股份有限公司 | 新型igbt功率半导体器件 |
| CN114937691A (zh) * | 2022-07-22 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种绝缘栅双极型晶体管及制备方法 |
| CN115985852A (zh) * | 2023-03-22 | 2023-04-18 | 上海鼎阳通半导体科技有限公司 | 半导体器件及其制备方法 |
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| CN107134488A (zh) * | 2017-06-01 | 2017-09-05 | 四川大学 | 一种载流子存储增强的绝缘栅双极型晶体管 |
| CN107464842A (zh) * | 2017-08-03 | 2017-12-12 | 电子科技大学 | 一种具有集电极槽的超结逆导型igbt |
-
2018
- 2018-04-28 CN CN201810397355.7A patent/CN108389902B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| CN107134488A (zh) * | 2017-06-01 | 2017-09-05 | 四川大学 | 一种载流子存储增强的绝缘栅双极型晶体管 |
| CN107464842A (zh) * | 2017-08-03 | 2017-12-12 | 电子科技大学 | 一种具有集电极槽的超结逆导型igbt |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416295B (zh) * | 2019-08-30 | 2020-08-14 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110416295A (zh) * | 2019-08-30 | 2019-11-05 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110911480B (zh) * | 2019-11-27 | 2021-06-11 | 四川大学 | 一种含有浮空区包围背面槽栅的逆导型igbt |
| CN110911480A (zh) * | 2019-11-27 | 2020-03-24 | 四川大学 | 一种含有浮空区包围背面槽栅的逆导型igbt |
| CN110911481A (zh) * | 2019-12-02 | 2020-03-24 | 四川大学 | 一种含有浮空区及终止环的逆导型igbt |
| CN110931556A (zh) * | 2019-12-02 | 2020-03-27 | 四川大学 | 一种含有背面槽栅及浮空环的逆导型igbt |
| CN110911481B (zh) * | 2019-12-02 | 2021-06-11 | 四川大学 | 一种含有浮空区及终止环的逆导型igbt |
| CN111048585B (zh) * | 2019-12-11 | 2021-06-11 | 四川大学 | 一种含有背面槽型介质及浮空区的逆导型igbt |
| CN111048585A (zh) * | 2019-12-11 | 2020-04-21 | 四川大学 | 一种含有背面槽型介质及浮空区的逆导型igbt |
| WO2022042481A1 (zh) * | 2020-08-25 | 2022-03-03 | 株洲中车时代半导体有限公司 | 逆导型igbt芯片 |
| WO2022134664A1 (zh) * | 2020-12-24 | 2022-06-30 | 江苏宏微科技股份有限公司 | 新型igbt功率半导体器件 |
| CN114937691A (zh) * | 2022-07-22 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种绝缘栅双极型晶体管及制备方法 |
| CN115985852A (zh) * | 2023-03-22 | 2023-04-18 | 上海鼎阳通半导体科技有限公司 | 半导体器件及其制备方法 |
| CN116153992A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389902B (zh) | 2020-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389902A (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN108198851A (zh) | 一种具有增强载流子存储效应的超结igbt | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
| CN110797403B (zh) | 一种rc-igbt半导体装置 | |
| CN107293579B (zh) | 一种具有低导通压降的超结igbt | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN103794647B (zh) | 一种双向igbt器件及其制作方法 | |
| CN108899370A (zh) | 集成电阻区的vdmos器件 | |
| CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
| CN109427869A (zh) | 一种半导体器件 | |
| CN113130627A (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN112687744B (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
| CN111048585A (zh) | 一种含有背面槽型介质及浮空区的逆导型igbt | |
| CN109256427A (zh) | 一种集成肖特基二极管的SiC MOSFET器件 | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 | |
| CN112687746A (zh) | 碳化硅平面mosfet器件及制备方法 | |
| CN109148591A (zh) | 一种集成肖特基二极管的碳化硅槽栅mos器件 | |
| CN109860171B (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
| CN107134488B (zh) | 一种载流子存储增强的绝缘栅双极型晶体管 | |
| CN109148572A (zh) | 一种反向阻断型fs-gbt | |
| US6023078A (en) | Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN110931556A (zh) | 一种含有背面槽栅及浮空环的逆导型igbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200626 |