CN116153992A - 一种逆导型绝缘栅双极型晶体管 - Google Patents
一种逆导型绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN116153992A CN116153992A CN202310430492.7A CN202310430492A CN116153992A CN 116153992 A CN116153992 A CN 116153992A CN 202310430492 A CN202310430492 A CN 202310430492A CN 116153992 A CN116153992 A CN 116153992A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- collector
- bipolar transistor
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000746 body region Anatomy 0.000 claims abstract description 25
- 230000007704 transition Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 150000002736 metal compounds Chemical class 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000243 solution Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种逆导型绝缘栅双极型晶体管。该逆导型绝缘栅双极型晶体管包括至少一个元胞，每一个元胞包括：集电区，集电区包括P型集电区和N型集电区；N型缓冲区覆盖P型集电区和N型集电区；导电接触孔位于P型集电区和N型集电区之间，从集电区延伸至N型缓冲区的部分区域；N型漂移区位于N型缓冲区远离集电区的一侧；P型体区位于N型漂移区远离N型缓冲区的一侧；发射区包括P型发射区和N型发射区，P型发射区包围N型发射区设置；沟槽栅结构位于N型发射区内，贯穿N型发射区且从N型发射区、经由P型体区延伸至N型漂移区的部分区域。本发明实施例提供的技术方案避免了逆导型绝缘栅双极型晶体管在正向导通时出现电压回转现象。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种逆导型绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）同时集金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）的电压控制开关、开关速度快的特点和双极型晶体管（Bipolar JunctionTransistor—BJT）可导通电流大，导通压降小的优点于一身，在新能源、高铁、智能电网、电动汽车等绿色产业中成为不可或缺的核心功率器件。IGBT通常为单向器件，自身不具备逆向导通能力，在大部分的IGBT应用电路中，都需要反并联二极管（续流二极管（Freewheeling diode，FWD））进行保护，一般IGBT的续流二极管都使用快恢复二极管（Fastrecovery diode，FRD）。传统做法是分别制备IGBT和FRD，再将两者封装在一起，做成IGBT模块。上述传统做法使得IGBT模块的寄生电感较高且集成度低。
为了降低芯片成本、提高芯片的功率密度，IGBT与二极管同时集成在同一个硅片上的逆导型绝缘栅双极型晶体管（Reverse Conducting IGBT, RC-IGBT)相继问世以后，RC-IGBT已经有取代分别制备IGBT和FRD，再将两者封装在一起，做成IGBT模块的传统结构的趋势。
参见图1，图1是现有技术提供的一种逆导型绝缘栅双极型晶体管的结构示意图，该逆导型绝缘栅双极型晶体管包括：集电区100，集电区100包括P型集电区101和N型集电区102；N型缓冲区200，N型缓冲区200覆盖P型集电区101和N型集电区102；N型漂移区300，N型漂移区300位于N型缓冲区200远离集电区100的一侧；P型体区400，P型体区400位于N型漂移区300远离N型缓冲区200的一侧；发射区500，发射区500包括P型发射区501和N型发射区502，P型发射区501包围N型发射区502设置；沟槽栅结构600，沟槽栅结构600包括栅极603，栅极603为多晶硅栅极，沟槽栅结构600位于N型发射区502内，贯穿N型发射区502且从N型发射区502、经由P型体区400延伸至N型漂移区300的部分区域。传统的RC-IGBT有相邻的IGBT区域和FRD区域，当电流较大时，IGBT和FRD之间的 边界区域（Boundary region）也会随之变大，引起了电压回转（voltage snapback）现象，导致工作状态不稳定和RC-IGBT的功率损耗。但是我们不能通过降低集电区电压的方法来抑制电压回转现象，因为我们的实际应用领域有可能是在较高的集电区电压下工作的。具体的电压回转现象可以参见图2示出的输出特性曲线，电压回转现象的具体解释如下：RC-IGBT在正向导通初期，即发生电压回转现象之前，RC-IGBT处于单极导电模式，体内只有由表面金属-氧化物半导体场效应晶体管结构流入的电子电流，该电流流经N型缓冲区200，最终从N型集电区102流出，工作机理类似垂直双扩散金属氧化物半导体场效应晶体管（vertical double-diffused metal oxidesemiconductor field effect transistor，VDMOS）。当电流增大到某一临界值时，电子在N型缓冲区200内横向流动形成的自偏压效应使P型集电区101的背PN结充分正偏，P型集电区101就会向N型缓冲区200注入空穴，空穴与原来N型缓冲区200中的电子产生电导调制效应，此时IGBT进入双极导电模式。
发明内容
本发明提供了一种逆导型绝缘栅双极型晶体管，以避免逆导型绝缘栅双极型晶体管在正向导通时出现电压回转现象。
根据本发明的一方面，提供了一种逆导型绝缘栅双极型晶体管，包括至少一个元胞，所述元胞包括：
集电区，所述集电区包括P型集电区和N型集电区；
N型缓冲区，所述N型缓冲区覆盖所述P型集电区和所述N型集电区；
导电接触孔，所述导电接触孔位于所述P型集电区和所述N型集电区之间，且从所述集电区延伸至所述N型缓冲区的部分区域；
N型漂移区，所述N型漂移区位于所述N型缓冲区远离所述集电区的一侧；
P型体区，所述P型体区位于所述N型漂移区远离所述N型缓冲区的一侧；
发射区，所述发射区包括P型发射区和N型发射区，所述P型发射区包围所述N型发射区设置；
沟槽栅结构，所述沟槽栅结构位于所述N型发射区内，贯穿所述N型发射区且从所述N型发射区、经由所述P型体区延伸至所述N型漂移区的部分区域。
可选地，所述导电接触孔内的导电填充材料包括金属和金属化合物。
可选地，所述沟槽栅结构包括过渡层、高介电常数栅极氧化层和栅极；
所述逆导型绝缘栅双极型晶体管设置有沟槽，所述沟槽位于所述N型发射区内，贯穿所述N型发射区且从所述N型发射区、经由所述P型体区延伸至所述N型漂移区的部分区域；
所述过渡层位于所述沟槽的侧壁和底部；
所述高介电常数栅极氧化层位于所述过渡层远离所述沟槽的一侧；
所述栅极位于所述高介电常数栅极氧化层远离所述过渡层的一侧；
所述高介电常数栅极氧化层的介电常数大于3.9。
可选地，所述高介电常数栅极氧化层包括HfO2；
和/或，所述过渡层包括氮氧化硅。
可选地，所述栅极包括金属和金属化合物。
可选地，所述栅极包括Ti和TiN。
可选地，所述导电接触孔内的导电填充材料包括Ti和TiN。
可选地，还包括终端结构，所述终端结构围绕至少一个所述元胞设置。
可选地，还包括集电极和发射极，所述集电极位于所述集电区远离所述N型缓冲区的一侧，且与所述导电接触孔电连接；
所述发射极位于所述发射区远离所述P型体区的一侧，覆盖所述发射区和所述沟槽栅结构。
可选地，所述P型集电区为P型重掺杂集电区，所述N型集电区为N型重掺杂集电区，所述N型漂移区为N型轻掺杂漂移区，所述P型体区为P型轻掺杂体区，所述P型发射区为P型重掺杂发射区，所述N型发射区为N型重掺杂发射区。
本实施例提供的RC-IGBT，在P型集电区和N型集电区之间设置了导电接触孔，导电接触孔从集电区延伸至N型缓冲区的部分区域，主要是利用了导电接触孔和N型缓冲区会形成非常低的势垒，导电接触孔和N型缓冲区形成了一个类欧姆接触结构，而P型集电区与N型缓冲区之间的PN结导通压降为0.7V，在RC-IGBT正向导通时，由于导电接触孔的存在，从沟道注入到N型漂移区的电子一部分横向流到N+短路区（N型集电区）流出，一部分从导电接触孔流出，这样即使随着集电极正向电压增加，电子密度增加，但由于导电接触孔的设计使电子流出速度加快，而且导电接触孔的分布也使集电结（P型集电区和N型缓冲区横向方向各处形成的集电结）处的电势均小于P型集电区和N型缓冲区之间的内建电势0.7V，导致P型集电区空穴无法注入到N型缓冲区及N型漂移区，抑制了电导调制效应的产生，从而达到抑制逆导型绝缘栅双极型晶体管在正向导通时出现电压回转现象的问题。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种逆导型绝缘栅双极型晶体管的结构示意图；
图2是图1示出的逆导型绝缘栅双极型晶体管的输出特性曲线；
图3是根据本发明实施例提供的一种逆导型绝缘栅双极型晶体管的结构示意图；
图4是图3示出的逆导型绝缘栅双极型晶体管的输出特性曲线；
图5是根据本发明实施例提供的一种逆导型绝缘栅双极型晶体管的俯视图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了避免逆导型绝缘栅双极型晶体管在正向导通时出现电压回转现象，本发明实施例提供了如下技术方案：
参见图3，图3是根据本发明实施例提供的一种逆导型绝缘栅双极型晶体管的结构示意图，该逆导型绝缘栅双极型晶体管包括至少一个元胞，示例性的，图3示出了两个元胞，本实施例对于逆导型绝缘栅双极型晶体管包括的元胞数量不作限定，每一个元胞均包括：集电区100，集电区100包括P型集电区101和N型集电区102；N型缓冲区200，N型缓冲区200覆盖P型集电区101和N型集电区102；导电接触孔CT1，导电接触孔CT1位于P型集电区101和N型集电区102之间，且从集电区100延伸至N型缓冲区200的部分区域；N型漂移区300，N型漂移区300位于N型缓冲区200远离集电区100的一侧；P型体区400，P型体区400位于N型漂移区300远离N型缓冲区200的一侧；发射区500，发射区500包括P型发射区501和N型发射区502，P型发射区501包围N型发射区502设置；沟槽栅结构600，沟槽栅结构600位于N型发射区502内，贯穿N型发射区502且从N型发射区502、经由P型体区400延伸至N型漂移区300的部分区域。
图1示出的传统的RC-IGBT在正向导通过程中存在两个导电模式间的转换过程，所以导致了当电流增大到某一临界值的时候，在图2示出的输出特性曲线上就会出现一个负阻区，进而引起了电压回转现象。
本实施例提供的RC-IGBT，在P型集电区101和N型集电区102之间设置了导电接触孔CT1，导电接触孔CT1从集电区100延伸至N型缓冲区200的部分区域，主要是利用了导电接触孔CT1和N型缓冲区200会形成非常低的势垒，导电接触孔CT1和N型缓冲区200形成了一个类欧姆接触结构，而P型集电区101与N型缓冲区200之间的PN结导通压降为0.7V，在RC-IGBT正向导通时，由于导电接触孔CT1的存在，从沟道注入到N型漂移区300的电子一部分横向流到N+短路区（N型集电区102）流出，一部分从导电接触孔CT1流出，这样即使随着集电极正向电压增加，电子密度增加，但由于导电接触孔CT1的设计使电子流出速度加快，而且导电接触孔CT1的分布也使集电结（P型集电区101和N型缓冲区200横向方向各处形成的集电结）处的电势均小于P型集电区101和N型缓冲区200之间的内建电势0.7V，导致P型集电区101空穴无法注入到N型缓冲区200及N型漂移区300，抑制了电导调制效应的产生，从而达到抑制逆导型绝缘栅双极型晶体管在正向导通时出现电压回转现象的问题。参见图4，图4是图3示出的逆导型绝缘栅双极型晶体管的输出特性曲线，本实施例中的逆导型绝缘栅双极型晶体管在正向导通时没有出现电压回转现象。
可选地，在上述技术方案的基础上，P型集电区101为P型重掺杂集电区，N型集电区102为N型重掺杂集电区，N型漂移区300为N型轻掺杂漂移区，P型体区400为P型轻掺杂体区，P型发射区501为P型重掺杂发射区，N型发射区502为N型重掺杂发射区。
具体的，P型集电区101为P型重掺杂集电区，N型集电区102为N型重掺杂集电区，RC-IGBT在P型集电区101和N型集电区102之间设置了导电接触孔CT1，导电接触孔CT1从集电区100延伸至N型缓冲区200的部分区域，主要是利用了导电接触孔CT1和N型缓冲区200会形成非常低的势垒，导电接触孔CT1和N型缓冲区200形成了一个类欧姆接触结构，而P型集电区101与N型缓冲区200之间的PN结导通压降为0.7V，在RC-IGBT正向导通时，由于导电接触孔CT1的存在，从沟道注入到N型漂移区300的电子一部分横向流到N+短路区（N型集电区102）流出，一部分从导电接触孔CT1流出，这样即使随着集电极正向电压增加，电子密度增加，但由于导电接触孔CT1的设计使电子流出速度加快，而且导电接触孔CT1的分布也使集电结（P型集电区101和N型缓冲区200横向方向各处形成的集电结）处的电势均小于P型集电区101和N型缓冲区200之间的内建电势0.7V，导致P型集电区101空穴无法注入到N型缓冲区200及N型漂移区300，抑制了电导调制效应的产生，从而达到抑制逆导型绝缘栅双极型晶体管在正向导通时出现电压回转现象的问题。
可选地，在上述技术方案的基础上，参见图3，导电接触孔CT1内的导电填充材料包括金属和金属化合物。
导电接触孔CT1内的导电填充材料包括金属和金属化合物,金属的导电能力强，使得导电接触孔CT1具有良好的导电能力。
可选地，在上述技术方案的基础上，参见图3，沟槽栅结构600包括过渡层601、高介电常数栅极氧化层602和栅极603；逆导型绝缘栅双极型晶体管设置有沟槽T1，沟槽T1位于N型发射区500内，贯穿N型发射区500且从N型发射区500、经由P型体区400延伸至N型漂移区300的部分区域；过渡层601位于沟槽T1的侧壁和底部；高介电常数栅极氧化层602位于过渡层601远离沟槽T1的一侧；栅极603位于高介电常数栅极氧化层602远离过渡层601的一侧；高介电常数栅极氧化层602的介电常数大于3.9。
具体的，沟槽栅结构600位于N型发射区500内，贯穿N型发射区500且从N型发射区500、经由P型体区400延伸至N型漂移区300的部分区域，通过嵌入的结构设置，来影响半导体结界面的物理特性，比如通过形成不同的载流子积累层使能带结构随电压变化而出现耗尽或者反型等过程，这对器件导通和关断等性能都能产生很大的影响，在RC-IGBT正向导通时，可以降低压降和开关损耗。
本实施例中采用介电常数大于3.9的高介电常数栅极氧化层602 一方面可以降低漏电流，另一方面可以减小等效氧化层厚度，即可以减小包围栅极603的介质层的厚度。
可选地，在上述技术方案的基础上，参见图3，高介电常数栅极氧化层602包括HfO2。高介电常数栅极氧化层602通过金属有机化合物化学气相沉淀（MOCVD）形成。
由于高介电常数栅极氧化层602和半导体材料例如Si之间的热膨胀系数（CTE）不匹配，直接将高介电常数栅极氧化层602长在半导体材料上会产生很多界面问题，比如应力大，界面态和固定电荷较多，会影响器件本身的电学性能和可靠性，所以本实施例中在二者之间长一层过渡层，以减小高介电常数栅极氧化层602和半导体材料之间热膨胀系数不匹配造成的影响。
可选地，在上述技术方案的基础上，参见图3，过渡层601包括氮氧化硅。过渡层601通过等离子体增强化学气相沉积法( Plasma Enhanced Chemical Vapor Deposition ，PECVD)形成。
综上，本实施例提供的RC-IGBT，P型集电区101为P型重掺杂集电区，N型集电区102为N型重掺杂集电区，RC-IGBT在P型集电区101和N型集电区102之间设置了导电接触孔CT1，导电接触孔CT1从集电区100延伸至N型缓冲区200的部分区域，主要是利用了导电接触孔CT1和N型缓冲区200形成了一个类欧姆接触结构，而P型集电区101与N型缓冲区200之间的PN结导通压降为0.7V，在RC-IGBT正向导通时，由于导电接触孔CT1的存在，从沟道注入到N型漂移区300的电子一部分横向流到N+短路区（N型集电区102）流出，一部分从导电接触孔CT1流出，这样即使随着集电极正向电压增加，电子密度增加，但由于导电接触孔CT1的设计使电子流出速度加快，而且导电接触孔CT1的分布也使集电结（P型集电区101和N型缓冲区200横向方向各处形成的集电结）处的电势均小于P型集电区101和N型缓冲区200之间的内建电势0.7V，导致P型集电区101空穴无法注入到N型缓冲区200及N型漂移区300，抑制了电导调制效应的产生，从而达到抑制逆导型绝缘栅双极型晶体管在正向导通时出现电压回转现象的问题。且本实施例中采用介电常数大于3.9的高介电常数栅极氧化层602 一方面可以降低漏电流，另一方面可以减小等效氧化层厚度，即可以减小包围栅极603的介质层的厚度。此外，本实施例中在高介电常数栅极氧化层602和半导体材料二者之间长一层过渡层601，以减小高介电常数栅极氧化层602和半导体材料之间热膨胀系数不匹配造成的影响。再者，本实施例使用了沟槽栅结构600与通用的沟槽型IGBT工艺兼容，不仅可以有效抑制电压回转现象，还具有开关功耗低，开关速度快，控制能力强，可靠性高等优点。
可选地，在上述技术方案的基础上，参见图3，栅极603包括金属和金属化合物。
由于高介电常数栅极氧化层602和多晶硅栅极之间会形成键合，产生费米能级钉扎效应（Pinnng effect），即无法通过多晶硅掺杂调节阈值电压；另外器件的电子迁移率也因偶极性分子振动降低，因此高介电常数栅极氧化层602和多晶硅栅的兼容性不是很好。而本实施例中栅极603包括通过沉积工艺形成的金属和金属化合物，采用高介电常数栅极氧化层602以及金属和金属化合物构成的栅极603相结合，可以有效地改善栅极603与沟道间的隧穿效应，减少漏电流和杂质扩散，从而降低器件功耗，提高器件开关速度，增加器件可靠性。同时还有效地消除了多晶硅耗尽效应和费米能级钉扎效应带来的影响，进一步提高器件的整体性能。
可选地，在上述技术方案的基础上，参见图3，栅极603包括Ti和TiN。
可选地，在上述技术方案的基础上，参见图3，导电接触孔CT1内的导电填充材料包括Ti和TiN。
具体的，栅极603和导电接触孔CT1的材料相同，可以降低RC-IGBT的生产成本，降低工艺难度。
可选地，在上述技术方案的基础上，参见图3，还包括终端结构001，终端结构围绕至少一个元胞设置。元胞的剖面图参见图3示出的逆导型绝缘栅双极型晶体管的结构示意图。元胞包括有源区，有源区包括IGBT有源区002和FRD有源区003。终端结构001采用场限环（Field Limiting Ring， FLR）技术，制作工艺简单易于控制。
本实施例提供的RC-IGBT的元胞是在一个半导体衬底之上通过对有源区的掺杂形成的，终端结构001是在有源区周围终端设计区形成的，相比先制备IGBT和FRD，再将两者封装在一起，做成IGBT模块的传统结构，本实施例提供的RC-IGBT降低了器件的成本、提高了器件的功率密度。
可选地，在上述技术方案的基础上，参见图3，还包括集电极800和发射极700，集电极800位于集电区100远离N型缓冲区200的一侧，且与导电接触孔CT1电连接；发射极700位于发射区500远离P型体区400的一侧，覆盖发射区500和沟槽栅结构600。
具体的，集电极800用于为集电区100和导电接触孔CT1提供电信号。发射极700用于为发射区500提供电信号。
可选地，在上述技术方案的基础上，还可以在发射极700远离发射区500的一侧设置钝化层（图中未示出），以提高RC-IGBT的可靠性。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种逆导型绝缘栅双极型晶体管，其特征在于，包括至少一个元胞，所述元胞包括：
集电区，所述集电区包括P型集电区和N型集电区；
N型缓冲区，所述N型缓冲区覆盖所述P型集电区和所述N型集电区；
导电接触孔，所述导电接触孔位于所述P型集电区和所述N型集电区之间，且从所述集电区延伸至所述N型缓冲区的部分区域；
N型漂移区，所述N型漂移区位于所述N型缓冲区远离所述集电区的一侧；
P型体区，所述P型体区位于所述N型漂移区远离所述N型缓冲区的一侧；
发射区，所述发射区包括P型发射区和N型发射区，所述P型发射区包围所述N型发射区设置；
沟槽栅结构，所述沟槽栅结构位于所述N型发射区内，贯穿所述N型发射区且从所述N型发射区、经由所述P型体区延伸至所述N型漂移区的部分区域。
2.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，所述导电接触孔内的导电填充材料包括金属和金属化合物。
3.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，所述沟槽栅结构包括过渡层、高介电常数栅极氧化层和栅极；
所述逆导型绝缘栅双极型晶体管设置有沟槽，所述沟槽位于所述N型发射区内，贯穿所述N型发射区且从所述N型发射区、经由所述P型体区延伸至所述N型漂移区的部分区域；
所述过渡层位于所述沟槽的侧壁和底部；
所述高介电常数栅极氧化层位于所述过渡层远离所述沟槽的一侧；
所述栅极位于所述高介电常数栅极氧化层远离所述过渡层的一侧；
所述高介电常数栅极氧化层的介电常数大于3.9。
4.根据权利要求3所述的逆导型绝缘栅双极型晶体管，其特征在于，所述高介电常数栅极氧化层包括HfO2；
和/或，所述过渡层包括氮氧化硅。
5.根据权利要求3所述的逆导型绝缘栅双极型晶体管，其特征在于，所述栅极包括金属和金属化合物。
6.根据权利要求5所述的逆导型绝缘栅双极型晶体管，其特征在于，所述栅极包括Ti和TiN。
7.根据权利要求2所述的逆导型绝缘栅双极型晶体管，其特征在于，所述导电接触孔内的导电填充材料包括Ti和TiN。
8.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，还包括终端结构，所述终端结构围绕至少一个所述元胞设置。
9.根据权利要求1所述的逆导型绝缘栅双极型晶体管，其特征在于，还包括集电极和发射极，所述集电极位于所述集电区远离所述N型缓冲区的一侧，且与所述导电接触孔电连接；
所述发射极位于所述发射区远离所述P型体区的一侧，覆盖所述发射区和所述沟槽栅结构。
10.根据权利要求1-9任一所述的逆导型绝缘栅双极型晶体管，其特征在于，所述P型集电区为P型重掺杂集电区，所述N型集电区为N型重掺杂集电区，所述N型漂移区为N型轻掺杂漂移区，所述P型体区为P型轻掺杂体区，所述P型发射区为P型重掺杂发射区，所述N型发射区为N型重掺杂发射区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310430492.7A CN116153992B (zh) | 2023-04-21 | 2023-04-21 | 一种逆导型绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310430492.7A CN116153992B (zh) | 2023-04-21 | 2023-04-21 | 一种逆导型绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116153992A true CN116153992A (zh) | 2023-05-23 |
| CN116153992B CN116153992B (zh) | 2023-06-23 |
Family
ID=86356512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310430492.7A Active CN116153992B (zh) | 2023-04-21 | 2023-04-21 | 一种逆导型绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116153992B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116525656A (zh) * | 2023-07-04 | 2023-08-01 | 四川奥库科技有限公司 | 集电极侧含有浮空区的逆导型igbt器件 |
Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104481A (ja) * | 1986-10-22 | 1988-05-09 | Fuji Electric Co Ltd | 伝導度変調型たて型ｍｏｓｆｅｔ |
| US5376821A (en) * | 1990-12-31 | 1994-12-27 | Sgs-Thomson Microelectronics, S.R.L. | Integrated emitter switching configuration using bipolar transistors |
| CN101904010A (zh) * | 2007-12-19 | 2010-12-01 | Abb技术有限公司 | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 |
| CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
| CN103219370A (zh) * | 2013-03-11 | 2013-07-24 | 电子科技大学 | 一种具有p浮空层电流栓的rc-igbt |
| CN103311270A (zh) * | 2012-03-12 | 2013-09-18 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及制造方法 |
| CN103855202A (zh) * | 2012-12-06 | 2014-06-11 | 江苏物联网研究发展中心 | Igbt及其元胞结构、以及igbt的形成方法 |
| CN103855199A (zh) * | 2012-11-29 | 2014-06-11 | 上海联星电子有限公司 | 一种逆导型igbt器件 |
| US20140217465A1 (en) * | 2011-08-30 | 2014-08-07 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US20160133733A1 (en) * | 2014-11-12 | 2016-05-12 | Mosel Vitelic Inc. | Power semiconductor component and manufacturing method thereof |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| CN106898554A (zh) * | 2017-03-17 | 2017-06-27 | 电子科技大学 | 一种场截止型反向导通绝缘栅双极型晶体管制备方法 |
| CN107464842A (zh) * | 2017-08-03 | 2017-12-12 | 电子科技大学 | 一种具有集电极槽的超结逆导型igbt |
| CN107768429A (zh) * | 2017-10-27 | 2018-03-06 | 电子科技大学 | 一种具有混合导电模式的超结igbt器件 |
| CN107845673A (zh) * | 2017-10-30 | 2018-03-27 | 珠海格力电器股份有限公司 | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 |
| JP2018125443A (ja) * | 2017-02-01 | 2018-08-09 | トヨタ自動車株式会社 | 半導体装置 |
| CN108389902A (zh) * | 2018-04-28 | 2018-08-10 | 四川大学 | 一种含有背面槽栅的逆导型igbt |
| CN109449202A (zh) * | 2018-10-30 | 2019-03-08 | 广州工商学院 | 一种逆导双极型晶体管 |
| CN109904221A (zh) * | 2019-02-18 | 2019-06-18 | 西南交通大学 | 一种超结双向开关 |
| CN110931556A (zh) * | 2019-12-02 | 2020-03-27 | 四川大学 | 一种含有背面槽栅及浮空环的逆导型igbt |
| CN111048585A (zh) * | 2019-12-11 | 2020-04-21 | 四川大学 | 一种含有背面槽型介质及浮空区的逆导型igbt |
| CN111341843A (zh) * | 2020-04-17 | 2020-06-26 | 无锡新洁能股份有限公司 | 复合沟道igbt器件及其制造方法 |
| CN112951905A (zh) * | 2021-01-25 | 2021-06-11 | 南瑞联研半导体有限责任公司 | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 |
| WO2021232810A1 (zh) * | 2020-05-19 | 2021-11-25 | 无锡华润上华科技有限公司 | 沟槽栅igbt器件及其制备方法 |
| CN114784087A (zh) * | 2022-03-28 | 2022-07-22 | 重庆大学 | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 |
-
2023
- 2023-04-21 CN CN202310430492.7A patent/CN116153992B/zh active Active
Patent Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104481A (ja) * | 1986-10-22 | 1988-05-09 | Fuji Electric Co Ltd | 伝導度変調型たて型ｍｏｓｆｅｔ |
| US5376821A (en) * | 1990-12-31 | 1994-12-27 | Sgs-Thomson Microelectronics, S.R.L. | Integrated emitter switching configuration using bipolar transistors |
| CN101904010A (zh) * | 2007-12-19 | 2010-12-01 | Abb技术有限公司 | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 |
| US20140217465A1 (en) * | 2011-08-30 | 2014-08-07 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN103311270A (zh) * | 2012-03-12 | 2013-09-18 | 上海华虹Nec电子有限公司 | 逆导型igbt半导体器件及制造方法 |
| CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
| CN103855199A (zh) * | 2012-11-29 | 2014-06-11 | 上海联星电子有限公司 | 一种逆导型igbt器件 |
| CN103855202A (zh) * | 2012-12-06 | 2014-06-11 | 江苏物联网研究发展中心 | Igbt及其元胞结构、以及igbt的形成方法 |
| CN103219370A (zh) * | 2013-03-11 | 2013-07-24 | 电子科技大学 | 一种具有p浮空层电流栓的rc-igbt |
| US20160133733A1 (en) * | 2014-11-12 | 2016-05-12 | Mosel Vitelic Inc. | Power semiconductor component and manufacturing method thereof |
| CN106206705A (zh) * | 2016-09-09 | 2016-12-07 | 电子科技大学 | 一种具有双栅的rc‑igbt |
| JP2018125443A (ja) * | 2017-02-01 | 2018-08-09 | トヨタ自動車株式会社 | 半導体装置 |
| CN106898554A (zh) * | 2017-03-17 | 2017-06-27 | 电子科技大学 | 一种场截止型反向导通绝缘栅双极型晶体管制备方法 |
| CN107464842A (zh) * | 2017-08-03 | 2017-12-12 | 电子科技大学 | 一种具有集电极槽的超结逆导型igbt |
| CN107768429A (zh) * | 2017-10-27 | 2018-03-06 | 电子科技大学 | 一种具有混合导电模式的超结igbt器件 |
| CN107845673A (zh) * | 2017-10-30 | 2018-03-27 | 珠海格力电器股份有限公司 | 逆导型绝缘栅双极型晶体管及其制作方法、电力电子设备 |
| CN108389902A (zh) * | 2018-04-28 | 2018-08-10 | 四川大学 | 一种含有背面槽栅的逆导型igbt |
| CN109449202A (zh) * | 2018-10-30 | 2019-03-08 | 广州工商学院 | 一种逆导双极型晶体管 |
| CN109904221A (zh) * | 2019-02-18 | 2019-06-18 | 西南交通大学 | 一种超结双向开关 |
| CN110931556A (zh) * | 2019-12-02 | 2020-03-27 | 四川大学 | 一种含有背面槽栅及浮空环的逆导型igbt |
| CN111048585A (zh) * | 2019-12-11 | 2020-04-21 | 四川大学 | 一种含有背面槽型介质及浮空区的逆导型igbt |
| CN111341843A (zh) * | 2020-04-17 | 2020-06-26 | 无锡新洁能股份有限公司 | 复合沟道igbt器件及其制造方法 |
| WO2021232810A1 (zh) * | 2020-05-19 | 2021-11-25 | 无锡华润上华科技有限公司 | 沟槽栅igbt器件及其制备方法 |
| CN112951905A (zh) * | 2021-01-25 | 2021-06-11 | 南瑞联研半导体有限责任公司 | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 |
| CN114784087A (zh) * | 2022-03-28 | 2022-07-22 | 重庆大学 | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| HUAPING JIANG 等: "A Snapback Suppressed Reverse-Conducting IGBT With a Floating p-Region in Trench Collector", IEEE ELECTRON DEVICE LETTERS, vol. 33, no. 3, pages 417 - 419, XP011422781, DOI: 10.1109/LED.2011.2180357 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116525656A (zh) * | 2023-07-04 | 2023-08-01 | 四川奥库科技有限公司 | 集电极侧含有浮空区的逆导型igbt器件 |
| CN116525656B (zh) * | 2023-07-04 | 2023-10-03 | 四川奥库科技有限公司 | 集电极侧含有浮空区的逆导型igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116153992B (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| US9349847B2 (en) | Semiconductor device and power converter | |
| CN102456717B (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN103383966A (zh) | 具有改善的鲁棒性的半导体器件 | |
| CN112420694B (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN113471290B (zh) | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 | |
| CN105870179A (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN116153992B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN115832058A (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
| CN117497601B (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN111403385B (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN116013970A (zh) | 半导体器件及其制造方法、导通电压回跳的优化方法 | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN213366606U (zh) | 覆盖钝化层的mos控制整流器 | |
| CN115084229A (zh) | P+屏蔽层自钳位沟槽型碳化硅igbt器件及其制备方法 | |
| US11094691B2 (en) | Semiconductor device | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| US9209287B2 (en) | Power semiconductor device | |
| US20150144993A1 (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |