CN116153991B - 一种双沟槽栅rc-igbt及其制备方法 - Google Patents
一种双沟槽栅rc-igbt及其制备方法 Download PDFInfo
- Publication number
- CN116153991B CN116153991B CN202310430491.2A CN202310430491A CN116153991B CN 116153991 B CN116153991 B CN 116153991B CN 202310430491 A CN202310430491 A CN 202310430491A CN 116153991 B CN116153991 B CN 116153991B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- collector region
- buffer layer
- trench gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 148
- 150000002500 ions Chemical class 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 21
- 230000009977 dual effect Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 13
- 230000002441 reversible effect Effects 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- -1 phosphorus ion Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种双沟槽栅RC‑IGBT及其制备方法。该器件包括：N型漂移区；P型阱区，与N型漂移区的正面电接触；P型发射区和N型发射区，均经由P型阱区与N型漂移区的正面电接触；N型缓冲层，与N型漂移区的背面电接触；P型集电区和第一N型集电区，均经由N型缓冲层与N型漂移区的背面电接触；第二N型集电区，内嵌于P型集电区远离N型缓冲层的一面；第一沟槽栅结构，由N型发射区的表面垂直延伸至N型漂移区内；第二沟槽栅结构，由第二N型集电区的表面垂直延伸至N型缓冲层内。通过在器件的背面中设置沟槽栅结构以及第二N型集电区，使器件在正向导通时始终工作在单极型导电模式，从而抑制电压折回现象的产生。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种双沟槽栅RC-IGBT及其制备方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）同时集金属氧化物半导体场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）易驱动和双极型晶体管（Bipolar Junction Transistor，BJT）大电流两个显著特点于一身，因此在新能源、高铁、智能电网、电动汽车这些绿色产业中成为不可或缺的核心功率器件。IGBT通常为单向器件，自身不具备逆向导通能力，在大部分的IGBT应用电路中，都需要反并联续流二极管(Fast recovery diode，FRD)进行保护。
早期且现在仍在采用的做法是分别制作IGBT和二极管，再将两者封装在一起，做成IGBT模块。这样的做法使IGBT模块寄生电感较高、集成度较低。为降低成本、提高芯片的功率密度，IGBT与二极管同时在集成同一个硅片上的逆导型IGBT(Reverse ConductingIGBT, RC-IGBT)相继问世以后，RC-IGBT已有取代传统集成封装IGBT、二极管对的趋势。基于IGBT的薄片工艺，将二极管的阴极集成到IGBT的阳极中，于是传统IGBT的阳极就变成了P区、N区周期性交替排列的结构。而二极管的阳极为传统IGBT的P型发射区。当RC-IGBT正向导通时，阳极P型集电区向N型漂移区注入少数载流子空穴，电流从IGBT阴极流出；而当RC-IGBT反向导通时，器件的电流由正向导通的二极管传导，即电流从RC-IGBT阳极P型发射区流出，经P型阱区，N型漂移区，N型缓冲层流入阴极，也即第一N型集电区。
然而，现有的RC-IGBT结构存在正向导通时有电压折回(Voltage snapback)现象，反向恢复性能差和漂移区电流分布不均匀等问题；其中，电压折回现象是由于RC-IGBT器件工作模式发生切换，电阻率突然减小而产生负阻效应导致的。
发明内容
本发明提供了一种双沟槽栅RC-IGBT及其制备方法，以抑制电压折回现象的产生。
根据本发明的一方面，提供了一种双沟槽栅RC-IGBT，包括：
N型漂移区，具有正面以及与该正面相对的背面；
P型阱区，与N型漂移区的正面电接触；
P型发射区和N型发射区，在所述P型阱区上依次交替设置，并且均经由P型阱区与N型漂移区的正面电接触；
N型缓冲层，与N型漂移区的背面电接触；
P型集电区、第一N型集电区和第二N型集电区；P型集电区经由N型缓冲层与N型漂移区的背面电接触；第一N型集电区经由N型缓冲层与N型漂移区的背面电接触；第二N型集电区内嵌于P型集电区远离N型缓冲层的一面，并依次经由P型集电区和N型缓冲层与N型漂移区的背面电接触；
第一沟槽栅结构，由N型发射区的表面垂直延伸至N型漂移区内；
第二沟槽栅结构，由第二N型集电区的表面垂直延伸至N型缓冲层内。
可选地，第一N型集电区的厚度与P型集电区的厚度相同，并且第一N型集电区与P型集电区的接触面呈阶梯状。
可选地，位于第二沟槽栅结构与第一N型集电区之间的P型集电区呈T字型。
可选地，至少部分第一N型集电区在垂直于缓冲层的方向上与P型发射区对位设置；
至少部分P型集电区在垂直于缓冲层的方向上与N型发射区对位设置。
可选地，第一沟槽栅结构用于在N型漂移区与N型发射区之间形成的第一N沟道，第二沟槽栅结构用于在N型缓冲层与第二N型集电区之间形成的第二N沟道；第一N沟道与第二N沟道在缓冲层上的垂直投影至少部分重叠。
可选地，第一沟槽栅结构包括第一多晶硅栅极和包裹第一多晶硅栅极的第一氧化层；
第二沟槽栅结构包括第二多晶硅栅极和包裹第二多晶硅栅极的第二氧化层。
根据本发明的另一方面，提供了一种双沟槽栅RC-IGBT器件的制备方法，包括：
提供N型衬底；
于N型衬底的正面进行RC-IGBT器件的正面工艺，形成N型漂移区、P型阱区、P型发射区、N型发射区以及第一沟槽栅结构；其中，N型漂移区具有正面以及与该正面相对的背面；P型阱区与N型漂移区的正面电接触；P型发射区和N型发射区依次交替设置，并且均经由P型阱区与N型漂移区的正面电接触；第一沟槽栅结构，由N型发射区的表面垂直延伸至N型漂移区内；
于衬底的背面进行RC-IGBT器件的背面工艺，形成N型缓冲层、P型集电区、第一N型集电区、第二N型集电区和第二沟槽栅结构；其中，N型缓冲层与N型漂移区的背面电接触；P型集电区经由N型缓冲层与N型漂移区的背面电接触；第一N型集电区经由N型缓冲层与N型漂移区的背面电接触；第二N型集电区内嵌于P型集电区远离N型缓冲层的一面，并依次经由P型集电区和N型缓冲层与N型漂移区的背面电接触；第二沟槽栅结构由第二N型集电区的表面垂直延伸至N型缓冲层内。
可选地，于N型衬底的正面进行RC-IGBT器件的正面工艺包括：
在选定的N型衬底上定义有源区，生长场区氧化层；
根据有源区元胞和终端结构设计，定义出P型环；
在第一沟槽栅结构的预设位置刻蚀形成第一沟槽，于第一沟槽的侧壁形成第一氧化层并在第一氧化层中形成第一多晶硅栅极；其中第一多晶硅栅极和第一氧化层用于构成第一沟槽栅结构；
在P型阱区的预设位置和P型发射区的预设位置注入P型掺杂离子并扩散形成P型阱区和P型发射区；
在N型发射区的预设位置内注入N型掺杂离子并扩散形成N型发射区；
制备正面CT接触孔，并在CT接触孔内形成金属电极；
通过沉积制备钝化层和保护层中至少一个。
可选地，于N型衬底的背面进行RC-IGBT器件的背面工艺包括：
将N型衬底减薄至预设的厚度；
在减薄后的N型衬底的背面注入N型掺杂离子至N型缓冲层的预设位置，形成N型缓冲层；
在第二沟槽栅结构的预设位置刻蚀形成第二沟槽，于第二沟槽的侧壁形成第二氧化层并在第二氧化层中形成第二多晶硅栅极；其中第二多晶硅栅极和第二氧化层用于构成第二沟槽栅结构；
在减薄后的N型衬底的背面注入P型掺杂离子形成P型掺杂层；
在P型掺杂层内注入N型掺杂离子并扩散形成第一N型集电区和第二N型集电区；其中，P型掺杂层中未注入N型掺杂离子的区域形成P型集电区。
可选地，制备第一N型集电区和第二N型集电区时，通过两道掩模版完成第一N型集电区和第二N型集电区的制备。
本发明实施例的技术方案，通过在RC-IGBT器件的背面工艺中设置第二沟槽栅结构，并设置第二N型集电区内嵌于P型集电区远离N型缓冲层的一面，如同在一个P型衬底上生长了N沟道MOSFET，在第二沟槽栅的栅极加正向偏压使其沟道开启，在P型集电极加正偏压的时候，控制该NMOS导通，电子流可以从N型缓冲层经由N沟道流入第二N型集电区，即使P型集电极电压持续增大，该器件工作模式依然是单极导电模式，不转换为双极型导电模式，从而抑制电导调制效应，进而抑制电压折回现象的产生。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为常规的RC-IGBT的结构示意图；
图2为常规的RC-IGBT产生电压折回现象的示意图；
图3为本发明实施例提供的一种双沟槽栅RC-IGBT的结构示意图；
图4为本发明实施例提供的一种双沟槽栅RC-IGBT器件的制备方法的流程图；
图5为本发明实施例提供的另一种双沟槽栅RC-IGBT器件的制备方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为常规的RC-IGBT的结构示意图，图2为常规的RC-IGBT产生电压折回现象的示意图，参见图1和图2。
常规IGBT在反向偏置时，P型集电区100和N型缓冲层200形成的二极管处于反偏状态，因此无法导通。RC-IGBT就是通过在IGBT旁边反并联一个二极管，以此来提供反向电流的泄放通路。RC-IGBT与常规IGBT工作原理几乎相同，只是在电子电流注入N型缓冲层200后，这个电流不会象常规IGBT那样被P型集电区100与N型缓冲层200的势垒所阻挡，因此不会全部积累在N型缓冲层200，而是被N型集电区300短路流出。这个过程P型集电区100与N型缓冲层200形成的PN结尚未达到0.7V左右的开启电压，因此类似于MOSFET的导通，具有电流小，导通压降大的特点。但是，随着集电极电压进一步增大，电子电流越来越大，在N型缓冲层200便会有大量电子积累，最终压降达到PN结开启电压，此时电子越过P型集电区100势垒流出器件，P型集电区100也开始往N型缓冲层200注入空穴，电导调制效应出现，电阻骤降，呈现电流电压的负阻现象，即如图2所示的电压折回现象。在这一过程中，RC-IGBT由单极型导电模式进入双极型导电模式，器件完全导通，同样，电流随着集电极电压的增加呈指数上升。
为解决上述问题，本发明实施例对RC-IGBT的结构进行了改进，图3为本发明实施例提供的一种双沟槽栅RC-IGBT的结构示意图，参见图3，该器件包括：
N型漂移区1，具有正面以及与该正面相对的背面；
P型阱区2，与N型漂移区1的正面电接触；
P型发射区3和N型发射区4，在所述P型阱区2上依次交替设置，并且均经由P型阱区2与N型漂移区1的正面电接触；
N型缓冲层5，与N型漂移区1的背面电接触；
P型集电区6、第一N型集电区7和第二N型集电区8；P型集电区6经由N型缓冲层5与N型漂移区1的背面电接触；第一N型集电区7经由N型缓冲层5与N型漂移区1的背面电接触；第二N型集电区8内嵌于P型集电区6远离N型缓冲层5的一面，并依次经由P型集电区6和N型缓冲层5与N型漂移区1的背面电接触；
第一沟槽栅结构9，由N型发射区4的表面垂直延伸至N型漂移区1内；
第二沟槽栅结构10，由第二N型集电区8的表面垂直延伸至N型缓冲层5内。
具体地，附图中所示的P+、N+表示该区域离子掺杂浓度高，P-、N-表示该区域离子掺杂浓度低。第一沟槽栅结构9包括第一多晶硅栅极91和包裹第一多晶硅栅极91的第一氧化层92；第二沟槽栅结构10包括第二多晶硅栅极101和包裹第二多晶硅栅极101的第二氧化层102。第一沟槽栅结构9由N型发射区4的表面垂直延伸至N型漂移区1内，当第一沟槽栅结构9施加正偏电压时，N型漂移区1与N型发射区4之间形成N沟道（11）导通，电子流从N型发射区4注入，通过N沟道流经N型漂移区1，此时RC-IGBT内的导电载流子只有电子一种，因此RC-IGBT工作在单极型导电模式。
第二N型集电区8内嵌于P型集电区6远离N型缓冲层5的一面，且第二沟槽栅结构10由第二N型集电区8的表面垂直延伸至N型缓冲层5内。当RC-IGBT器件背面的集电区施加正偏电压时，同时给第二栅极结构10加正偏压，使得第二栅极结构10两侧的P型集电区6中的空穴逐渐耗尽，进而出现电子的积累，最终在P型集电区6靠近第二沟槽栅结构10的表面出现N型强反型层，形成了一个连通第二N型集电区8和N型缓冲层5的N型电子沟道（12）。第二沟槽栅结构10两侧，即N型缓冲层5与第二N型集电区8之间相当于N沟道，N沟道导通，电子可以通过N沟道由N型缓冲层5向第二N型集电区8流动。即使P型集电区6正偏电压增大，RC-IGBT内的导电载流子只有电子一种，因此RC-IGBT始终工作在单极型导电模式，从而抑制电导调制效应，进而抑制电压折回现象的产生。
而二次折回现象出现的原因是由于实际芯片内部元胞的不一致性。导通过程中少数元胞首先进入电导调制状态，然后向周边扩散，元胞逐次发生电导调制，即发生一系列二次折回现象。然而本方案抑制了RC-IGBT从单极型导电模式向双极型导电模式的转变，因此芯片内部元胞不会发生电导调制效应，自然也抑制了二次折回现象的产生。
本实施例的技术方案通过在RC-IGBT器件的背面工艺中设置沟槽栅结构，并设置第二N型集电区内嵌于P型集电区远离N型缓冲层的一面，如同在一个P型衬底上生长了N沟道MOSFET，在P型集电极加正偏压的时候，通过在背面栅极加正向电压，控制该NMOS导通，电子流从N型缓冲层经由N沟道流入第二N型集电区，即使P型集电极电压持续增大，RC-IGBT工作模式依然是单极导电模式，不转换为双极型导电模式，从而抑制电导调制效应，进而抑制电压折回现象的产生。
进一步地，参考图3，第一N型集电区7的厚度与P型集电区6的厚度相同，并且第一N型集电区7与P型集电区6的接触面呈阶梯状；其中阶梯状可以使得第一N型集电区7靠近N型缓冲层5的一侧长度减小，或第一N型集电区7远离N型缓冲层5的一侧长度减小，从而可以增大P型集电区6的面积，主要是利用了类似于RC-IGBT中的引导区设计，这样在器件导通初期，虽然电压及电流密度很小，但是引导区会首先导通，发生电导调制效应。随着电流密度进一步增加，电导调制区域从引导区向逆导区逐渐扩展，从而基本避免了初次折回现象的出现，这是前期抑制电压折回的机理。随着背面栅极电压的开启，背面第二集电区附近的空穴逐渐耗尽并反型形成N型沟道，这时导电载流子只有电子一种，并保持这种单极型导电模式，这是第二种抑制电压折回的机制，也从根本上解决了二次折回或多次折回现象，可以进一步的抑制电压折回现象的产生。
优选地，参考图3，可以使第一N型集电区7靠近N型缓冲层5的一侧长度减小，从而使位于第二沟槽栅结构10与第一N型集电区7之间的P型集电区6呈T字型。P型集电区6呈T字型，可以进一步的增大P型集电区6的面积，主要是利用了类似于RC-IGBT中的引导区设计，这样在器件导通初期，虽然电压及电流密度很小，但是引导区会首先导通，发生电导调制效应。随着电流密度进一步增加，电导调制区域从引导区向逆导区逐渐扩展，从而基本避免了初次折回现象的出现，这是前期抑制电压折回的机理。随着背面栅极电压的开启，背面第二集电区附近的空穴逐渐耗尽并反型形成N型沟道，这时导电载流子只有电子一种，并保持这种单极型导电模式，这是第二种抑制电压折回的机制，也从根本上解决了二次折回或多次折回现象。
进一步地，请继续参考图3，至少部分第一N型集电区7在垂直于缓冲层的方向上与P型发射区3对位设置；至少部分P型集电区6在垂直于缓冲层的方向上与N型发射区4对位设置。
具体地，RC-IGBT的P型发射区3、N型漂移区1、N型缓冲层5以及第一N型集电区7构成了一个二极管结构。RC-IGBT等效于一个IGBT器件与一个二极管反并联，当IGBT器件承受反向电压时，这个二极管导通。在关断期间，RC-IGBT中的二极管结构为N型漂移区1过剩的载流子提供了一条有效的抽走通道。并且使至少部分第一N型集电区7在垂直于缓冲层的方向上与P型发射区3对位设置，至少部分P型集电区6在垂直于缓冲层的方向上与N型发射区4对位设置，可以使二极管部分及IGBT部分的电子流通更加顺畅，大大缩短了RC-IGBT的关断时间。
本实施例的技术方案通过使至少部分第一N型集电区在垂直于缓冲层的方向上与P型发射区对位设置；至少部分P型集电区在垂直于缓冲层的方向上与N型发射区对位设置，将IGBT与二极管同时在集成同一个硅片上，一方面节省了RC-IGBT器件的芯片面积，另一方面减少了封装和测试费用，从而大幅降低了器件制造成本。
进一步地，请继续参考图3，第一沟槽栅结构9用于在N型漂移区1与N型发射区4之间形成的第一N沟道11，第二沟槽栅结构10用于在N型缓冲层5与第二N型集电区8之间形成的第二N沟道12；第一N沟道11与第二N沟道12在缓冲层上的垂直投影至少部分重叠。
具体地，第一N沟道11与第二N沟道12用于使电子流从N型发射区4注入，通过第一N沟道11向N型漂移区1流动，并通过第二N沟道12经由第二N型集电区8流出，从而使RC-IGBT内的导电载流子只有电子一种，使RC-IGBT始终工作在单极型导电模式而不向双极型导电模式转换，从而抑制电导调制效应，以及抑制电压折回现象的产生。第一N沟道11与第二N沟道12在缓冲层上的垂直投影至少部分重叠，即第一N沟道11与第二N沟道12的部分区域可以连成一条直线，可以使电子流的流动路线更短，电子流流通得更加顺畅，从而使RC-IGBT的导通时间更短。
本发明实施例还提供了一种双沟槽栅RC-IGBT器件的制备方法，用于制备上述任意实施例所述的双沟槽栅RC-IGBT器件，图4为本发明实施例提供的一种双沟槽栅RC-IGBT器件的制备方法的流程图，参见图4，该方法包括：
S101、提供N型衬底。
具体地，首先提供半导体衬底，该半导体衬底的掺杂类型可以是N型。
S102、于N型衬底的正面进行RC-IGBT器件的正面工艺，形成N型漂移区、P型阱区、P型发射区、N型发射区以及第一沟槽栅结构；其中，N型漂移区具有正面以及与该正面相对的背面；P型阱区与N型漂移区的正面电接触；P型发射区和N型发射区依次交替设置，并且均经由P型阱区与N型漂移区的正面电接触；第一沟槽栅结构，由N型发射区的表面垂直延伸至N型漂移区内。
S103、于衬底的背面进行RC-IGBT器件的背面工艺，形成N型缓冲层、P型集电区、第一N型集电区、第二N型集电区和第二沟槽栅结构；其中，N型缓冲层与所述N型漂移区的背面电接触；P型集电区经由N型缓冲层与N型漂移区的背面电接触；第一N型集电区经由N型缓冲层与N型漂移区的背面电接触；第二N型集电区内嵌于P型集电区远离N型缓冲层的一面，并依次经由P型集电区和N型缓冲层与N型漂移区的背面电接触；第二沟槽栅结构由第二N型集电区的表面垂直延伸至N型缓冲层内。
本实施例的技术方案通过在RC-IGBT器件的背面工艺中设置沟槽栅结构，并设置第二N型集电区内嵌于P型集电区远离N型缓冲层的一面，如同在一个P型衬底上生长了N沟道MOSFET，在P型集电极加正偏压的时候，在第二沟槽栅极加正向电压控制该NMOS导通，第二沟槽栅附近的P型空穴耗尽，电子流从N型缓冲层经由N沟道流入第二N型集电区，即使P型集电极电压持续增大，RC-IGBT工作模式依然是单极导电模式，不转换为双极型导电模式，从而抑制电导调制效应，进而抑制电压折回现象的产生。
图5为本发明实施例提供的另一种双沟槽栅RC-IGBT器件的制备方法的流程图，参见图5，该方法包括：
S201、在选定的N型衬底上定义有源区，生长场区氧化层。
具体地，在选定的N型衬底上定义有源区，生长场区氧化层；其中，有源区包括P型发射区和N型发射区。有源区和生长场区氧化层之和就是整个芯片的表面，生长场区氧化层用于隔绝离子的注入，避免注入离子时对非有源区的位置造成影响。
S202、根据有源区元胞和终端结构设计，定义出P型环。
具体地，IGBT的有源区元胞是功能区，而终端结构的作用是提供器件的横向耐压能力。P型环作为耐压终端环，用于实现IGBT高阻断电压，达到工业级和汽车级可靠性标准。
S203、在第一沟槽栅结构的预设位置刻蚀形成第一沟槽，于第一沟槽的侧壁形成第一氧化层并在第一氧化层中形成第一多晶硅栅极；其中第一多晶硅栅极和第一氧化层用于构成第一沟槽栅结构。
具体地，通过第一掩模版在第一沟槽栅结构的预设位置刻蚀形成第一沟槽，于第一沟槽的侧壁形成第一氧化层并在第一氧化层中形成第一多晶硅栅极，第一氧化层和第一多晶硅栅极共同构成第一沟槽栅结构。第一沟槽栅结构用于在施加正向电压时，在N型发射区与N型漂移区之间形成第一N沟道，使电子可以通过第一N沟道注入。
S204、在P型阱区的预设位置和P型发射区的预设位置注入P型掺杂离子并扩散形成P型阱区和P型发射区。
具体地，通过在P型阱区的预设位置注入P型掺杂离子并扩散形成P型阱区,再于P型阱区上通过第二掩模版在P型发射区的预设位置注入P型掺杂离子并扩散形成P型发射区；其中，P型掺杂离子可以为B（硼）离子，并且P型发射区的P型掺杂离子浓度高于P型阱区的P型掺杂离子浓度。
S205、在N型发射区的预设位置内注入N型掺杂离子并扩散形成N型发射区。
具体地，通过第三掩模版在N型发射区的预设位置内注入N型掺杂离子并扩散形成N型发射区；其中，N型掺杂离子可以为P（磷）离子。
S206、制备正面CT接触孔，并在CT接触孔内形成金属电极。
具体地，制备正面CT接触孔，并在CT接触孔内沉积Ti/TiN（钛/氮化钛）以形成金属电极。其中，制备CT接触孔用于在所有硅的有源区形成金属接触，这层金属接触可以使硅和随后沉积的材料更加紧密地结合起来。由于TiN与硅的接触电阻较大，因此可以先沉积一层薄Ti，使TiN与硅接触效果更好。
S207、通过沉积制备钝化层和保护层中至少一个。
具体地，通过第四掩模版沉积制备钝化层和保护层中至少一个以提高器件可靠性；其中，保护层可以通过沉积PI（聚酰亚胺）完成制备。
S208、将N型衬底减薄至预设的厚度。
具体地，由于硅片的厚度较厚，因此IBGT的通态压降较大，在保证耐压的前提下，要尽量减小硅片的厚度，减小导通压降，因此需要将N型衬底根据需要减薄至预设的厚度。
S209、在减薄后的N型衬底的背面注入N型掺杂离子至N型缓冲层的预设位置，形成N型缓冲层。
具体地，通过在减薄后的N型衬底的背面的N型缓冲层的预设位置注入N型掺杂离子形成N型缓冲层；其中，N型掺杂离子可以为磷离子。
S210、在第二沟槽栅结构的预设位置刻蚀形成第二沟槽，于第二沟槽的侧壁形成第二氧化层并在第二氧化层中形成第二多晶硅栅极；其中第二多晶硅栅极和第二氧化层用于构成第二沟槽栅结构。
具体地，通过第五掩模版在第二沟槽栅结构的预设位置刻蚀形成第二沟槽，于第二沟槽的侧壁形成第二氧化层并在第二氧化层中形成第二多晶硅栅极，第二氧化层和第二多晶硅栅极共同构成第二沟槽栅结构。第二沟槽栅结构用于在施加正向电压时，在第二N型集电区与N型缓冲层之间形成第二N沟道，使电子可以通过第二N沟道流出。
S211、在减薄后的N型衬底的背面注入P型掺杂离子形成P型掺杂层。
具体地，通过在减薄后的N型衬底的背面注入P型掺杂离子形成P型掺杂层。
S212、在P型掺杂层内注入N型掺杂离子并扩散形成第一N型集电区和第二N型集电区；其中，P型掺杂层中未注入N型掺杂离子的区域形成P型集电区。
具体地，制备第一N型集电区和第二N型集电区时，需要通过两道掩模版完成第一N型集电区和第二N型集电区的制备。示例性地，通过第六掩模版在P型掺杂层内注入N型掺杂离子并扩散形成第二N型集电区及第一N型集电区远离N型缓冲层的一侧面积较大的部分，再通过第七掩模版在P型掺杂层内注入N型掺杂离子并扩散形成第一N型集电区靠近N型缓冲层的一侧面积较小的部分，从而完成第一N型集电区的阶梯状结构。
本实施例的技术方案通过在RC-IGBT器件的背面工艺中设置沟槽栅结构，并设置第二N型集电区内嵌于P型集电区远离N型缓冲层的一面，如同在一个P型衬底上生长了N沟道MOSFET，在P型集电极加正偏压的时候，在第二沟槽栅极加正向电压控制该NMOS导通，第二沟槽栅附近的空穴耗尽，电子流从N型缓冲层经由N沟道流入第二N型集电区，即使P型集电极电压持续增大，RC-IGBT工作模式依然是单极导电模式，不转换为双极型导电模式，从而抑制电导调制效应，进而抑制电压折回现象的产生。并且，通过采用两道掩模版，使P型集电区呈T字型，可以增大P型集电区的面积，类似于RC-IGBT中的引导区设计，这样在器件导通初期，虽然电压及电流密度很小，但是引导区会首先导通，发生电导调制效应。随着电流密度进一步增加，电导调制区域从引导区向逆导区逐渐扩展，从而基本避免了初次折回现象的出现。随着背面栅极电压的增加，背面第二集电区附近的空穴逐渐耗尽并反型形成N型沟道，空穴耗尽，导致仍然只有电子作为导电载流子，保持单极型导电模式，从而进一步抑制了电压折回现象。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种双沟槽栅RC-IGBT，其特征在于，包括：
N型漂移区，具有正面以及与该正面相对的背面；
P型阱区，与所述N型漂移区的正面电接触；
P型发射区和N型发射区，在所述P型阱区上依次交替设置，并且均经由所述P型阱区与所述N型漂移区的正面电接触；
N型缓冲层，与所述N型漂移区的背面电接触；
P型集电区、第一N型集电区和第二N型集电区；所述P型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述第一N型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述第二N型集电区内嵌于所述P型集电区远离所述N型缓冲层的一面，并依次经由所述P型集电区和所述N型缓冲层与所述N型漂移区的背面电接触；
第一沟槽栅结构，由所述N型发射区的表面垂直延伸至所述N型漂移区内；
第二沟槽栅结构，由所述第二N型集电区的表面垂直延伸至N型缓冲层内。
2.根据权利要求1所述的双沟槽栅RC-IGBT，其特征在于，所述第一N型集电区的厚度与所述P型集电区的厚度相同，并且所述第一N型集电区与所述P型集电区的接触面呈阶梯状。
3.根据权利要求2所述的双沟槽栅RC-IGBT，其特征在于，位于所述第二沟槽栅结构与所述第一N型集电区之间的P型集电区呈T字型。
4.根据权利要求1所述的双沟槽栅RC-IGBT，其特征在于，
至少部分所述第一N型集电区在垂直于所述缓冲层的方向上与所述P型发射区对位设置；
至少部分所述P型集电区在垂直于所述缓冲层的方向上与所述N型发射区对位设置。
5.根据权利要求4所述的双沟槽栅RC-IGBT，其特征在于，
所述第一沟槽栅结构用于在所述N型漂移区与所述N型发射区之间形成的第一N沟道，第二沟槽栅结构用于在所述N型缓冲层与所述第二N型集电区之间形成的第二N沟道；所述第一N沟道与所述第二N沟道在所述缓冲层上的垂直投影至少部分重叠。
6.根据权利要求5所述的双沟槽栅RC-IGBT，其特征在于，
所述第一沟槽栅结构包括第一多晶硅栅极和包裹所述第一多晶硅栅极的第一氧化层；
所述第二沟槽栅结构包括第二多晶硅栅极和包裹所述第二多晶硅栅极的第二氧化层。
7.一种双沟槽栅RC-IGBT器件的制备方法，其特征在于，包括：
提供N型衬底；
于所述N型衬底的正面进行RC-IGBT器件的正面工艺，形成N型漂移区、P型阱区、P型发射区、N型发射区以及第一沟槽栅结构；其中，N型漂移区具有正面以及与该正面相对的背面；P型阱区与所述N型漂移区的正面电接触；P型发射区和N型发射区在所述P型阱区上依次交替设置，并且均经由所述P型阱区与所述N型漂移区的正面电接触；第一沟槽栅结构，由所述N型发射区的表面垂直延伸至所述N型漂移区内；
于所述衬底的背面进行RC-IGBT器件的背面工艺，形成N型缓冲层、P型集电区、第一N型集电区、第二N型集电区和第二沟槽栅结构；其中，所述N型缓冲层与所述N型漂移区的背面电接触；所述P型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述第一N型集电区经由所述N型缓冲层与所述N型漂移区的背面电接触；所述第二N型集电区内嵌于所述P型集电区远离所述N型缓冲层的一面，并依次经由所述P型集电区和所述N型缓冲层与所述N型漂移区的背面电接触；所述第二沟槽栅结构由所述第二N型集电区的表面垂直延伸至N型缓冲层内。
8.根据权利要求7所述的制备方法，其特征在于，于所述N型衬底的正面进行RC-IGBT器件的正面工艺包括：
在选定的N型衬底上定义有源区，生长场区氧化层；
根据有源区元胞和终端结构设计，定义出P型环；
在第一沟槽栅结构的预设位置刻蚀形成第一沟槽，于所述第一沟槽的侧壁形成第一氧化层并在所述第一氧化层中形成第一多晶硅栅极；其中所述第一多晶硅栅极和所述第一氧化层用于构成所述第一沟槽栅结构；
在P型阱区的预设位置和P型发射区的预设位置注入P型掺杂离子并扩散形成所述P型阱区和所述P型发射区；
在N型发射区的预设位置内注入N型掺杂离子并扩散形成所述N型发射区；
制备正面CT接触孔，并在所述CT接触孔内形成金属电极；
通过沉积制备钝化层和保护层中至少一个。
9.根据权利要求7所述的制备方法，其特征在于，于所述N型衬底的背面进行RC-IGBT器件的背面工艺包括：
将所述N型衬底减薄至预设的厚度；
在减薄后的N型衬底的背面注入N型掺杂离子至N型缓冲层的预设位置，形成N型缓冲层；
在第二沟槽栅结构的预设位置刻蚀形成第二沟槽，于所述第二沟槽的侧壁形成第二氧化层并在所述第二氧化层中形成第二多晶硅栅极；其中所述第二多晶硅栅极和所述第二氧化层用于构成所述第二沟槽栅结构；
在减薄后的N型衬底的背面注入P型掺杂离子形成P型掺杂层；
在所述P型掺杂层内注入N型掺杂离子并扩散形成所述第一N型集电区和所述第二N型集电区；其中，P型掺杂层中未注入N型掺杂离子的区域形成所述P型集电区。
10.根据权利要求9所述的制备方法，其特征在于，制备所述第一N型集电区和所述第二N型集电区时，通过两道掩模版完成所述第一N型集电区和所述第二N型集电区的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310430491.2A CN116153991B (zh) | 2023-04-21 | 2023-04-21 | 一种双沟槽栅rc-igbt及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310430491.2A CN116153991B (zh) | 2023-04-21 | 2023-04-21 | 一种双沟槽栅rc-igbt及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116153991A CN116153991A (zh) | 2023-05-23 |
| CN116153991B true CN116153991B (zh) | 2023-06-23 |
Family
ID=86352846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310430491.2A Active CN116153991B (zh) | 2023-04-21 | 2023-04-21 | 一种双沟槽栅rc-igbt及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116153991B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779660B (zh) * | 2023-06-21 | 2024-03-01 | 中国海洋大学 | 一种抑制电压回折现象的低损耗igbt结构及制备方法 |
| CN116525656B (zh) * | 2023-07-04 | 2023-10-03 | 四川奥库科技有限公司 | 集电极侧含有浮空区的逆导型igbt器件 |
| CN118507527B (zh) * | 2024-07-18 | 2024-10-11 | 上海埃积半导体有限公司 | 一种双栅控制器件及制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320049A (ja) * | 2000-05-09 | 2001-11-16 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| TW201041135A (en) * | 2009-05-15 | 2010-11-16 | Niko Semiconductor Co Ltd | Semiconductor device and method of fabricating the same |
| CN103681817A (zh) * | 2012-09-10 | 2014-03-26 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| CN103703566A (zh) * | 2011-08-02 | 2014-04-02 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
| CN103794647A (zh) * | 2014-02-28 | 2014-05-14 | 电子科技大学 | 一种双向igbt器件及其制作方法 |
| CN105870178A (zh) * | 2016-04-26 | 2016-08-17 | 电子科技大学 | 一种双向igbt器件及其制造方法 |
| WO2018010056A1 (zh) * | 2016-07-11 | 2018-01-18 | 刘佩斯 | 逆导绝缘栅双极型晶体管结构及其对应的制造方法 |
| CN109065607A (zh) * | 2018-08-20 | 2018-12-21 | 电子科技大学 | 一种双极型功率半导体器件及其制备方法 |
| CN115832038A (zh) * | 2022-11-21 | 2023-03-21 | 电子科技大学 | 一种具有双栅的rc-igbt |
-
2023
- 2023-04-21 CN CN202310430491.2A patent/CN116153991B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320049A (ja) * | 2000-05-09 | 2001-11-16 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003318399A (ja) * | 2002-04-25 | 2003-11-07 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| TW201041135A (en) * | 2009-05-15 | 2010-11-16 | Niko Semiconductor Co Ltd | Semiconductor device and method of fabricating the same |
| CN103703566A (zh) * | 2011-08-02 | 2014-04-02 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
| CN103681817A (zh) * | 2012-09-10 | 2014-03-26 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| CN103794647A (zh) * | 2014-02-28 | 2014-05-14 | 电子科技大学 | 一种双向igbt器件及其制作方法 |
| CN105870178A (zh) * | 2016-04-26 | 2016-08-17 | 电子科技大学 | 一种双向igbt器件及其制造方法 |
| WO2018010056A1 (zh) * | 2016-07-11 | 2018-01-18 | 刘佩斯 | 逆导绝缘栅双极型晶体管结构及其对应的制造方法 |
| CN109065607A (zh) * | 2018-08-20 | 2018-12-21 | 电子科技大学 | 一种双极型功率半导体器件及其制备方法 |
| CN115832038A (zh) * | 2022-11-21 | 2023-03-21 | 电子科技大学 | 一种具有双栅的rc-igbt |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116153991A (zh) | 2023-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN103986447A (zh) | 双极半导体开关及其制造方法 | |
| US20180261594A1 (en) | Semiconductor device | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| US9502402B2 (en) | Semiconductor device | |
| JP2016502270A (ja) | 改善されたトレンチ保護を有するトレンチベースデバイス | |
| CN110518058B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN115360231B (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN116153992B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN110943124A (zh) | Igbt芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |