CN109065607A - 一种双极型功率半导体器件及其制备方法 - Google Patents
一种双极型功率半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN109065607A CN109065607A CN201810948820.1A CN201810948820A CN109065607A CN 109065607 A CN109065607 A CN 109065607A CN 201810948820 A CN201810948820 A CN 201810948820A CN 109065607 A CN109065607 A CN 109065607A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- anode
- conductive type
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 357
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000010276 construction Methods 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 78
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 230000002146 bilateral effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 17
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 238000012545 processing Methods 0.000 abstract description 4
- 238000011982 device technology Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 10
- 239000000243 solution Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种双极型功率半导体器件及其制备方法，属于半导体功率器件技术领域。本发明在保持传统双极型功率半导体器件阴极结构不变的前提下，通过在器件阳极区引入一个阳极沟槽栅结构及源极区和/或基区，在不影响器件正常工作和开通的情况下,通过控制阳极沟槽栅结构，旁路阳极二极管的正向导通压降，从而达到降低功率半导体器件正向导通压降的效果。阳极二极管被旁路后，由阳极区向漂移区的少数载流子注入减小，器件在关断时的反向恢复过程时间缩短，提高器件的关断速度，降低了开关损耗。本发明改善了整个N型漂移区的载流子浓度分布以及正向导通压降和开关损耗的折中；并且器件的制作方法不需要增加额外的工艺步骤，与传统器件制作方法兼容。
Description
技术领域
本发明属于功率半导体器件及制备技术领域，具体涉及一种MOS控制阳极的双极型半导体功率器件及其制备方法。
背景技术
作为电子技术的一大分类，电力电子技术(另一大分类为信息电子技术)是一种能够实现电能的传输、处理、存储和控制的技术，适用于大功率电力变换和处理。这种技术能够把电压、电流、频率、相位进行变化来满足系统的用电要求，从而保证电能得到适当的应用。另外，电能通过电力电子技术处理后使用，可以更加节约、高效和环保。电力电子技术诞生于世纪50年代，作为一门新技术，它支撑着现代工业和国防事业的发展。在民用领域，电力电子技术主要应用于工业电机设计、电网建设以及家用电气等方面。现代电力电子技术已经开始应用于更多新兴领域，包括新能源(如大功率风力发电)、智能电网、轨道交通和变频家电等。在国防领域，电力电子技术已经在航空航天、战机、舰船等各方面起重要的作用。电力电子技术的应用依赖于各种电力电子系统，而电力电子系统的核心器件则是功率半导体器件。
为了提高功率半导体器件的性能，改善其可靠性，需要在一定的阻断电压能力下提高器件的开关速度，减小器件的开关损耗并降低正向导通压降。图1示出了双极型功率半导体器件——IGBT器件的结构，器件在正向导通时，由P型阳极区(又称P型集电极区)9向N型漂移区7中注入空穴载流子，使N型漂移区7进行电导调制，从而使器件获得了相对较低的正向导通压降；在器件关断过程时，这些存在于N型漂移区7中的少数载流子在耗尽区扩展的过程中需要被抽取掉，这个过程是器件关断过程的反向恢复过程。由于反向恢复的存在增大了器件的关断时间同时从而增大关断损耗。因此，器件的导通压降与关断损耗之间的矛盾关系需进一步优化。
在高压、大电流、高功率的双极功率半导体开关器件中，绝缘栅双极型晶体管(IGBT)和MOS控制晶闸管(MCT)是最具代表性的两种器件。IGBT是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已经成为了现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了至关重要的作用。从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了7代IGBT器件结构，每一代产品的提出都使得器件的性能得到了稳步的提升。其中，场截止型IGBT的技术核心是在N型基区和P+阳极区(又称P+集电极区)之间加一个薄的高浓度N型缓冲层，使正向阻断条件下电场在此层终止，从而在相同阻断能力下提高N型基区的电阻率以实现低的导通电阻和关断损耗。IGBT的正向导通压降主要为以下三部分：MOS单元中的沟道压降，漂移区的压降以及阳极二极管(又称集电极二极管)的压降。又因为IGBT的导调制效应较强，使得漂移区的压降很小且在一定程度上改善了MOS单元中的沟道压降，所以阳极二极管的压降是IGBT的正向导通压降的主要部分。由此可知，降低阳极二极管的正向导通压降是考虑进一步降低IGBT的正向导通压降与关断损耗的关键。现在600V的IGBT的正向导通压降可以做到1.2V左右，其中0.7V为阳极二极管。
MOS控制晶闸管(MCT)最早由美国GE公司的Temple在1984年国际电子器件会议上提出。MCT是一种场控双极型半导体功率器件，属于第三代功率半导体器件，具有通过一个栅便可控制器件开启和关断的特点，它有着极低的导通压降和高的浪涌电流承受能力，另外它还有温度负反馈特性。MCT凭借其显著的优点，一经提出便受到了半导体功率器件研究者们的广泛关注，从而引发了MCT研究热潮。MCT是由晶闸管演变而来，其表面是MOS结构而主体是晶闸管结构。晶闸管又称可控硅(silicon controlled rectifier，SCR)，第一款晶闸管产品由美国通用电气公司于1957年开发出来，由于其具有高阻断耐压、大导通电流的特性，非常适合在电源控制方面和开关方面使用，因而被迅速商业化。晶闸管是一种半控型器件，半控是指器件无自关断能力，通过控制栅极电流能够使晶闸管开启，一旦器件导通则不受栅极控制，器件关断需要在器件阳极和阴极上加反向电压，使器件电流降到维持电流以下才能关断。晶闸管在实际使用中为了能够正常关断，一般需要设计复杂的外围控制电路，这增加了器件的使用成本，也抬高了整体功耗。为此，研究人员开发出门极可关断晶闸管(GTO)来改进晶闸管不能自关断的缺点。GTO作为晶闸管的一种衍生产品，其是于1982年由日本日立公司首先研制成功，其结构和晶闸管类似，不同的地方在于无阴极短路结构以及阴极区域很短。GTO有着普通晶闸管的阻断状态耐压高，导通压降低且导通电流大的特点。GTO的正向导通压降主要是以下三部分：MOS单元中的沟道压降，漂移区的压降以及阳极二极管的压降。又因为MCT的电导调制效应较强且缓冲(buffer)层的浓度相对较高，使得漂移区的压降很小且在一定程度上改善了MOS单元中的沟道压降，所以阳极二极管的压降占MCT的正向导通压降主要部分。因此，降低器件阳极二极管的正向导通压降是考虑进一步降低MCT的正向导通压降与关断损耗的关键。
发明内容
鉴于上文所述，本发明提供一种双极型功率半导体器件及其制造方法，通过在双极型功率半导体器件的阳极结构中引入槽栅控制的MOS结构用以控制阳极沟道反型为载流子提供沟道，从而实现旁路阳极二极管的正向导通压降，减小阳极区向漂移区的电导调制效应，以此降低器件动态开关过程中的正向导通压降，并改善正向导通压降与关断损耗之间的折中关系。
本发明的技术方案如下：
一方面，本发明提供MOS控制阳极的IGBT器件，IGBT器件实际上是由BJT双极型三极管和MOS绝缘栅型场效应管组成的双极型功率半导体器件。
技术方案一：
一种MOS控制阳极的双极型半导体功率器件，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括第一导电类型半导体阳极区109和位于第一导电类型半导体阳极区109下表面的阳极金属110；所述漂移区结构包括第二导电类型半导体掺杂漂移区107，所述第二导电类型半导体掺杂漂移区107位于第一导电类型半导体阳极区109的上表面；所述阴极结构位于第二导电类型半导体掺杂漂移区107的顶层，包括第一导电类型半导体体区106，第一导电类型半导体掺杂发射区105、第二导电类型半导体掺杂发射区104和阴极金属101，第一导电类型半导体掺杂发射区105和第二导电类型半导体掺杂发射区104位于第一导电类型半导体体区106的顶层，且二者上表面与阴极金属101相接触；所述控制栅结构包括控制栅电极102和控制栅介质层103，所述控制栅介质层103位于第二导电类型半导体掺杂发射区104、第一导电类型半导体体区106和第二导电类型半导体掺杂漂移区107的上表面，所述控制栅电极102位于控制栅介质层103的上表面并且与阴极金属101相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括第二导电类型半导体掺杂源极区112和阳极沟槽栅结构；所述阳极结构内部沿器件垂直方向具有延伸入第二导电类型半导体掺杂漂移区层107的沟槽，所述第二导电类型半导体掺杂源极区112位于沟槽与第一导电类型半导体阳极区109之间，并且所述第二导电类型半导体掺杂源极区112的下表面与第一导电类型半导体阳极区109的下表面重合，而其上表面低于第一导电类型半导体阳极区109的上表面；所述阳极沟槽栅结构包括：阳极沟槽栅电极115、第一阳极沟槽栅介质层113、第二阳极沟槽栅介质层114和绝缘介质层116，所述第一阳极沟槽栅介质层113和第二阳极沟槽栅介质层114位于沟槽内壁，并且第一阳极沟槽栅介质层113与第二导电类型半导体掺杂漂移区层107相接触，第二阳极沟槽栅介质层114与第二导电类型半导体掺杂漂移区层107、第一导电类型半导体阳极区109和第二导电类型半导体掺杂源极区112相接触，所述阳极沟槽栅电极115位于沟槽中，且通过绝缘介质层116与阳极金属110相接触。
进一步地，本发明MOS控制阳极的双极型半导体功率器件还包括第一导电类型半导体掺杂基区111，所述第一导电类型半导体掺杂基区111位于阳极沟槽栅结构与第一导电类型半导体阳极区109之间且与第二导电类型半导体掺杂源极区112的上表面和侧面相接触；第一导电类型半导体掺杂基区111的掺杂浓度小于第一导电类型半导体阳极区109的掺杂浓度。
基于上述方案引入第一导电类型半导体掺杂基区111，在器件正向导通时，通过高浓度第一导电类型半导体阳极区109提供的大的少数载流子注入效率获得强的漂移区电导调制，在减小导通压降的同时，在不影响器件性能的同时，低浓度的第一导电类型半导体掺杂基区111减小了控制栅结构的阈值电压，降低了控制栅结构的驱动损耗，提高了控制栅结构的开关速度，降低了控制栅结构沟道的电阻，进一步减小了器件的导通压降，达到了更好的旁路效果。
进一步地，本发明中漂移区结构还包括位于第二导电类型半导体掺杂漂移区107下表面的第二导电类型半导体掺杂场阻止层108，形成FS漂移区结构。即本发明漂移区结构可以为NPT结构，也可以为FS结构。
进一步地，本发明中第二阳极沟槽栅介质层114的厚度大于或等于第一阳极沟槽栅介质层113的厚度。
进一步地，本发明中阳极沟槽栅介质层113、114的厚度小于控制栅介质层103的厚度。
进一步地，本发明MOS控制阳极的双极型半导体功率器件采用半导体材料Si、SiC、GaAs或者GaN制作。
技术方案二：
一种MOS控制阳极的双极型半导体功率器件，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括第一导电类型半导体阳极区109和位于第一导电类型半导体阳极区109下表面的阳极金属110；所述漂移区结构包括第二导电类型半导体掺杂漂移区107，所述第二导电类型半导体掺杂漂移区107位于第一导电类型半导体阳极区109的上表面；所述阴极结构位于第二导电类型半导体掺杂漂移区107的顶层，包括第一导电类型半导体体区106，第一导电类型半导体掺杂发射区105、第二导电类型半导体掺杂发射区104和阴极金属101，第一导电类型半导体掺杂发射区105和第二导电类型半导体掺杂发射区104位于第一导电类型半导体体区106的顶层，且二者上表面与阴极金属101相接触；所述控制栅结构包括控制栅电极102和控制栅介质层103，所述控制栅介质层103位于第二导电类型半导体掺杂发射区104、第一导电类型半导体体区106和第二导电类型半导体掺杂漂移区107的上表面，所述控制栅电极102位于控制栅介质层103的上表面并且与阴极金属101相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括与阳极金属110形成肖特基接触的第一导电类型半导体掺杂基区111和阳极沟槽栅结构；所述阳极结构内部沿器件垂直方向具有延伸入第二导电类型半导体掺杂漂移区层107的沟槽，所述第一导电类型半导体掺杂基区111位于沟槽与第一导电类型半导体阳极区109之间；所述阳极沟槽栅结构包括：阳极沟槽栅电极115、第一阳极沟槽栅介质层113、第二阳极沟槽栅介质层114和绝缘介质层116，所述第一阳极沟槽栅介质层113和第二阳极沟槽栅介质层114位于沟槽内壁，并且第一阳极沟槽栅介质层113与第二导电类型半导体掺杂漂移区层107相接触，第二阳极沟槽栅介质层114与第二导电类型半导体掺杂漂移区层107和第一导电类型半导体掺杂基区111相接触，所述阳极沟槽栅电极115位于沟槽中，且通过绝缘介质层116与阳极金属110相接触。
本技术方案是通过调节第一导电类型半导体掺杂基区111的掺杂浓度，使其与阳极金属110形成肖特基接触，而第一导电类型半导体阳极区109与阳极金属110形成欧姆接触。在器件工作时，阳极金属110与第一导电类型半导体掺杂基区111所形成的肖特基结反偏，当控制栅结构形成导电沟道时，通过控制栅结构沟道的载流子在该肖特基结反偏耗尽层电场的作用下快速抽取到阳极金属110，本技术方案可实现与技术方案一同样的效果，但制备工艺和结构更为简单。
进一步地，本发明中漂移区结构还包括位于第二导电类型半导体掺杂漂移区107下表面的第二导电类型半导体掺杂场阻止层108，形成FS漂移区结构。即本发明漂移区结构可以为NPT结构，也可以为FS结构。
进一步地，本发明中第二阳极沟槽栅介质层114的厚度大于或等于第一阳极沟槽栅介质层113的厚度。
进一步地，本发明中阳极沟槽栅介质层113、114的厚度小于控制栅介质层103的厚度。
进一步地，本发明MOS控制阳极的双极型半导体功率器件采用半导体材料Si、SiC、GaAs或者GaN制作。
另一方面，本发明提供MOS控制阳极的MCT器件，IGBT器件实际上是由晶闸管四层三端器件和MOS绝缘栅型场效应管组成的双极型功率半导体器件：
技术方案一：
一种MOS控制阳极的双极型半导体功率器件，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括第一导电类型半导体阳极区209和位于第一导电类型半导体阳极区209下表面的阳极金属210；所述漂移区结构包括第二导电类型半导体掺杂漂移区207，所述第二导电类型半导体掺杂漂移区207位于第一导电类型半导体阳极区209的上表面；所述阴极结构位于第二导电类型半导体掺杂漂移区207的顶层，包括第一导电类型半导体体区206，第二导电类型半导体掺杂基区217、第一导电类型半导体掺杂发射区205、第二导电类型半导体掺杂发射区204和阴极金属201；所述第二导电类型半导体掺杂发射区204和第二导电类型半导体掺杂基区217分别位于第一导电类型半导体体区206的顶层两端且第一导电类型半导体掺杂发射区205位于两端的第二导电类型半导体掺杂发射区204和第二导电类型半导体掺杂基区217之间，第一导电类型半导体掺杂发射区205和部分第二导电类型半导体掺杂发射区204的上表面与阴极金属201相接触；所述控制栅结构为控制平面栅结构，包括控制栅电极202和控制栅介质层203，所述控制栅电极202通过控制栅介质层203与第二导电类型半导体掺杂发射区204、第二导电类型半导体掺杂基区217、第一导电类型半导体体区206和第二导电类型半导体掺杂漂移区207相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括第二导电类型半导体掺杂源极区212和阳极沟槽栅结构；所述阳极结构内部沿器件垂直方向具有延伸入第二导电类型半导体掺杂漂移区层207的沟槽，所述第二导电类型半导体掺杂源极区212位于沟槽与第一导电类型半导体阳极区209之间，并且所述第二导电类型半导体掺杂源极区212的下表面与第一导电类型半导体阳极区209的下表面重合，而其上表面低于第一导电类型半导体阳极区209的上表面；所述阳极沟槽栅结构包括：阳极沟槽栅电极215、第一阳极沟槽栅介质层213、第二阳极沟槽栅介质层214和绝缘介质层216，所述第一阳极沟槽栅介质层213和第二阳极沟槽栅介质层214位于沟槽内壁，并且第一阳极沟槽栅介质层213与第二导电类型半导体掺杂漂移区层207相接触，第二阳极沟槽栅介质层214与第二导电类型半导体掺杂漂移区层207、第一导电类型半导体阳极区209和第二导电类型半导体掺杂源极区212相接触，所述阳极沟槽栅电极215位于沟槽中，且通过绝缘介质层216与阳极金属210相接触。
进一步地，MOS控制阳极的双极型半导体功率器件还包括第一导电类型半导体掺杂基区211，所述第一导电类型半导体掺杂基区211位于阳极沟槽栅结构与第一导电类型半导体阳极区209之间且与第二导电类型半导体掺杂源极区212的上表面和侧面相接触；第一导电类型半导体掺杂基区211的掺杂浓度小于第一导电类型半导体阳极区209的掺杂浓度。
基于上述方案引入第一导电类型半导体掺杂基区211，在器件正向导通时，通过高浓度第一导电类型半导体阳极区209提供的大的少数载流子注入效率获得强的漂移区电导调制，在减小导通压降的同时，在不影响器件性能的同时，低浓度的第一导电类型半导体掺杂基区211减小了控制栅结构的阈值电压，降低了控制栅结构的驱动损耗，提高了控制栅结构的开关速度，降低了控制栅结构沟道的电阻，进一步减小了器件的导通压降，达到了更好的旁路效果。
进一步地，本发明中漂移区结构还包括位于第二导电类型半导体掺杂漂移区107下表面的第二导电类型半导体掺杂场阻止层108，形成FS漂移区结构。即本发明漂移区结构可以为NPT结构，也可以为FS结构。
进一步地，本发明中第二阳极沟槽栅介质层114的厚度大于或等于第一阳极沟槽栅介质层113的厚度。
进一步地，本发明中阳极沟槽栅介质层113、114的厚度小于控制栅介质层103的厚度。
进一步地，本发明MOS控制阳极的双极型半导体功率器件采用半导体材料Si、SiC、GaAs或者GaN制作。
技术方案二：
一种MOS控制阳极的双极型半导体功率器件，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括第一导电类型半导体阳极区209和位于第一导电类型半导体阳极区209下表面的阳极金属210；所述漂移区结构包括第二导电类型半导体掺杂漂移区207，所述第二导电类型半导体掺杂漂移区207位于第一导电类型半导体阳极区209的上表面；所述阴极结构位于第二导电类型半导体掺杂漂移区207的顶层，包括第一导电类型半导体体区206，第二导电类型半导体掺杂基区217、第一导电类型半导体掺杂发射区205、第二导电类型半导体掺杂发射区204和阴极金属201；所述第二导电类型半导体掺杂发射区204和第二导电类型半导体掺杂基区217分别位于第一导电类型半导体体区206的顶层两端且第一导电类型半导体掺杂发射区205位于两端的第二导电类型半导体掺杂发射区204和第二导电类型半导体掺杂基区217之间，第一导电类型半导体掺杂发射区205和部分第二导电类型半导体掺杂发射区204的上表面与阴极金属201相接触；所述控制栅结构为控制平面栅结构，包括控制栅电极202和控制栅介质层203，所述控制栅电极202通过控制栅介质层203与第二导电类型半导体掺杂发射区204、第二导电类型半导体掺杂基区217、第一导电类型半导体体区206和第二导电类型半导体掺杂漂移区207相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括与阳极金属210形成肖特基接触的第一导电类型半导体掺杂基区211和阳极沟槽栅结构；所述阳极结构内部沿器件垂直方向具有延伸入第二导电类型半导体掺杂漂移区层207的沟槽，所述第一导电类型半导体掺杂基区211位于沟槽和第一导电类型半导体阳极区209之间；所述阳极沟槽栅结构包括：阳极沟槽栅电极215、第一阳极沟槽栅介质层213、第二阳极沟槽栅介质层214和绝缘介质层216，所述第一阳极沟槽栅介质层213和第二阳极沟槽栅介质层214位于沟槽内壁，并且第一阳极沟槽栅介质层213与第二导电类型半导体掺杂漂移区层207相接触，第二阳极沟槽栅介质层214与第二导电类型半导体掺杂漂移区层207和第一导电类型半导体掺杂基区211相接触，所述阳极沟槽栅电极215位于沟槽中，且通过绝缘介质层216与阳极金属210相接触。
本技术方案是通过调节第一导电类型半导体掺杂基区211的掺杂浓度，使其与阳极金属110形成肖特基接触，而第一导电类型半导体阳极区209与阳极金属210形成欧姆接触。在器件工作时，阳极金属210与第一导电类型半导体掺杂基区211所形成的肖特基结反偏，当控制栅结构形成导电沟道时，通过控制栅结构沟道的载流子在该肖特基结反偏耗尽层电场的作用下快速抽取到阳极金属210，本技术方案可实现与技术方案一同样的效果，但制备工艺和结构更为简单。
进一步地，所述第一导电类型半导体掺杂基区111与阳极金属110形成肖特基接触，所述第一导电类型半导体阳极区109与阳极金属110形成欧姆接触。
进一步地，本发明中漂移区结构还包括位于第二导电类型半导体掺杂漂移区107下表面的第二导电类型半导体掺杂场阻止层108，形成FS漂移区结构。即本发明漂移区结构可以为NPT结构，也可以为FS结构。
进一步地，本发明中第二阳极沟槽栅介质层114的厚度大于或等于第一阳极沟槽栅介质层113的厚度。
进一步地，本发明中阳极沟槽栅介质层113、114的厚度小于控制栅介质层103的厚度。
进一步地，本发明MOS控制阳极的双极型半导体功率器件采用半导体材料Si、SiC、GaAs或者GaN制作。
除了以上两个方面，本发明提供如上所述MOS控制阳极的双极型半导体功率器件的制备方法，其特征在于，包括以下步骤：
第一步：准备第二导电类型半导体掺杂漂移区，通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在半导体基片的正面制作器件的终端结构；
第三步：在半导体基片表面生长一层场氧，光刻出有源区，并在半导体基片顶部形成介质层，然后在介质层内积淀填充多晶硅；
第四步：采用光刻工艺，刻蚀第三步中形成的介质层和多晶硅，刻蚀使器件左右对称；
第五步：在半导体基片表面制作阴极结构，包括：第一导电类型半导体体区，第二导电类型半导体掺杂基区、第一导电类型半导体掺杂发射区、第二导电类型半导体掺杂发射区和阴极金属，或者第一导电类型半导体体区，第二导电类型半导体掺杂基区、第一导电类型半导体掺杂发射区、第二导电类型半导体掺杂发射区和阴极金属；
第六步：翻转半导体基片并减薄其厚度，在半导体基片背面通过离子注入第二导电类型杂质及退火工艺制作器件的第二导电类型半导体掺杂场阻止层；
第七步：在半导体基片背面通过离子注入第一导电类型杂质及退火工艺制作器件的第一导电类型半导体掺杂阳极区，所述第一导电类型半导体掺杂阳极区位于第二导电类型半导体掺杂场阻止层的下表面；
第八步：在半导体基片表面光刻出窗口后，进行沟槽刻蚀，刻蚀所得沟槽的深度大于第一导电类型半导体掺杂阳极区的结深；
第九步：在沟槽侧壁形成介质层，接着在沟槽内积淀填充多晶硅；
第十步：采用光刻工艺，刻蚀第九步中沟槽内形成的介质层和多晶硅，使得沟槽内多晶硅的深度大于第一导电类型半导体掺杂阳极区的结深，制得阳极沟槽栅电极和阳极沟槽栅介质层；
第十一步：在半导体基片表面淀积介质层，并经光刻、刻蚀形成覆盖在阳极沟槽栅电极和阳极沟槽栅介质层表面的绝缘介质层；
第十二步：经光刻、离子注入第一导电类型杂质和退火工艺制作器件的第一导电类型半导体掺杂基区，所述第一导电类型半导体掺杂基区位于沟槽与第一导电类型半导体掺杂阳极区之间；
第十三步：经光刻、离子注入第二导电类型杂质和退火工艺制作器件的第二导电类型半导体掺杂源极区，所述第二导电类型半导体掺杂源极区的下表面与第一导电类型半导体掺杂基区的下表面重合，并通过阳极沟槽栅介质层与阳极沟槽栅电极接触；
第十四步：在半导体基片背面淀积金属形成阳极金属。
进一步地，本发明可以省去第一导电类型半导体掺杂基区的制作步骤，此时第二导电类型半导体掺杂源极区的下表面与第一导电类型半导体掺杂阳极区的下表面重合。
进一步地，本发明可以省去第二导电类型半导体掺杂源极区的制作步骤，此时通过控制第一导电类型半导体掺杂基区的掺杂浓度，使其与阳极金属形成肖特基接触，而第一导电类型半导体掺杂阳极区与阳极金属形成欧姆接触。
本发明的工作原理具体如下：
本发明在保持传统双极型功率半导体器件阴极结构不变的前提下，如图2和3所示，本发明通过在器件阳极区引入一个阳极沟槽栅结构及源极区和或基区，在不影响器件正常工作和开通的情况下：
1)通过控制阳极沟槽栅结构，旁路阳极二极管的正向导通压降，从而达到降低功率半导体器件正向导通压降的效果。
在器件导通时，通过开启阳极MOS结构来旁路阳极二极管，降低器件的正向导通压降。当器件的正向压降因电导调制效应消失而增大时可以关闭阳极MOS沟道来使得空穴可以再一次注入漂移区进行电导调制。这样阳极MOS的动态开关过程能够使得器件具有较传统结构更低的正向导通压降均值。
2)阳极二极管被旁路后，由阳极区向漂移区的少数载流子注入减小，这样，器件在关断时的反向恢复过程时间缩短，提高器件的关断速度。
在器件关断时，通过在器件关断时或者关断之前提前将阳极MOS沟道开启，以此降低阳极的少数载流子(N沟道器件时为空穴，P沟道器件时为电子)注入，这样可以通过减小半导体功率器件关断前漂移区中的过剩少数载流子，进而减小器件关断时所需的少子抽取时间，最终达到提高器件关断速度的效果。通过这样的工作方式能够使得器件动态开关过程中的平均正向导通压降更小且能够进一步改善正向导通压降与关断损耗的折中。
然而，在旁路阳极二极管的过程中，少数载流子的注入会降低，从而电导调制效应会减弱。此时，由阳极二极管旁路造成的正向导通压降的降低会因为电导调制的减弱而又逐渐增大。因此，实际使用过程中，需要给阳极沟槽栅电极一个脉冲电压才可以保证器件的正向导通电压维持在比传统器件值更低的状态。并且，在器件关断之前将阳极二极管旁路，能够进一步减小少数载流子的注入量，进而更好地降低器件的关断时间和关断损耗。因此，本发明结构大大降低了器件的正向导通压降和关断时间，提高了器件的开关速度，降低器件的开关损耗。本发明采用阳极沟槽栅结构用来控制阳极MOS沟道开启，尽可能的减小了沟槽栅引入的寄生电容对器件的影响，而且有利于降低阈值电压以提高其栅驱动能力，提高阳极沟槽栅的开关频率。本发明还可通过增大沟槽栅底部介质层的厚度而减小侧面介质的厚度进一步来降低阈值电压，加快阳极MOS结构的开关速度，使其更加易于控制。可以增大沟槽栅底部介质的厚度而减小侧面介质的厚度。此外，本发明所提出的MOS控制阳极半导体功率器件的制作方法不需要增加额外的工艺步骤，与传统器件制作方法兼容。
相比现有技术，本发明的有益效果是：提高了器件的开关速度，降低器件的开关损耗；降低了器件的正向导通压降和关断损耗，改善了整个N型漂移区的载流子浓度分布，改善了正向导通压降和开关损耗的折中；本发明所提出的MOS控制阳极功率半导体器件制作方法不需要增加额外的工艺步骤，与传统器件制作方法兼容。
附图说明
图1是传统的功率半导体器件元胞结构示意图。
图1中，1为发射极金属，2为控制栅电极，3为控制栅介质，4为N+发射区，5为P+发射区，6为P型体区，7为N型漂移区，8为N型电场阻止层，9为P型集电区，10为阳极金属。
图2是实施例1的MOS控制阳极半导体功率器件元胞结构示意图。
图3是实施例2的MOS控制阳极半导体功率器件元胞结构示意图。
图4是实施例3的MOS控制阳极半导体功率器件元胞结构示意图。
图2至图4中，101为阴极金属，102为控制栅电极，103为控制栅介质，104为N+发射区，105为P+发射区，106为P型体区，107为N型漂移区，108为N型电场阻止层，109为P型阳极区，110为阳极金属，111为P-基区，112为N+型源极，113为第一阳极沟槽栅介质层，14为第二阳极沟槽栅介质层，15为阳极沟槽栅电极，16为绝缘介质层。
图5是实施例4的MOS控制阳极半导体功率器件元胞结构示意图。
图6是实施例5的MOS控制阳极半导体功率器件元胞结构示意图。
图7是实施例6的MOS控制阳极半导体功率器件元胞结构示意图。
图8是实施例7的MOS控制阳极半导体功率器件元胞结构示意图。
图5至图7中，201为发射极金属，202为控制栅电极，203为控制栅介质，204为N+发射区，205为P+发射区，206为P型体区，207为N型漂移区，208为N型电场阻止层，209为P型阳极区，210为阳极金属，211为P-基区，212为N+型源极，213为第一阳极沟槽栅介质层，214为第二阳极沟槽栅介质层，215为阳极沟槽栅电极，216为绝缘介质层，217为N-基区。
图9是本发明的制造方法中刻蚀形成控制栅电极后的器件结构示意图。
图10是本发明的制造方法中离子注入后形成N+发射区、P+发射区及P-base区后的器件结构示意图。
图11是本发明的制造方法中离子注入后形成N型电场阻挡层及P型阳极区后的器件结构示意图。
图12是本发明的制造方法中刻蚀形成阳极栅沟槽后的器件结构示意图。
图13是本发明的制造方法中刻蚀阳极栅沟槽内的厚氧化层和多晶硅后的器件结构示意图。
图14是本发明提供的MOS控制阳极阳极的沟槽栅电荷存储型IGBT的理论正向导通压降示意图。
具体实施方式
下面结合说明书附图和具体实施例详细描述本发明技术方案，以期望所属领域技术人员能够实现，并清楚本发明的原理及特性：
实施例1：
本实施例提供一种MOS控制阳极的IGBT器件，其元胞结构如图2所示，一种MOS控制阳极的双极型半导体功率器件，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括P型阳极区109和位于P型阳极区109下表面的阳极金属110；所述漂移区结构包括N+场阻止层108和位于N+场阻止层108上表面的N型漂移区107，所述N型漂移区107位于P型阳极区109的上表面；所述阴极结构包括P型体区106，P+发射区105、N+发射区104和阴极金属101，P+发射区105和N+发射区104位于P型体区106的顶层，且二者上表面与阴极金属101相接触，所述阴极结构位于N型漂移区107的顶层；所述控制栅结构包括控制栅电极102和控制栅介质层103，所述控制栅介质层103位于N+发射区104、P型体区106和N型漂移区107的上表面，其厚度约所述控制栅电极102位于控制栅介质层103的上表面并且与阴极金属101相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括N+源极区112、P-基区111和阳极沟槽栅结构；所述阳极结构内部沿器件垂直方向具有延伸入N+场阻止层108的沟槽，所述沟槽的宽度约3μm，所述P-基区111位于沟槽和P型阳极区109之间，所述P-基区111的掺杂浓度小于P型阳极区209的掺杂浓度；所述N+源极区112位于P-基区111中，并且其下表面与P-基区111的下表面重合，而其上表面低于P-基区111的上表面；所述阳极沟槽栅结构包括：阳极沟槽栅电极115、第一阳极沟槽栅介质层113和第二阳极沟槽栅介质层114和绝缘介质层116，所述第一阳极沟槽栅介质层113和第二阳极沟槽栅介质层114位于沟槽内壁，并且第一阳极沟槽栅介质层113与N+场阻止层108相接触；第二阳极沟槽栅介质层114与N+场阻止层108、P-基区111和N+源极区112相接触；所述阳极沟槽栅电极115位于沟槽中，且通过绝缘介质层116与阳极金属110相接触。
实施例2：
本实施例提供一种MOS控制阳极的IGBT器件，其元胞结构如图3所示，与实施例1不同的是，阳极沟槽栅结构中第二阳极沟槽栅介质层114的厚度大于第一阳极沟槽栅介质层113的厚度，具体地，第二阳极沟槽栅介质层114的厚度约第一阳极沟槽栅介质层113厚度约这样设计的目的在于：在控制阳极沟槽栅的开启电压同时减小阳极沟槽栅电极的寄生电容，从而降低阳极MOS结构的寄生参数给IGBT器件参数带来的不利影响。
实施例3：
本实施例提供一种MOS控制阳极的IGBT器件，其元胞结构如图4所示，与实施例1的不同的是：将阳极MOS结构中的N+源极区112去掉改为P型基区111。由于P型基区111的浓度相较P型阳极区109浓度更低，当器件工作时阳极沟槽栅控制侧面的沟道反型，从而达到旁路阳极二极管的效果，此时P型阳极区109与阳极金属110形成欧姆接触，所述P型基区111与阳极金属110形成肖特基接触。
在器件工作时，阳极金属110与P-基区111形成的肖特基结反偏，当控制栅结构形成导电沟道时，通过控制栅结构沟道的载流子在该肖特基结反偏耗尽层电场的作用下快速抽取到阳极金属110。本实施例可实现与实施例1同样的效果，但工艺和结构更为简单。
实施例4：
本实施例提供一种MOS控制阳极的MCT器件，其元胞结构如图5所示，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括第一导电类型半导体阳极区209和位于第一导电类型半导体阳极区209下表面的阳极金属210；所述漂移区结构包括N型漂移区207，所述N型漂移区207位于第一导电类型半导体阳极区209的上表面；所述阴极结构位于N型漂移区207的顶层，包括P型体区206，N-基区217、P+发射区205、N+发射区204和阴极金属201；所述N+发射区204和N-基区217分别位于P型体区206的顶层两端且P+发射区205位于两端的N+发射区204和N-基区217之间，P+发射区205和部分N+发射区204的上表面与阴极金属201相接触；所述控制栅结构为控制平面栅结构，包括控制栅电极202和控制栅介质层203，所述控制栅电极202通过控制栅介质层203与N+发射区204、N-基区217、P型体区206和N型漂移区207相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括N+源极区212和阳极沟槽栅结构；所述阳极结构内部沿器件垂直方向具有延伸入N型漂移区层207的沟槽，所述N+源极区212位于沟槽与第一导电类型半导体阳极区209之间，并且所述N+源极区212的下表面与第一导电类型半导体阳极区209的下表面重合，而其上表面低于第一导电类型半导体阳极区209的上表面；所述阳极沟槽栅结构包括：阳极沟槽栅电极215、第一阳极沟槽栅介质层213和第二阳极沟槽栅介质层214和绝缘介质层216，所述第一阳极沟槽栅介质层213和第二阳极沟槽栅介质层214位于沟槽内壁，并且第一阳极沟槽栅介质层213与N型漂移区层207相接触，第二阳极沟槽栅介质层214与N型漂移区层207、第一导电类型半导体阳极区209和N+源极区212相接触，所述阳极沟槽栅电极215位于沟槽中，且通过绝缘介质层216与阳极金属210相接触。
实施例5：
本实施例提供一种MOS控制阳极的MCT器件，其元胞结构如图6所示，与实施例4不同的是，阳极沟槽栅外侧的第一阳极沟槽栅介质层213的厚度大于第二阳极沟槽栅介质层114的厚度。这样设计的目的在于：在控制阳极沟槽栅的开启电压同时减小阳极沟槽栅电极的寄生电容，从而降低阳极MOS结构的寄生参数给MCT器件参数带来的不利影响。
实施例6：
本实施例提供一种MOS控制阳极的IGBT器件，其元胞结构如图7所示，与实施例5的不同的是：将阳极MOS结构中的N+源极替换为P-基区211。P-基区211位于阳极沟槽栅和P型阳极区209之间，P-基区211的上表面与P型阳极区209的上表面重合，P-基区211的一侧通过第一阳极沟槽栅介质层213与阳极沟槽栅电极215接触，P-基区211的另一侧与P型阳极区209接触，其下表面与金属阳极210形成肖特基接触，此时P型阳极区209与阳极金属210形成欧姆接触。
在器件工作时，阳极金属210与P-基区基区211形成的肖特基结反偏，当控制栅结构形成导电沟道时，通过控制栅结构沟道的载流子在该肖特基结反偏耗尽层电场的作用下快速抽取到阳极金属210。本实施例可实现与实施例4同样的效果，但工艺和结构更为简单。
实施例7：
本实施例提供一种MOS控制阳极的IGBT器件，其元胞结构如图8所示，与实施例4的不同的是：MOS控制阳极的双极型半导体功率器件还包括第一导电类型半导体掺杂基区211，所述第一导电类型半导体掺杂基区211位于阳极沟槽栅结构与第一导电类型半导体阳极区209之间且与第二导电类型半导体掺杂源极区212的上表面和侧面相接触；所述P-基区基区211的掺杂浓度小于P型阳极区209的掺杂浓度。
实施例9：
本实施例提供的制备方法的具体实施方案是以600V电压等级的IGBT器件为例进行阐述，如图9至13所示，具体制备方法如下：
第一步：选取N型轻掺杂单晶硅片作为器件的N型漂移区107，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；
第二步：翻转并减薄硅片，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第三步：在硅片表面生长一层场氧，光刻出有源区，在1050℃～1150℃，O2的气氛下在硅片顶部形成氧化层；接着在750℃～950℃下在内积淀填充多晶硅；
第四步：采用光刻工艺，刻蚀第三步中形成的氧化层和多晶硅分别形成控制栅介质层103和控制栅电极102，刻蚀使器件左右对称；
第五步：在硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，利用自对准工艺进行P型体区106的注入及推结；
第六步：光刻，通过离子注入N型杂质制作器件的N+发射区104，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区104位于P型体区106上表面并与控制栅结构连接；
第七步：光刻，通过离子注入P型杂质并退火制作器件的P+发射区105，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区105与N+发射区104并列位于P型体区106上表面；
第八步：淀积金属，并光刻、刻蚀在N+发射区104和P+发射区105上表面形成阴极金属101；
第九步：翻转硅片，减薄硅片厚度，在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层108，形成的N型场阻止层的厚度为15～30微米，离子注入能量为1500keV～2000keV，注入剂量为1013～1014个/cm2，退火温度为1200～1250℃，退火时间为300～600分钟；
第十步：在硅片背面注入P型杂质形成P型阳极区109，所述P型阳极区109位于N型电场阻止层108下表面，注入能量为40～60keV，注入剂量为1012～1013个/cm2，在H2与N2混合的气氛下进行背面退火，温度为400～450℃，时间为20～30分钟；
第十一步：在硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出沟槽，沟槽的深度超过P型阳极区109；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第十二步：在1050℃～1150℃，O2的气氛下在沟槽侧壁形成氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第十三步：采用光刻工艺，刻蚀第十二步中沟槽内形成的氧化层和多晶硅，使得阳极沟槽栅电极15的底面高于P型阳极区109的底面高度，制得沟阳极介质层113、114和阳极沟槽栅电极115；
第十四步：在硅片表面淀积介质层，并光刻、刻蚀形成绝缘介质层116；所述绝缘介质层16覆盖在阳极沟槽栅电极115和阳极沟槽栅介质层113的下表面；
第十五步：光刻，通过离子注入N型杂质制作器件的N+源极112，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+源极区112位于P-基区111下表面并与阳极沟槽栅连接；
第十六步：背面淀积金属形成阳极金属110。
进一步地，在本实施例的基础上，可以省去P-基区的制作步骤；也可以省去N+源极区112的制作步骤，并通过调节第一导电类型半导体掺杂基区111的掺杂浓度，使其与阳极金属110形成肖特基接触。
需要特别指明的是，本发明MOS控制阳极的双极型半导体功率器件不仅可以采用Si，还可以采用SiC、GaAs或者GaN半导体材料制作。
如图14所示是本发明提供的MOS控制阳极沟槽栅电荷存储型IGBT的理论正向导通压降示意图，其中t1时间段时IGBT导通状态与传统结构相同，t2时间段IGBT的背部阳极沟槽栅导通。从图中可以看出，通过阳极沟槽栅的电压控制，在背部阳极沟槽栅导通时t2时间段可以屏蔽背部PN结对器件导通特性的影响，使得器件的平均正向导通压降较传统结构更低。
以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。
Claims (10)
1.一种MOS控制阳极的双极型半导体功率器件，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括第一导电类型半导体阳极区和位于第一导电类型半导体阳极区下表面的阳极金属；所述漂移区结构包括第二导电类型半导体掺杂漂移区，所述第二导电类型半导体掺杂漂移区位于第一导电类型半导体阳极区的上表面；所述阴极结构位于第二导电类型半导体掺杂漂移区的顶层；所述控制栅结构包括控制栅电极和控制栅介质层，所述控制栅介质层位于阴极结构和第二导电类型半导体掺杂漂移区的上表面，所述控制栅电极位于控制栅介质层的上表面并且与上方阴极结构中的阴极金属相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括第二导电类型半导体掺杂源极区和阳极沟槽栅结构；所述阳极结构内部沿器件垂直方向具有延伸入第二导电类型半导体掺杂漂移区层的沟槽，所述第二导电类型半导体掺杂源极区位于沟槽与第一导电类型半导体阳极区之间，并且所述第二导电类型半导体掺杂源极区的下表面与第一导电类型半导体阳极区的下表面重合，而其上表面低于第一导电类型半导体阳极区的上表面；所述阳极沟槽栅结构包括：阳极沟槽栅电极、第一阳极沟槽栅介质层和第二阳极沟槽栅介质层和绝缘介质层，所述第一阳极沟槽栅介质层和第二阳极沟槽栅介质层位于沟槽内壁，并且第一阳极沟槽栅介质层与第二导电类型半导体掺杂漂移区层相接触，第二阳极沟槽栅介质层与第二导电类型半导体掺杂漂移区层、第一导电类型半导体阳极区和第二导电类型半导体掺杂源极区相接触，所述阳极沟槽栅电极位于沟槽中，且通过绝缘介质层与阳极金属相接触。
2.根据权利要求1所述的一种MOS控制阳极的双极型半导体功率器件，其特征在于：所述MOS控制阳极的双极型半导体功率器件还包括第一导电类型半导体掺杂基区，所述第一导电类型半导体掺杂基区位于沟槽与第一导电类型半导体阳极区之间且与第二导电类型半导体掺杂源极区的上表面和侧面相接触。
3.一种MOS控制阳极的双极型半导体功率器件，包括阳极结构、漂移区结构、阴极结构和控制栅结构；所述阳极结构包括第一导电类型半导体阳极区和位于第一导电类型半导体阳极区下表面的阳极金属；所述漂移区结构包括第二导电类型半导体掺杂漂移区，所述第二导电类型半导体掺杂漂移区位于第一导电类型半导体阳极区的上表面；所述阴极结构位于第二导电类型半导体掺杂漂移区的顶层；所述控制栅结构包括控制栅电极和控制栅介质层，所述控制栅介质层位于阴极结构和第二导电类型半导体掺杂漂移区的上表面，所述控制栅电极位于控制栅介质层的上表面并且与上方阴极结构中的阴极金属相接触；其特征在于：
所述MOS控制阳极的双极型半导体功率器件还包括与阳极金属形成肖特基接触的第一导电类型半导体掺杂基区和阳极沟槽栅结构；所述阳极结构内部具有沿器件垂直方向延伸进入第二导电类型半导体掺杂漂移区层的沟槽，第一导电类型半导体掺杂基区位于沟槽与第一导电类型半导体阳极区之间；所述第一导电类型半导体掺杂基区的掺杂浓度小于第一导电类型半导体阳极区；所述阳极沟槽栅结构包括：阳极沟槽栅电极、第一阳极沟槽栅介质层和第二阳极沟槽栅介质层，所述第一阳极沟槽栅介质层和第二阳极沟槽栅介质层位于沟槽内壁，并且第一阳极沟槽栅介质层与第一导电类型半导体掺杂基区和第二导电类型半导体掺杂缓冲层相接触，所述阳极沟槽栅电极位于沟槽中。
4.根据权利要求1至3任一项所述的一种MOS控制阳极的双极型半导体功率器件，其特征在于：所述漂移区结构还包括位于第二导电类型半导体掺杂漂移区下表面的第二导电类型半导体掺杂场阻止层，形成FS漂移区结构。
5.根据权利要求1至3任一项所述的一种MOS控制阳极的双极型半导体功率器件，其特征在于：所述MOS控制阳极的双极型半导体功率器件采用半导体材料Si、SiC、GaAs或者GaN材料制作。
6.根据权利要求1至3任一项所述的一种MOS控制阳极的双极型半导体功率器件，其特征在于：所述第一导电类型半导体为P型半导体，所述第二导电类型半导体为N型半导体，或者所述第一导电类型半导体为N型半导体，所述第二导电类型半导体为P型半导体。
7.根据权利要求1至3任一项所述的一种MOS控制阳极的双极型半导体功率器件，其特征在于：所述阴极结构为第一导电类型半导体体区(106)，第一导电类型半导体掺杂发射区(105)、第二导电类型半导体掺杂发射区(104)和阴极金属(101)；所述第一导电类型半导体掺杂发射区(105)和第二导电类型半导体掺杂发射区(104)位于第一导电类型半导体体区(106)的顶层，且二者上表面与阴极金属(101)相接触，形成IGBT器件。
8.根据权利要求1至3任一项所述的一种MOS控制阳极的双极型半导体功率器件，其特征在于：所述阴极结构为第一导电类型半导体体区(206)，第二导电类型半导体掺杂基区(217)、第一导电类型半导体掺杂发射区(205)、第二导电类型半导体掺杂发射区(204)和阴极金属(201)；所述第二导电类型半导体掺杂发射区(204)和第二导电类型半导体掺杂基区(217)分别位于第一导电类型半导体体区(206)的顶层两端且第一导电类型半导体掺杂发射区(205)位于两端的第二导电类型半导体掺杂发射区(204)和第二导电类型半导体掺杂基区(217)之间，第一导电类型半导体掺杂发射区(205)和部分第二导电类型半导体掺杂发射区(204)的上表面与阴极金属(201)相接触，形成MCT器件。
9.一种MOS控制集电极的双极型半导体功率器件的制备方法，其特征在于，包括以下步骤：
第一步：准备第二导电类型半导体掺杂漂移区，通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在半导体基片的正面制作器件的终端结构；
第三步：在半导体基片表面生长一层场氧，光刻出有源区，并在半导体基片顶部形成介质层，然后在介质层内积淀填充多晶硅；
第四步：采用光刻工艺，刻蚀第三步中形成的介质层和多晶硅，刻蚀使器件左右对称；
第五步：在半导体基片表面制作阴极结构，包括：第一导电类型半导体体区，第二导电类型半导体掺杂基区、第一导电类型半导体掺杂发射区、第二导电类型半导体掺杂发射区和阴极金属，或者第一导电类型半导体体区，第二导电类型半导体掺杂基区、第一导电类型半导体掺杂发射区、第二导电类型半导体掺杂发射区和阴极金属；
第六步：翻转半导体基片并减薄其厚度，在半导体基片背面通过离子注入第二导电类型杂质及退火工艺制作器件的第二导电类型半导体掺杂场阻止层；
第七步：在半导体基片背面通过离子注入第一导电类型杂质及退火工艺制作器件的第一导电类型半导体掺杂阳极区，所述第一导电类型半导体掺杂阳极区位于第二导电类型半导体掺杂场阻止层的下表面；
第八步：在半导体基片表面光刻出窗口后，进行沟槽刻蚀，刻蚀所得沟槽的深度大于第一导电类型半导体掺杂阳极区的结深；
第九步：在沟槽侧壁形成介质层，接着在沟槽内积淀填充多晶硅；
第十步：采用光刻工艺，刻蚀第九步中沟槽内形成的介质层和多晶硅，使得沟槽内多晶硅的深度大于第一导电类型半导体掺杂阳极区的结深，制得阳极沟槽栅电极和阳极沟槽栅介质层；
第十一步：在半导体基片表面淀积介质层，并经光刻、刻蚀形成覆盖在阳极沟槽栅电极和阳极沟槽栅介质层表面的绝缘介质层；
第十二步：经光刻、离子注入第一导电类型杂质和退火工艺制作器件的第一导电类型半导体掺杂基区，所述第一导电类型半导体掺杂基区位于沟槽与第一导电类型半导体掺杂阳极区之间；
第十三步：经光刻、离子注入第二导电类型杂质和退火工艺制作器件的第二导电类型半导体掺杂源极区，所述第二导电类型半导体掺杂源极区的下表面与第一导电类型半导体掺杂基区的下表面重合，并通过阳极沟槽栅介质层与阳极沟槽栅电极接触；
第十四步：在半导体基片背面淀积金属形成阳极金属。
10.根据权利要求9所述的一种MOS控制阳极的双极型半导体功率器件的制备方法，其特征在于：省去第十二步制作第一导电类型半导体掺杂基区的步骤，使得第二导电类型半导体掺杂源极区的下表面与第一导电类型半导体掺杂阳极区的下表面重合；或者省去第十三步制作第二导电类型半导体掺杂源极区的步骤，通过调节第一导电类型半导体掺杂基区的掺杂浓度，使其与阳极金属形成肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810948820.1A CN109065607B (zh) | 2018-08-20 | 2018-08-20 | 一种双极型功率半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810948820.1A CN109065607B (zh) | 2018-08-20 | 2018-08-20 | 一种双极型功率半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065607A true CN109065607A (zh) | 2018-12-21 |
| CN109065607B CN109065607B (zh) | 2020-11-13 |
Family
ID=64687545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810948820.1A Active CN109065607B (zh) | 2018-08-20 | 2018-08-20 | 一种双极型功率半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065607B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112289787A (zh) * | 2020-09-17 | 2021-01-29 | 南京通华芯微电子有限公司 | 一种具有多种控制功能的mos器件 |
| CN113764511A (zh) * | 2021-07-30 | 2021-12-07 | 西安电子科技大学 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
| CN113823679A (zh) * | 2021-11-23 | 2021-12-21 | 成都蓉矽半导体有限公司 | 栅控二极管整流器 |
| CN113990924A (zh) * | 2021-10-26 | 2022-01-28 | 电子科技大学 | 一种降低关断损耗的igbt结构 |
| CN114203810A (zh) * | 2021-12-10 | 2022-03-18 | 电子科技大学 | 一种增加背面栅降低关断损耗的超高压igbt结构 |
| CN114709253A (zh) * | 2022-03-28 | 2022-07-05 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 |
| CN116153991A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种双沟槽栅rc-igbt及其制备方法 |
-
2018
- 2018-08-20 CN CN201810948820.1A patent/CN109065607B/zh active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112289787A (zh) * | 2020-09-17 | 2021-01-29 | 南京通华芯微电子有限公司 | 一种具有多种控制功能的mos器件 |
| CN112289787B (zh) * | 2020-09-17 | 2024-01-26 | 南京通华芯微电子有限公司 | 一种具有多种控制功能的mos器件 |
| CN113764511A (zh) * | 2021-07-30 | 2021-12-07 | 西安电子科技大学 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
| CN113764511B (zh) * | 2021-07-30 | 2023-10-27 | 广州华浦电子科技有限公司 | 具有动态载流子通道的低损耗超结igbt器件及其制造方法 |
| CN113990924A (zh) * | 2021-10-26 | 2022-01-28 | 电子科技大学 | 一种降低关断损耗的igbt结构 |
| CN113823679A (zh) * | 2021-11-23 | 2021-12-21 | 成都蓉矽半导体有限公司 | 栅控二极管整流器 |
| CN114203810A (zh) * | 2021-12-10 | 2022-03-18 | 电子科技大学 | 一种增加背面栅降低关断损耗的超高压igbt结构 |
| CN114709253A (zh) * | 2022-03-28 | 2022-07-05 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 |
| CN114709253B (zh) * | 2022-03-28 | 2024-06-18 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的逆导型绝缘栅双极型晶体管 |
| CN116153991A (zh) * | 2023-04-21 | 2023-05-23 | 上海陆芯电子科技有限公司 | 一种双沟槽栅rc-igbt及其制备方法 |
| CN116153991B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种双沟槽栅rc-igbt及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065607B (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065607A (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN107256864B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN104393034A (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN105870179A (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN109166917A (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN102130153A (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN105742372A (zh) | 一种开启电压可调的槽栅型金属氧化物半导体二极管 | |
| CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN106098799A (zh) | 一种积累型沟槽二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |