CN104517837A - 一种绝缘栅双极型晶体管的制造方法 - Google Patents
一种绝缘栅双极型晶体管的制造方法 Download PDFInfo
- Publication number
- CN104517837A CN104517837A CN201310456123.1A CN201310456123A CN104517837A CN 104517837 A CN104517837 A CN 104517837A CN 201310456123 A CN201310456123 A CN 201310456123A CN 104517837 A CN104517837 A CN 104517837A
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- conduction type
- insulated gate
- gate bipolar
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 238000001259 photo etching Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 abstract 3
- 230000003213 activating effect Effects 0.000 abstract 1
- 239000007943 implant Substances 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Abstract
本发明公开了一种绝缘栅双极型晶体管的制造方法，提供第一导电类型的半导体衬底，在所述半导体衬底的有源区第一主面侧有选择的形成第二导电类型的深阱区，同时在该有源区周围的终端保护区有选择的形成第二导电类型的保护终端；在第一导电类型半导体衬底的有源区的第一主面侧进行第一导电类型的离子注入；在栅氧化层和多晶硅层有选择的进行光刻、刻蚀形成多晶硅栅极和窗口；基于所述窗口在该半导体衬底的有源区的第一主面侧的深阱区位置继续进行再次的第二导电类型的离子注入激活以形成第二导电类型的基区。本发明在不增加热过程甚至减少热过程的前提下，将阱结深扩的较深，提高了抗闩锁能力，提高了产品的应用可靠性。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管（IGBT），尤其是抗闩锁能力强的绝缘栅双极型晶体管的制备方法。
背景技术
IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）在集电极和发射极之间有一个寄生的PNPN晶闸管，如图13所示。在特殊条件下（αpnp+αnpn≥1），这种寄生器件会导通。这种现象会使集电极与发射极之间的电流量增加，对等效MOSFET的控制能力降低，通常还会引起器件击穿问题。晶闸管导通现象被称为IGBT闩锁。
IGBT的闩锁有两种模型：(1)IGBT导通时产生的静态闩锁；(2)IGBT关断时产生的动态闩锁。静态闩锁发生在低压大电流状态，而动态闩锁发生在开关过程的高压大电流状态。
当IGBT的集电极电流在一定范围内时，电流流经电阻Rb产生的压降比较小，不足以使NPN晶体管导通。当集电极电流增大到一定程度（锁定电流）时，Rb上的压降足以使NPN管导通，进而使NPN和PNP晶体管处于饱和状态，于是栅极失去对IGBT的控制作用，这就是IGBT的静态闩锁效应。在IGBT关断过程中，由于迅速上升的集电极电压会引起大的位移电流，当该电流流过Rb产生的压降足以使NPN晶体管导通时，就会发生闩锁效应。这种效应称为动态闩锁效应。
IGBT的锁定电流除了与器件本身结构有关外，还与环境温度、栅极电阻及负载有关。温度越高，锁定电流越小，为此，设计应在较高温度下器件不被锁定为准。目前制作IGBT的流程工艺较为复杂，受到现有工艺的限制，现在P-body阱深度无法做的太深；产品应用可靠性差，特别是抗闩锁能力差。
栅氧质量对产品性能产生影响，栅氧质量出现异常，会导致器件失效，一般栅氧为低温氧化，其固定电荷和界面态较多，且Si表面容易出现缺陷；从而影响氧化层质量；造成测试失效或应用过程的栅氧失效。
因此，亟需一种抗闩锁能力强的绝缘栅双极型晶体管的制备方法以克服上述技术中的难题。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有IGBT的制造方法中存在的问题，提出了本发明。
因此，本发明的目的是针对现有流程工艺较复杂，受工艺限制P-body阱深度无法做的太深，产品应用可靠性稍差，特别是抗闩锁能力差以提供一种在不增加热过程甚至减少热过程的的前提下，将P-body结深扩的较深，提高抗闩锁能力，提高产品的应用可靠性的IGBT制作方法。
为解决上述技术问题，本发明提供了如下技术方案：一种绝缘栅双极型晶体管的制造方法，包括，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；在所述半导体衬底的有源区第一主面侧有选择的形成第二导电类型的深阱区，同时在该有源区周围的终端保护区有选择的形成第二导电类型的保护终端；在第一导电类型半导体衬底的有源区的第一主面侧进行第一导电类型的离子注入；在有源区第一主面侧上形成一层栅氧化层，随后在栅氧化层之上淀积一层多晶硅层；在栅氧化层和多晶硅层有选择的进行光刻、刻蚀形成多晶硅栅极和窗口；基于所述窗口在该半导体衬底的有源区的第一主面侧的深阱区位置继续进行再次的第二导电类型的离子注入激活以形成第二导电类型的基区，其中所述基区包括有所述深阱区；基于该基区形成绝缘栅双极型晶体管的剩余第一主面结构；在所述半导体衬底的第二主面侧形成绝缘栅双极型晶体管的第二主面结构。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：所述第二导电类型的离子注入的能量为20KeV～1MeV，剂量为1E12/cm2～1E16/cm2，以形成深阱区和保护终端。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：形成所述深阱区和保护终端的过程包括：在第一导电类型的半导体衬底的第一主面侧生成场氧化层；深阱区和保护终端的光刻、蚀刻、第二导电类型离子注入、推阱；形成所述第二导电类型的基区的过程包括：第二导电类型的基区光刻、蚀刻、第二导电类型离子再次注入、再次推阱；所述再次推阱是在1000℃～1250℃的条件下再次推阱10min～1000min。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：其还包括，在所述第一导电类型的半导体衬底的第一主面上形成绝缘栅双极型晶体管的第一主电极；在第二半导体层形成后的半导体衬底的第二主面上形成与第二半导体层接触的绝缘栅双极型晶体管的第二主电极。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：所述第一导电类型为N型，所述第二导电类型为P型。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：所述绝缘栅双极型晶体管的剩余第一主面结构包括：位于所述第二导电类型的基区的上表面上的栅氧化层；在所述栅极氧化层的上表面上形成的多晶硅栅极；覆盖所述栅极氧化层和多晶硅栅极的介质层；与所述第二导电类型的基区和发射极区电性接触的第一主电极。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：所述绝缘栅双极型晶体管的第一主面结构还包括：形成于第一主面所述第一主电极外侧的钝化层。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：在所述半导体衬底的第一主面侧通过光刻、离子注入、高温推阱、激活工艺，有选择的形成所述第一导电类型的基区。
作为本发明所述绝缘栅双极型晶体管的制造方法的一种优选方案，其中：所述绝缘栅双极型晶体管的第二主面结构包括：第二导电类型的集电极区；以及，在第二导电类型的集电极区上形成的金属层。
与现有技术相比，本发明中的基区通过多次离子注入而形成，增加了其深度和浓度，该方法IGBT结构中第二类型阱是由离子注入后推阱得到的，它决定了器件沟道长度、沟道表面浓度。其中，第二类型阱的结深和浓度，影响着器件的阈值电压。第二类型阱掺杂浓度越高，阈值电压越大。同时，为了提高器件的抗闩锁能力，在第二类型阱区内做一次高浓度第二类型深扩散，降低器件短路电阻Rb，从而提高了IGBT的抗闩锁能力。增加高浓度第二类型阱的结深和浓度可以减小Rb，但高浓度第二类型区域的掺杂也不能无限增加，否则会对发射极区产生过补偿。本发明在不增加热过程甚至减少热过程的的前提下，将第二类型阱结深扩的较深，提高抗闩锁能力，提高产品的应用可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1～图12是根据本发明第一实施方式制作IGBT的方法流程示意图；
图13是IGBT的等效电路示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，现有技术中有效抑制这种现象的方法就是设计和工艺上要使得短路电阻Rb的阻值越小越好。控制PNP晶体管的增益αpnp和NPN晶体管的增益αnpn之和小于1。设计时要选择合理的元胞形状及N+发射区长度，使P阱区中N+发射区下面的横向宽度越窄越好，工艺时要保证N+发射区下面的电阻越小越好，即增加N+发射区下面的P阱区的浓度，采用P阱区两步扩散法。另一方面，要尽量减少PNP晶体管的发射效率，进而减少少子空穴的注入量，常用方法是控制N-基区少数载流子寿命和在P+衬底与N-基区间增加N缓冲层。为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式以硅片为半导体衬底，涉及一种制作IGBT器件的方法，具体流程如图1～图12所示。
需要说明的是，本实施例中的半导体衬底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体衬底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成半导体衬底的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
第一步，如图1所示，提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面。在本实施方式中，具体地说，首选N-型衬底101硅片，N-掺杂浓度和厚度根据所需要的IGBT特性选择，例如击穿电压越高，N-的掺杂浓度要求越低，厚度要求越厚，并在第一主面上形成厚度为的氧化层102。半导体衬底为N-型衬底，其中N-、N+、P+中的“+”表示掺杂浓度高，“-”表示掺杂浓度低。
第二步，如图2所示，在所述半导体衬底的有源区100第一主面侧形成第二导电类型的深阱区303或304，同时在所述第一导电类型半导体衬底（即N-型衬底101）的终端保护区200中的第一主面侧形成保护终端201。所述保护终端为场限环终端结构，该场限环终端结构包括自终端保护区200中的第一主面向所述N-型半导体衬底101内选择性的进行P型杂质掺杂以形成的P型层。易于思及的是，所述保护终端也可以为现有技术中的其他保护终端结构，比如，场限环加场板终端结构。具体为，在所述N-型衬底101的第一主面通过光刻工艺刻蚀氧化层102，并选择性的注入P型杂质，通过扩散，在终端保护区200中形成P阱区域201（即保护终端），同时在有源区100中形成P阱区303和304（即深阱区）。在本实施例中，离子注入的能量为20KeV～1MeV，剂量例如为1E12/cm2～1E16/cm2。
第三步，在第一导电类型半导体衬底的有源区100的第一主面侧进行第一导电类型的离子注入。具体为进行JFET光刻，刻蚀氧化层，进行N型杂质注入，在本实施例中，离子注入的能量为20KeV～1MeV，剂量例如为1E11/cm2～1E14/cm2。
第四步，如图3和图4所示，在有源区100第一主面上通过热氧化生长工艺形成一层栅氧化层401，栅氧化层401生长后进行一步高温退火，高温退火后在栅氧化层401之上淀积一层多晶硅层402用以制造多晶硅栅极。
参见图3，在有源区100第一主面上形成栅氧化层401，本实施例中的栅氧化层401至少包括氧化硅，形成栅氧化层401的方式可以为，在有源区100第一主面上一次性生长栅氧化层401，在本实施例中，采用相对于传统高温工艺较低温度的热氧化法形成栅氧化层401，具体为，首先在800℃～850℃时干氧5min,之后根据需要的氧化层厚度进行H2-O2合成氧化,再在800℃～850℃干氧氧化3min～5min，栅氧氧化后在1100℃～1250℃时N2气氛中退火30min～1000min。这是因为持续的氧化过程会大大增加栅及埋SiO2层的界面电荷以及硅的晶格缺陷密度，导致高的器件泄漏电流,使器件的可靠性及抗辐照能力下降，栅氧化后进行高温退火，对前面注入杂质进行推阱的同时，降低栅氧化层里面的固定电荷和界面态，形成高质量的厚度为的栅氧化层401。
如图4所示，在栅氧化层401上淀积多晶硅层402，在本实施例中，形成厚度为的多晶硅层402，其中多晶硅层402可采用化学气相淀积、物理气相淀积或其它方式形成，本实施例不做具体限定。
第五步，在栅氧化层401和多晶硅层402有选择的进行光刻、刻蚀形成多晶硅栅极和窗口，如图5所示。采用光刻工艺在该多晶硅层402表面上形成具有栅区图案的光刻胶层，之后以具有栅区图案的光刻胶层为掩膜，采用干法刻蚀的方式形成多晶硅栅极501和窗口（参见图5）。
第六步，如图6所示，基于所述窗口在该N-型衬底101的有源区（图中未标示）的第一主面侧的深阱区303或304位置进行再次的第二导电类型的离子注入激活以形成第二导电类型的基区。具体为，先采用光刻工艺形成第一P阱区301和第二P阱区302的光刻胶图案，之后以该光刻胶图案为掩膜采用再次离子注入的方式形成第一P阱区301的离子注入层，以及第二P阱区302的离子注入层；在本实施例中，再次离子注入的能量为20KeV～1MeV，剂量例如为1E12/cm2～1E16/cm2。之后，去除光刻胶层，采用热退火工艺，对第一P阱区301的离子注入层、第二P阱区302的离子注入层以及P阱区域201进行再次推阱并激活注入的P型杂质，形成第一P阱区301、第二P阱区302。在1000℃～1250℃的条件下再次推阱10min～1000min。其中第一P阱区301与深阱区304融合在一起形成P型基区，第一P阱区302与深阱区303融合在一起形成P型基区。可以看出，深阱区303或304较第一P阱区301和302的深度要深。
第七步，参见图7，选择性的在第二导电类型的基区的表面形成第一导电类型（在此为N型）的有源区601（N+有源区或发射极区）。具体为，通过光刻工艺在所述第一P阱区301以及第二P阱区302的表面选择N+注入窗口，采用离子注入和退火工艺在多晶硅栅极501两侧下方的第一P阱区301和第二P阱区302中分别形成N型重掺杂第一源区602和第二源区601。在本实施例中，离子注入的能量为20KeV～1MeV，剂量例如为1E14/cm2～1E16/cm2；所述退火工艺，其退火温度为800℃～1000℃，时间为10min～200min，形成N型重掺杂第一源区602和第二源区601。
第八步，参见图8，在本实施例中，在所述第六步中淀积介质形成介质层701包围多晶硅栅极501（参见图8）的侧面和顶面，在介质层701中刻蚀接触孔，然后进行孔的N型杂质两次注入，第一次离子注入的能量为20KeV～90KeV，剂量例如为1E12/cm2～1E16/cm2；第二次离子注入的能量为20KeV～1MeV，剂量例如为1E13/cm2～1E16/cm2。当然，也可使用孔的N型杂质一次注入。
第九步，采用淀积金属和平坦化工艺(例如钨塞工艺)，在硅片表面淀积一层表面金属层，本实施例中，该金属层厚度约为2μm～6μm，然后对金属层进行光刻与刻蚀，形成金属布线层801，形成第一主电极（在此为发射极）。这些步骤都完成后的硅片剖面如图9所示。
第十步，参见图10，在第一主电极（在此为发射极）金属布线层801和氧化层102上淀积钝化层901。具体为，通过化学气相淀积的方式，在第一主电极（在此为发射极）和氧化层102上淀积用于保护芯片表面不受外界离子玷污的钝化层901，并通过光刻、刻蚀工艺，刻蚀出用于引出栅电极和发射极的PAD（焊盘）区域（图中未示出）。
第十一步，通过背面减薄工艺，将第一导电类型的半导体衬底（在此为N-型衬底101）的厚底减薄。具体为，从N-型衬底101的第二主面起研磨该半导体衬底，使其符合规定的厚度要求，并采用湿法去除背面硅应力层。
第十二步，如图11所示，从减薄后的N-型衬底101的第二主面起朝向N-型衬底101内部形成第二导电类型的集电极区（在此为P+集电极层1101）。具体为，在从研磨后的N-型衬底101的第二主面通过光刻工艺选择性的注入P型杂质，形成P+集电极层1101并退火激活。在本实施例中，离子注入的能量为20KeV～60KeV，剂量例如为1E12/cm2～1E16/cm2；退火时，温度为300℃～550℃，持续时间10min～500min。
最后，背面金属淀积，如图12所示，在第二导电类型的集电极区（在此为P+集电极层1101）上形成金属层1201以形成第二主电极。
不难发现，在本实施方式中，IGBT的锁定电流除了与器件本身结构有关外，还与环境温度、栅极电阻及负载有关。温度越高，锁定电流越小，为此，设计应在较高温度下器件不被锁定为准。有效抑制这种现象的方法就是设计和工艺上要使得短路电阻Rb的阻值越小越好。控制PNP晶体管的增益αpnp和NPN晶体管的增益αnpn之和小于1。因此设计时要选择合理的元胞形状及n+发射区长度，使p基区中n+发射区下面的横向宽度越窄越好，工艺时要保证n+发射区下面的电阻越小越好，即增加n+发射区下面的p阱区的浓度，采用p阱区两步扩散法。另一方面，要尽量减少PNP晶体管的发射效率，进而减少少子空穴的注入量，常用方法是控制n-基区少数载流子寿命和在p+衬底与n-基区间增加n缓冲层。本发明在不增加热过程甚至减少热过程的的前提下，将P-body结深扩的较深，提高了抗闩锁能力，提高了产品的应用可靠性。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种绝缘栅双极型晶体管的制造方法，其特征在于：包括，
提供第一导电类型的半导体衬底，该半导体衬底具有第一主面和第二主面；
在所述半导体衬底的有源区第一主面侧有选择的形成第二导电类型的深阱区，同时在该有源区周围的终端保护区有选择的形成第二导电类型的保护终端；
在第一导电类型半导体衬底的有源区的第一主面侧进行第一导电类型的离子注入；
在有源区第一主面侧上形成一层栅氧化层，随后在栅氧化层之上淀积一层多晶硅层；
在栅氧化层和多晶硅层有选择的进行光刻、刻蚀形成多晶硅栅极和窗口；
基于所述窗口在该半导体衬底的有源区的第一主面侧的深阱区位置继续进行再次的第二导电类型的离子注入激活以形成第二导电类型的基区，其中所述基区包括有所述深阱区；
基于该基区形成绝缘栅双极型晶体管的剩余第一主面结构；
在所述半导体衬底的第二主面侧形成绝缘栅双极型晶体管的第二主面结构。
2.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：所述第二导电类型的离子注入的能量为20KeV～1MeV，剂量为1E12/cm2～1E16/cm2，以形成深阱区和保护终端。
3.如权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：
形成所述深阱区和保护终端的过程包括：
在第一导电类型的半导体衬底的第一主面侧生成场氧化层；
深阱区和保护终端的光刻、蚀刻、第二导电类型离子注入、推阱；
形成所述第二导电类型的基区的过程包括：
第二导电类型的基区光刻、蚀刻、第二导电类型离子再次注入、再次推阱；
所述再次推阱是在1000℃～1250℃的条件下再次推阱10min～1000min。
4.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：
其还包括，
在所述第一导电类型的半导体衬底的第一主面上形成绝缘栅双极型晶体管的第一主电极；
在第二半导体层形成后的半导体衬底的第二主面上形成与第二半导体层接触的绝缘栅双极型晶体管的第二主电极。
5.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
6.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：所述绝缘栅双极型晶体管的剩余第一主面结构包括：
位于所述第二导电类型的基区的上表面上的栅氧化层；
在所述栅极氧化层的上表面上形成的多晶硅栅极；
覆盖所述栅极氧化层和多晶硅栅极的介质层；
与所述第二导电类型的基区和发射极区电性接触的第一主电极。
7.根据权利要求6所述的绝缘栅双极型晶体管的制造方法，其特征在于：所述绝缘栅双极型晶体管的第一主面结构还包括：
形成于第一主面所述第一主电极外侧的钝化层。
8.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：在所述半导体衬底的第一主面侧通过光刻、离子注入、高温推阱、激活工艺，有选择的形成所述第一导电类型的基区。
9.根据权利要求1所述的绝缘栅双极型晶体管的制造方法，其特征在于：所述绝缘栅双极型晶体管的第二主面结构包括：
第二导电类型的集电极区；以及，
在第二导电类型的集电极区上形成的金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310456123.1A CN104517837B (zh) | 2013-09-29 | 2013-09-29 | 一种绝缘栅双极型晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310456123.1A CN104517837B (zh) | 2013-09-29 | 2013-09-29 | 一种绝缘栅双极型晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517837A true CN104517837A (zh) | 2015-04-15 |
| CN104517837B CN104517837B (zh) | 2017-10-10 |
Family
ID=52792966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310456123.1A Active CN104517837B (zh) | 2013-09-29 | 2013-09-29 | 一种绝缘栅双极型晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104517837B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711204A (zh) * | 2015-11-12 | 2017-05-24 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
| CN107924843A (zh) * | 2015-06-09 | 2018-04-17 | Abb瑞士股份有限公司 | 用于制造用于碳化硅功率半导体器件的边缘终端的方法 |
| CN108511336A (zh) * | 2018-03-08 | 2018-09-07 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的新工艺 |
| CN111696854A (zh) * | 2019-03-13 | 2020-09-22 | 无锡华润上华科技有限公司 | 半导体器件的制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545908A (en) * | 1991-12-09 | 1996-08-13 | Nippondenso Co., Ltd. | Vertical type insulated-gate semiconductor device |
| US5661314A (en) * | 1990-05-09 | 1997-08-26 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration |
| CN1494162A (zh) * | 2002-09-26 | 2004-05-05 | 三菱电机株式会社 | 半导体衬底及其制造方法和半导体器件及其制造方法 |
| US20090072242A1 (en) * | 2007-09-18 | 2009-03-19 | Cree, Inc. | Insulated Gate Bipolar Conduction Transistors (IBCTS) and Related Methods of Fabrication |
| CN101501859A (zh) * | 2006-08-17 | 2009-08-05 | 克里公司 | 高功率绝缘栅双极晶体管 |
| US20110121318A1 (en) * | 2006-06-29 | 2011-05-26 | Mrinal Kanti Das | Silicon Carbide Switching Devices Including P-Type Channels |
| CN102254942A (zh) * | 2011-07-27 | 2011-11-23 | 江苏物联网研究发展中心 | 新型阶梯栅结构igbt及其制造方法 |
| US20120280270A1 (en) * | 2011-05-06 | 2012-11-08 | Sei-Hyung Ryu | Field Effect Transistor Devices with Low Source Resistance |
-
2013
- 2013-09-29 CN CN201310456123.1A patent/CN104517837B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661314A (en) * | 1990-05-09 | 1997-08-26 | International Rectifier Corporation | Power transistor device having ultra deep increased concentration |
| US5545908A (en) * | 1991-12-09 | 1996-08-13 | Nippondenso Co., Ltd. | Vertical type insulated-gate semiconductor device |
| CN1494162A (zh) * | 2002-09-26 | 2004-05-05 | 三菱电机株式会社 | 半导体衬底及其制造方法和半导体器件及其制造方法 |
| US20110121318A1 (en) * | 2006-06-29 | 2011-05-26 | Mrinal Kanti Das | Silicon Carbide Switching Devices Including P-Type Channels |
| CN101501859A (zh) * | 2006-08-17 | 2009-08-05 | 克里公司 | 高功率绝缘栅双极晶体管 |
| US20090072242A1 (en) * | 2007-09-18 | 2009-03-19 | Cree, Inc. | Insulated Gate Bipolar Conduction Transistors (IBCTS) and Related Methods of Fabrication |
| US20120280270A1 (en) * | 2011-05-06 | 2012-11-08 | Sei-Hyung Ryu | Field Effect Transistor Devices with Low Source Resistance |
| CN102254942A (zh) * | 2011-07-27 | 2011-11-23 | 江苏物联网研究发展中心 | 新型阶梯栅结构igbt及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924843A (zh) * | 2015-06-09 | 2018-04-17 | Abb瑞士股份有限公司 | 用于制造用于碳化硅功率半导体器件的边缘终端的方法 |
| CN106711204A (zh) * | 2015-11-12 | 2017-05-24 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
| CN106711204B (zh) * | 2015-11-12 | 2021-01-22 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
| CN108511336A (zh) * | 2018-03-08 | 2018-09-07 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的新工艺 |
| CN108511336B (zh) * | 2018-03-08 | 2019-06-28 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的工艺 |
| CN111696854A (zh) * | 2019-03-13 | 2020-09-22 | 无锡华润上华科技有限公司 | 半导体器件的制造方法 |
| CN111696854B (zh) * | 2019-03-13 | 2022-09-09 | 无锡华润上华科技有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104517837B (zh) | 2017-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101613930B1 (ko) | 탄화규소 반도체 장치 및 그 제조 방법 | |
| CN108962977B (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
| CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN104094417A (zh) | 利用注入制造氮化镓p-i-n二极管的方法 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| CN103715072B (zh) | 用于生产半导体器件的方法和场效应半导体器件 | |
| CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN115376918A (zh) | 一种igbt器件及其制造方法 | |
| CN112382655B (zh) | 一种宽禁带功率半导体器件及制备方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN102005472B (zh) | 一种功率半导体器件的制造方法 | |
| KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN104051524B (zh) | 半导体器件 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN113270423A (zh) | 一种抗辐射soi器件及制造方法 | |
| CN102810562B (zh) | 一种半导体器件及其制造方法 | |
| CN106098761B (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170830 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |