CN106711204A - Igbt器件及其制作方法 - Google Patents

Igbt器件及其制作方法 Download PDF

Info

Publication number
CN106711204A
CN106711204A CN201510776865.1A CN201510776865A CN106711204A CN 106711204 A CN106711204 A CN 106711204A CN 201510776865 A CN201510776865 A CN 201510776865A CN 106711204 A CN106711204 A CN 106711204A
Authority
CN
China
Prior art keywords
substrate
igbt device
region
grid
body layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510776865.1A
Other languages
English (en)
Other versions
CN106711204B (zh
Inventor
滕渊
朱阳军
卢烁今
田晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
SHANGHAI LIANXING ELECTRONIC CO Ltd
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI LIANXING ELECTRONIC CO Ltd, Jiangsu CAS IGBT Technology Co Ltd filed Critical SHANGHAI LIANXING ELECTRONIC CO Ltd
Priority to CN201510776865.1A priority Critical patent/CN106711204B/zh
Publication of CN106711204A publication Critical patent/CN106711204A/zh
Application granted granted Critical
Publication of CN106711204B publication Critical patent/CN106711204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Abstract

本发明提供了一种IGBT器件及其制作方法，包括：基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；位于所述基底正面的第一介质层以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。由于栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，因此，减小了栅极与基底背面集电极之间的密勒电容的间距，增大了密勒电容，进而降低了IGBT器件在开通和关断的过程中所承受的电压的变化率，提高了IGBT器件的抗闩锁能力。

Description

IGBT器件及其制作方法
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种IGBT器件及其制作方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件。由于IGBT具有驱动功率小以及饱和压降低的优点，因此，IGBT作为一种新型的电力电子器件已经被广泛应用到各个领域。
现有的IGBT器件的结构，以N型沟道为例，如图1所示，包括：N型轻掺杂(N-)的衬底101及其正面上的栅介质层104、栅极105；位于衬底101表面内的P型阱区102(一般为P型轻掺杂)，位于P型阱区102表面内的N型源区103；位于P型阱区102和N型源区103表面上的发射极106；位于N-衬底101背面的P型重掺杂漏区107，位于漏区107表面的集电极108。
但是，上述IGBT器件的结构中会不可避免地存在寄生的晶闸管109，使得IGBT器件在开通和关断的过程中所承受的电压在短时间内快速升降，即使得电压具有很高的变化率。当电压的变化率足够大时，就可能会触发寄生的晶闸管，使得IGBT器件不再受栅极的控制，引发闩锁效应，进而导致IGBT器件出现击穿和烧毁等问题。
发明内容
有鉴于此，本发明提供了一种IGBT器件及其制作方法，以提高IGBT器件的抗闩锁能力，解决由于闩锁效应而导致的IGBT器件击穿和烧毁等问题。
为实现上述目的，本发明提供如下技术方案：
一种IGBT器件，包括：
基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；
位于所述基底正面的第一介质层以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；
位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。
优选的，所述栅极与所述本体层重叠区域的长度范围为5nm～95nm。
优选的，所述IGBT器件还包括：
位于所述阱区内的掺杂区，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
优选的，所述IGBT器件还包括：
位于所述基底背面的集电区和集电极。
一种IGBT器件的制作方法，包括：
提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；
在所述基底的正面形成第一介质层和栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；
在所述栅极表面形成第二介质层和发射极。
优选的，所述栅极与所述本体层重叠区域的长度范围为5nm～95nm。
优选的，在形成所述第一介质层之前，还包括：
在所述阱区内形成掺杂区，其中，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
优选的，还包括：
在所述基底背面形成集电区和集电极。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的IGBT器件及其制作方法，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，来减小栅极与基底背面集电极之间的密勒电容的间距，增大密勒电容，进而降低IGBT器件在开通和关断的过程中所承受的电压的变化率，以提高IGBT器件的抗闩锁能力，避免引发闩锁效应。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的IGBT器件的结构示意图；
图2为本发明的一个实施例提供的IGBT器件的结构示意图；
图3为本发明的另一个实施例提供的IGBT器件的结构示意图；
图4为本发明的又一个实施例提供的IGBT器件的制作方法流程图。
具体实施方式
正如背景技术所述，IGBT器件的结构中会不可避免地存在寄生的晶闸管，使得IGBT器件在开通和关断的过程中所承受的电压在短时间内快速升降，即使得电压具有很高的变化率。当电压的变化率足够大时，就可能会触发寄生的晶闸管，使得IGBT器件不再受栅极的控制，引发闩锁效应，进而导致IGBT器件出现击穿和烧毁等问题。
基于此，本发明提供了一种IGBT器件及其制作方法，以克服现有技术存在的上述问题，包括：
基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；位于所述基底正面的第一介质层和以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。
本发明所提供的IGBT器件及其制作方法，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，来减小栅极与基底背面集电极之间的密勒电容的间距，增大密勒电容，进而降低IGBT器件在开通和关断的过程中所承受的电压的变化率，以提高IGBT器件的抗闩锁能力，避免引发闩锁效应。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明的一个实施例提供了一种IGBT器件，如图2所示，该IGBT器件包括基底20，所述基底20包括本体层201、位于所述本体层201表面内的阱区202和源区203；位于所述基底20正面的第一介质层30和以及位于所述第一介质层30表面的栅极40；位于所述栅极40表面的第二介质层50以及位于所述第二介质层50和所述基底20正面的发射极60、位于所述基底20背面的集电区70和集电极80，其中，发射极60覆盖在阱区202和源区203的表面，将阱区202和源区203短路，以实现对寄生晶闸管的抑制。
本实施例中，以N型沟道为例，本体层201为N型轻掺杂，阱区202为P型阱区，该P型阱区一般为P型轻掺杂，源区203为N型重掺杂。其中，栅极40和本体层201之间的第一介质层30的厚度D范围为1nm～100nm，栅极40与本体层201重叠区域的长度L范围为5nm～95nm。
本实施例提供的IGBT器件，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，将栅极与本体层重叠区域的长度L范围限定在5nm～95nm的范围内，与现有技术相比，栅极与基底背面集电极之间的密勒电容的间距减小、面积增大，从而增大了密勒电容，降低了IGBT器件在开通和关断的过程中所承受的电压的变化率，提高了IGBT器件的抗闩锁能力，避免了闩锁效应导致IGBT器件出现击穿和烧毁等问题。
本发明的另一个实施例提供了一种IGBT器件，如图3所示，与上述实施例相比，本实施例的IGBT器件还包括位于阱区202内的掺杂区204。该掺杂区204的横向宽度小于所述阱区202的横向宽度，所述掺杂区204的深度大于所述阱区202的深度，且所述掺杂区204的掺杂浓度大于所述阱区202的掺杂浓度。以N型沟道为例，阱区202为P型轻掺杂，掺杂区204为P型重掺杂，以通过掺杂区204进一步降低阱区202和源区203之间的电压，提高IGBT器件的抗闩锁能力。
本实施例提供的IGBT器件，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，将栅极与本体层重叠区域的长度L范围限定在5nm～95nm的范围内，与现有技术相比，栅极与基底背面集电极之间的密勒电容的间距减小、面积增大，从而增大了密勒电容，降低了IGBT器件在开通和关断的过程中所承受的电压的变化率，提高了IGBT器件的抗闩锁能力，避免了闩锁效应导致IGBT器件出现击穿和烧毁等问题。
本发明的又一个实施例提供了一种IGBT器件的制作方法，该方法的流程图如图4所示，包括：
S401：提供基底；
所述基底包括本体层、位于所述本体层表面内的阱区和源区。在本发明的其他实施例中，所述基底还可包括位于阱区内的掺杂区，即在基底正面形成第一介质层之前还包括步骤：在所述阱区内形成掺杂区，其中，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度，从而可以通过掺杂区进一步降低阱区和源区之间的电压，提高IGBT器件的抗闩锁能力。
S402：在所述基底的正面形成第一介质层和栅极，其中，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；
此外，所述栅极与所述本体层的重叠区域的长度范围还可限定为5nm～95nm，以通过减小栅极和本体层之间的第一介质层的厚度来减小栅极与基底背面集电极之间的密勒电容的间距，通过增大栅极与本体层重叠区域的长度来增大密勒电容的面积，进而增大密勒电容，降低IGBT器件在开通和关断的过程中所承受的电压的变化率，提高IGBT器件的抗闩锁能力，避免了闩锁效应导致IGBT器件出现击穿和烧毁等问题。
S403：在所述栅极表面形成第二介质层和发射极。
除此之外，本发明提供的IGBT的制作方法还包括在所述基底背面形成集电区和集电极。
本实施例提供的IGBT器件，将栅极和本体层之间的第一介质层的厚度限定在1nm～100nm的范围内，将栅极与本体层重叠区域的长度L范围限定在5nm～95nm的范围内，与现有技术相比，栅极与基底背面集电极之间的密勒电容的间距减小、面积增大，从而增大了密勒电容，降低了IGBT器件在开通和关断的过程中所承受的电压的变化率，提高了IGBT器件的抗闩锁能力，避免了闩锁效应导致IGBT器件出现击穿和烧毁等问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种IGBT器件，其特征在于，包括：
基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；
位于所述基底正面的第一介质层以及位于所述第一介质层表面的栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；
位于所述栅极表面的第二介质层以及位于所述第二介质层和所述基底正面的发射极。
2.根据权利要求1所述的IGBT器件，其特征在于，所述栅极与所述本体层重叠区域的长度范围为5nm～95nm。
3.根据权利要求2所述的IGBT器件，其特征在于，所述IGBT器件还包括：
位于所述阱区内的掺杂区，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
4.根据权利要求2或3所述的IGBT器件，其特征在于，所述IGBT器件还包括：
位于所述基底背面的集电区和集电极。
5.一种IGBT器件的制作方法，其特征在于，包括：
提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区；
在所述基底的正面形成第一介质层和栅极，所述栅极和所述本体层之间的第一介质层的厚度范围为1nm～100nm；
在所述栅极表面形成第二介质层和发射极。
6.根据权利要求5所述的方法，其特征在于，所述栅极与所述本体层重叠区域的长度范围为5nm～95nm。
7.根据权利要求6所述的方法，其特征在于，在形成所述第一介质层之前，还包括：
在所述阱区内形成掺杂区，其中，所述掺杂区的横向宽度小于所述阱区的横向宽度，所述掺杂区的深度大于所述阱区的深度，且所述掺杂区的掺杂浓度大于所述阱区的掺杂浓度。
8.根据权利要求6或7所述的方法，其特征在于，还包括：
在所述基底背面形成集电区和集电极。
CN201510776865.1A 2015-11-12 2015-11-12 Igbt器件及其制作方法 Active CN106711204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510776865.1A CN106711204B (zh) 2015-11-12 2015-11-12 Igbt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510776865.1A CN106711204B (zh) 2015-11-12 2015-11-12 Igbt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN106711204A true CN106711204A (zh) 2017-05-24
CN106711204B CN106711204B (zh) 2021-01-22

Family

ID=58930221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510776865.1A Active CN106711204B (zh) 2015-11-12 2015-11-12 Igbt器件及其制作方法

Country Status (1)

Country Link
CN (1) CN106711204B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671626A (zh) * 2018-12-12 2019-04-23 吉林华微电子股份有限公司 具有负反馈电容的igbt器件及制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373905A (zh) * 1999-09-08 2002-10-09 德蒙特福特大学 双极金属氧化物半导体场效应晶体管器件
US7888733B2 (en) * 2006-09-29 2011-02-15 Mitsubishi Electric Corporation Power semiconductor device
CN102544083A (zh) * 2010-12-10 2012-07-04 比亚迪股份有限公司 一种mos型功率器件及其制造方法
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
CN104269357A (zh) * 2013-03-26 2015-01-07 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN104517837A (zh) * 2013-09-29 2015-04-15 无锡华润上华半导体有限公司 一种绝缘栅双极型晶体管的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373905A (zh) * 1999-09-08 2002-10-09 德蒙特福特大学 双极金属氧化物半导体场效应晶体管器件
US7888733B2 (en) * 2006-09-29 2011-02-15 Mitsubishi Electric Corporation Power semiconductor device
CN102544083A (zh) * 2010-12-10 2012-07-04 比亚迪股份有限公司 一种mos型功率器件及其制造方法
CN104269357A (zh) * 2013-03-26 2015-01-07 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN104517837A (zh) * 2013-09-29 2015-04-15 无锡华润上华半导体有限公司 一种绝缘栅双极型晶体管的制造方法
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671626A (zh) * 2018-12-12 2019-04-23 吉林华微电子股份有限公司 具有负反馈电容的igbt器件及制作方法

Also Published As

Publication number Publication date
CN106711204B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN103579353B (zh) 一种具有p型辅助埋层的半超结vdmos
CN107302025B (zh) 一种具有抗单粒子效应的vdmos器件
CN101393928A (zh) 一种阳极短路的隧道泵igbt
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN103474463B (zh) 具有厚底部绝缘物中的感应净电荷区的mosfet
CN102130153B (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN107221561A (zh) 一种叠层电场调制高压mosfet结构及其制作方法
CN110429077B (zh) 一种适用于功率半导体器件的抗单粒子烧毁结构
CN103840007B (zh) 一种屏蔽栅结构的vdmos晶体管
CN102130169B (zh) 具有屏蔽栅的功率mos器件结构及其制备方法
CN106298898B (zh) 垂直导电功率器件及其制作方法
CN106298943B (zh) 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管
CN103681817A (zh) Igbt器件及其制作方法
CN106711204A (zh) Igbt器件及其制作方法
CN104362091B (zh) 双沟槽场效应管的制造方法
CN103943671A (zh) 一种功率半导体器件及其形成方法
CN103855197B (zh) 一种igbt器件及其形成方法
CN104299990A (zh) 绝缘栅双极晶体管及其制造方法
CN103872111A (zh) 一种igbt及其制作方法
CN102760761A (zh) 一种抗闩锁n型绝缘体上硅横向绝缘栅双极型晶体管
CN105244279B (zh) 一种平面型vdmos器件及其制作方法
CN103280409A (zh) 一种结型场效应晶体管的制造方法
CN104900695B (zh) 功率结型场效应管及其制造方法
CN202948930U (zh) 一种半导体器件
CN201904340U (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230927

Address after: D2-501, China Sensor Network International Innovation Park, No. 200 Linghu Avenue, Wuxi New District, Wuxi City, Jiangsu Province, 214000

Patentee after: JIANGSU ZHONGKE JUNSHINE TECHNOLOGY Co.,Ltd.

Address before: Room 1513, Hongnan investment building, 939 Jinqiao Road, Pudong New Area, Shanghai, 200120

Patentee before: SHANGHAI LIANXING ELECTRONIC Co.,Ltd.

Patentee before: JIANGSU ZHONGKE JUNSHINE TECHNOLOGY Co.,Ltd.