CN102544083A - 一种mos型功率器件及其制造方法 - Google Patents
一种mos型功率器件及其制造方法 Download PDFInfo
- Publication number
- CN102544083A CN102544083A CN2010105864399A CN201010586439A CN102544083A CN 102544083 A CN102544083 A CN 102544083A CN 2010105864399 A CN2010105864399 A CN 2010105864399A CN 201010586439 A CN201010586439 A CN 201010586439A CN 102544083 A CN102544083 A CN 102544083A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- conduction type
- well region
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明所提供了一种MOS型功率器件制造方法，包括以下步骤：(1)于一半导体基体上形成第一氧化层；(2)于第一层氧化层之上形成多晶硅层；(3)于所述多晶硅层两侧形成阻挡层；(4)于所述半导体基体上形成第一导电类型阱区；(5)去除阻挡层，于第一导电类型阱区内形成第二导电类型源区；(6)在多晶硅层之上形成第二氧化层；(7)在源区和阱区表面上形成第一金属层；(8)在所述半导体基体的背面形成背面电极。该方法先在多晶硅层两侧形成阻挡层，使得在形成第一导电类型阱区的过程中，离子注入时由于阻挡层的横向阻挡，可在保持相同沟道长度的情况下，得到更深阱深的MOS型功率器件，可有效防止闩锁效应的产生。
Description
技术领域
本发明涉及一种MOS型功率器件及其制造方法。
背景技术
半导体制造方法是一种平面制造方法，在一个衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，对电路的设计、制造方面都提出了更高的要求。为了进一步提高集成电路的整体性能，需要克服功率器件制造过程中寄生晶闸管造成的闩锁效应，闩锁效应会形成大电流，并且无法关断，最终会烧坏器件。因此防止闩锁效应的方法也得到越来越广泛的应用。
下面以IGBT功率器件为例作介绍，IGBT具有工作频率高、导通压降低、控制电路简单、可靠性好等优点，广泛应用于功率控制领域。如图1为典型的n型沟道平面IGBT结构图，其中1为p型阱区，2为n型源区，3为n-型半导体基体，4为p型集电区，5和7为二氧化硅绝缘层，8为门级多晶硅，9为发射极金属，发射极金属9与源区2欧姆接触，形成发射极，金属10为集电极金属，与集电极区4欧姆接触，形成集电极。
门极多晶硅8下方，源区2与半导体基体3之间部分的表面为沟道区域，当给门极施加相对发射极低于阈值电压的正偏电压时，沟道区域无法反型形成导电通道，源区2与半导体基体3区隔断，在器件未击穿状态下，电流无法从集电极流至发射极，器件处于关断状态。
当给门极施加相对发射极高于阈值的正偏电压时，在p型阱区1内紧邻5区的表面形成n型导电沟道，源区2与半导体基体3导通，若集电极10与发射极9之间正向偏置，n型源区2内的电子将通过P型阱区1表面的导电沟道流至 n-型半导体基体3，在半导体基体，一部分电子与空穴复合，一部分电子发射到p集电区。p集电区4内的空穴注入到3区，一部分与电子复合，一部分流到上表面附近，经源区2下方的P型阱区1到达发射极9，随着电流增大，空穴电流增加，在阱区体电阻上产生的压降增大，当该压降大到足以使源区2和阱区1之间的PN结导通时，寄生晶闸管开启，门级电压无法控制IGBT的关断，IGBT闩锁，电流急剧增大，导致器件烧毁。因此，减小阱区的体电阻，防止IGBT闩锁成为IGBT设计优化的重要内容。
传统的平面IGBT的阱区掺杂一般为在做完门极多晶硅后，直接进行阱注入，阱驱入时杂质在向下扩散的同时，也在横向扩散，阱区延伸到门极多晶硅下方，就形成沟道，因此在结深做深的同时，沟道的长度也在做长。这种阱区掺杂结构杂质分布特点为，阱杂质驱入后，阱的深度和沟道长度是一个固定的比例，阱越深，则沟道越长。为了减小阱区电阻，有效防止闩锁，希望阱的深度越深越好，同时阱的结深越深，n源区下方横向电阻的横截面积越大，也能减小体电阻。然而，对于传统的方法来讲，增大阱区深度，将会导致沟道过长，降低跨导，增大通态压降。
发明内容
本发明要解决的问题是现有技术中采用的MOS型功率器件制造方法，无法在保证短的沟道长度下，得到较大阱深的MOS型功率器件。
为了解决上述技术问题，本发明采取以下技术方案：
一种MOS型功率器件的制造方法，包括以下步骤：
(1)于一半导体基体上形成第一氧化层；
(2)于第一层氧化层之上形成多晶硅层；
(3)于所述多晶硅层两侧形成阻挡层；
(4)于所述半导体基体上形成第一导电类型阱区；
(5)去除阻挡层，于第一导电类型阱区内形成第二导电类型源区；
(6)在多晶硅层之上形成第二氧化层；
(7)在源区和阱区表面上形成第一金属层；
(8)在所述半导体基体的背面形成背面电极。
进一步的，所述步骤(4)具体为：以氧化层、多晶硅和阻挡层为掩膜，对半导体基体进行1013/cm2至1016cm2剂量的阱区离子注入。
进一步的，所述步骤(3)具体为：将第一氧化层以及多晶硅层位于半导体基体的两侧的部分进行去除，然后于剩余部分的第一氧化层以及多晶硅层上覆盖阻挡材料层，对位于半导体基体的两侧的阻挡材料层部分进行去除，形成两侧的阻挡层。
进一步的，所述第一导电类型阱区包括自半导体基体表面向下延伸并相互隔开的第一导电类型第一阱区和第一导电类型第二阱区；所述第二导电类型源区包括自第一导电类型第一阱区的表面相下延伸的第二导电类型第一源区，以及自第一导电类型第二阱区的表面向下延伸的第二导电类型第二源区。
进一步的，位于多晶硅两侧的阻挡层宽度相等。
进一步的，所述背面电极包括背面电极半导体层以及在背面电极半导体层下表面形成的第二金属层。
进一步的，所述的半导体基体为N型，所述的背面电极半导体层为N型，所述第一导电类型为P型，所述第二导电类型为N型。
进一步的，所述的半导体基体为N型，所述的背面电极半导体层为P型，所述第一导电类型为P型，所述第二导电类型为N型。
为解决现有技术存在的问题，本发明还提供一种MOS型功率器件，由下至上包括：第二金属层、背面电极半导体层、半导体基体、第一氧化层、多晶硅层、第二氧化层、第一金属层；其中半导体基体设有第二导电类型源区和第一导电类型阱区，所述的第一导电类型阱区的沟道长度与阱深的比值大于0小于等于0.7。
进一步的，所述第一导电类型阱区包括自半导体基体表面向下延伸并相互 隔开的第一导电类型第一阱区和第一导电类型第二阱区；所述第二导电类型源区包括自第一导电类型第一阱区的表面相下延伸的第二导电类型第一源区，以及自第一导电类型第二阱区的表面向下延伸的第二导电类型第二源区。
进一步的，所述背面电极包括背面电极半导体层以及在背面电极半导体层下表面形成的第二金属层。
进一步的，所述的半导体基体掺杂类型为N型，所述的背面电极半导体层为N型，所述第一导电类型为P型，所述第二导电类型为N型。
进一步的，所述的半导体基体掺杂类型为N型，所述的背面电极半导体层为P型，所述第一导电类型为P型，所述第二导电类型为N型。
本发明所提供的一种MOS型功率器件的制造方法，包括以下步骤：(1)于一半导体基体上形成第一氧化层；(2)于第一层氧化层之上形成多晶硅层；(3)于所述多晶硅层两侧形成阻挡层；(4)于所述半导体基体上形成第一导电类型阱区；(5)去除阻挡层，于第一导电类型阱区内形成第二导电类型源区；(6)在多晶硅层之上形成第二氧化层；(7)在源区和阱区表面上形成第一金属层；(8)在所述半导体基体的背面形成背面电极。该方法先在多晶硅层两侧形成阻挡层，使得在形成第一导电类型阱区的过程中，离子注入时由于阻挡层横向阻挡，可在保持相同沟道长度的情况下，得到更深阱深的MOS型功率器件，可有效防止闩锁效应的产生。
附图说明
图1为传统的n型沟道平面IGBT的结构示意图；
图2a至2d为传统IGBT阱区结构的制造方法流程图；
图3a至3h为具有本发明实施例所提供的一种MOS型功率器件的制造方法流程图；
图4为本发明实施例提供的一种MOS型功率器件结构示意图；
附图标记：1第一导电类型阱区；2第二导电类型源区；3半导体基体；4背 面电极半导体层；5第一层氧化层；6阻挡层；7第二氧化层；8多晶硅层；9第一金属层；10第二金属层。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图3a至3h为具有本发明实施例所提供的一种MOS型功率器件的制造方法流程图；如图3a至3h所示的一种MOS型功率器件的制造方法，包括如下步骤：
(1)如图3a所示：于一半导体基体3上形成第一氧化层5；在本实施例中，第一氧化层具体为厚度在0.02um至0.12um的栅氧化层，具体采用热氧化生在的方式形成于半导体基体上。
(2)如图3b所示：于第一层氧化层之上形成多晶硅层8；在本实施例中，所述的多晶硅层的厚度为0.4um-1.0um，具体采用淀积的方式形成于第一氧化层上。
(3)如图3c所示：于所述多晶硅层两侧形成阻挡层6；在本实施例中，阻挡层的厚度为0.4um-1.00um；形成阻挡层的具体步骤为：首先将第一氧化层以及多晶硅层位于半导体基体的两侧的部分进行去除，然后于剩余部分的第一氧化层以及多晶硅层上覆盖阻挡材料层，对位于半导体基体的两侧的阻挡材料层部分进行去除，形成两侧的阻挡层，该两侧的阻挡层宽度相等；其中阻挡材料层的材料可以是氮化硅或氮氧化硅以及其他能够对阱区离子注入起到阻挡作用的材料。
(4)如图3d所示：于所述半导体基体上形成第一导电类型阱区1；在本实施例中，具体地，以氧化层、多晶硅和阻挡层为掩膜，对半导体基体进行1013/cm2至1015/cm2剂量的阱区离子注入。
(5)如图3e所示：去除阻挡层，于第一导电类型阱区内离子注入形成第 二导电类型源区2；
(6)如图3f所示：在多晶硅层之上形成第二氧化层7，在本实施例中，第二氧化层通过淀积的方法形成在多晶硅层之上，厚度为0.08um-1um。
(7)如图3g所示：在源区和阱区表面上形成第一金属层9；在本实施例中所述第一金属层既与第一导电类型阱区连接，又于第二导电类型源区连接；第一金属层通过蒸渡或者溅射的方式形成；第一金属层的材料可以为铜、铝、铂等
具体地，在本实施例中，所述第一导电类型阱区包括自半导体基体表面向下延伸并相互隔开的第一导电类型第一阱区和第一导电类型第二阱区；所述第二导电类型源区包括自第一导电类型第一阱区的表面相下延伸的第二导电类型第一源区，以及自第一导电类型第二阱区的表面向下延伸的第二导电类型第二源区。
(8)在所述半导体基体的背面形成背面电极。
具体地，在本实施例中，所述背面电极包括背面电极半导体层以及在背面电极半导体层下表面形成的第二金属层；在某些实施方式中，所述的背面电极半导体层可以是在加工MOS型功率器件的正面器件结构之前形成，也可以在加工MOS型功率器件的正面器件结构之后形成。
图4为本发明实施例提供的IGBT功率器件结构示意图；由下至上包括：集电极金属层10、P型集电极区4、N型半导体基体3、第一氧化层5、多晶硅层8、第二氧化层7、发射极金属层9；其中半导体基体设有N+源区2和P型阱区1，所述的P型阱区1的沟道长度与阱深的比值大于0小于等于0.7。
具体地，在本实施例中，所述P型阱区1包括自N型半导体3基体表面向下延伸并相互隔开的P型第一阱区和P型第二阱区；所述N型源区2包括自P型第一阱区的表面相下延伸的N型第一源区，以及自P型第二阱区的表面向下延伸的N型第二源区。
具体地，在本实施例中，所述集电极包括集电极半导体层以及在集电极半 导体层下表面形成的集电极金属层。
具体地，在本实施例中，所述的MOS型功率器件具体为IGBT，其中P型阱区的深度为H2＝6um，沟道的长度为3um，阱区的体电阻为280Ω/方，在集电极和发射极两端加上电流Ice＝100A，在栅极和发射极之间加上电压Vge＝15V的条件下，器件的导通压降为1.6V，在导通压降不变的情况下，我们在集电极和发射极之间加的电压Vce＝600V，在栅极和发射极之间加的电压Vge＝15V的条件下，得到本IGBT的闩锁电流为760A；而通过现有技术所得到的如图1所示的IGBT，在沟道长度为3um时，阱区的深度仅为H1＝3um，在同样的测试条件下，导通压降也为1.6V，体电阻变成了300Ω/方，闩锁电流为670A
通过以上比较我们可以看到通过本实例所得的IGBT较于现有技术所得的IGBT，阱区体电阻每方减小了20Ω，闩锁电流增大了90A，因此在导通压降不变的情况下，体电阻减小，闩锁电流增大，有效地缓减了导通压降与闩锁效应之间的矛盾。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种MOS型功率器件的制造方法，其特征在于，包括以下步骤：
(1)于一半导体基体上形成第一氧化层；
(2)于第一层氧化层之上形成多晶硅层；
(3)于所述多晶硅层两侧形成阻挡层；
(4)于所述半导体基体上形成第一导电类型阱区；
(5)去除阻挡层，于第一导电类型阱区内形成第二导电类型源区；
(6)在多晶硅层之上形成第二氧化层；
(7)在源区和阱区表面上形成第一金属层；
(8)在所述半导体基体的背面形成背面电极。
2.根据权利要求1中所述的一种MOS型功率器件的制造方法，其特征在于：所述步骤(4)具体为：以氧化层、多晶硅和阻挡层为掩膜，对半导体基体进行1013/cm2至1015/cm2剂量的阱区离子注入。
3.根据权利要求1中所述的一种MOS型功率器件的制造方法，其特征在于：所述步骤(3)具体为：将第一氧化层以及多晶硅层位于半导体基体的两侧的部分进行去除，然后于剩余部分的第一氧化层以及多晶硅层上覆盖阻挡材料层，对位于半导体基体的两侧的阻挡材料层部分进行去除，形成两侧的阻挡层。
4.根据权利要求1中所述的一种MOS型功率器件的制造方法，其特征在于：所述第一导电类型阱区包括自半导体基体表面向下延伸并相互隔开的第一导电类型第一阱区和第一导电类型第二阱区；所述第二导电类型源区包括自第一导电类型第一阱区的表面相下延伸的第二导电类型第一源区，以及自第一导电类型第二阱区的表面向下延伸的第二导电类型第二源区。
5.根据权利要求1中所述的一种MOS型功率器件的制造方法，其特征在于：位于多晶硅两侧的阻挡层宽度相等。
6.根据权利要求1所述的一种MOS型功率器件的制造方法，其特征在于：所述背面电极包括背面电极半导体层以及在背面电极半导体层下表面形成的第二金属层。
7.根据权利要求5所述的一种MOS型功率器件的制造方法，其特征在于：所述的半导体基体掺杂类型为N型，所述的背面电极半导体层为N型，所述第一导电类型为P型，所述第二导电类型为N型。
8.根据权利要求5所述的一种MOS型功率器件的制造方法，其特征在于：所述的半导体基体掺杂类型为N型，所述的背面电极半导体层为P型，所述第一导电类型为P型，所述第二导电类型为N型。
9.一种MOS型功率器件，其特征在于，由下至上包括：第二金属层、背面电极半导体层、半导体基体、第一氧化层、多晶硅层、第二氧化层、第一金属层；其中半导体基体设有第二导电类型源区和第一导电类型阱区，所述的第一导电类型阱区的沟道长度与阱深的比值大于0小于等于0.7。
10.根据权利要求9中所述的一种MOS型功率器件，其特征在于：所述第一导电类型阱区包括自半导体基体表面向下延伸并相互隔开的第一导电类型第一阱区和第一导电类型第二阱区；所述第二导电类型源区包括自第一导电类型第一阱区的表面相下延伸的第二导电类型第一源区，以及自第一导电类型第二阱区的表面向下延伸的第二导电类型第二源区。
11.根据权利要求9所述的一种MOS型功率器件的制造方法，其特征在于：所述背面电极包括背面电极半导体层以及在背面电极半导体层下表面形成的第二金属层。
12.根据权利要求11所述的一种MOS型功率器件的制造方法，其特征在于：所述的半导体基体掺杂类型为N型，所述的背面电极半导体层为N型，所述第一导电类型为P型，所述第二导电类型为N型。
13.根据权利要求11所述的一种MOS型功率器件的制造方法，其特征在于：所述的半导体基体掺杂类型为N型，所述的背面电极半导体层为P型，所述第一导电类型为P型，所述第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010586439.9A CN102544083B (zh) | 2010-12-10 | 2010-12-10 | 一种mos型功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010586439.9A CN102544083B (zh) | 2010-12-10 | 2010-12-10 | 一种mos型功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102544083A true CN102544083A (zh) | 2012-07-04 |
| CN102544083B CN102544083B (zh) | 2015-02-04 |
Family
ID=46350543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010586439.9A Active CN102544083B (zh) | 2010-12-10 | 2010-12-10 | 一种mos型功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102544083B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103618005A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种用在双极型集成电路中的高速结型场效应晶体管 |
| CN103746045A (zh) * | 2014-02-10 | 2014-04-23 | 中国电子科技集团公司第四十四研究所 | 抑制p型特高阻硅单晶材料表面高温反型的方法 |
| CN106711204A (zh) * | 2015-11-12 | 2017-05-24 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382538A (en) * | 1990-10-16 | 1995-01-17 | Consorzio Per La Ricerca Sulla Microelectronica Nel | Method for forming MOS transistors having vertical current flow and resulting structure |
| US6429083B1 (en) * | 1999-09-24 | 2002-08-06 | Advanced Micro Devices, Inc. | Removable spacer technology using ion implantation to augment etch rate differences of spacer materials |
| CN101459131A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 高压平面功率mos器件的制造方法 |
-
2010
- 2010-12-10 CN CN201010586439.9A patent/CN102544083B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382538A (en) * | 1990-10-16 | 1995-01-17 | Consorzio Per La Ricerca Sulla Microelectronica Nel | Method for forming MOS transistors having vertical current flow and resulting structure |
| US6429083B1 (en) * | 1999-09-24 | 2002-08-06 | Advanced Micro Devices, Inc. | Removable spacer technology using ion implantation to augment etch rate differences of spacer materials |
| CN101459131A (zh) * | 2007-12-10 | 2009-06-17 | 上海华虹Nec电子有限公司 | 高压平面功率mos器件的制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103618005A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种用在双极型集成电路中的高速结型场效应晶体管 |
| CN103746045A (zh) * | 2014-02-10 | 2014-04-23 | 中国电子科技集团公司第四十四研究所 | 抑制p型特高阻硅单晶材料表面高温反型的方法 |
| CN103746045B (zh) * | 2014-02-10 | 2016-04-13 | 中国电子科技集团公司第四十四研究所 | 抑制p型特高阻硅单晶材料表面高温反型的方法 |
| CN106711204A (zh) * | 2015-11-12 | 2017-05-24 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
| CN106711204B (zh) * | 2015-11-12 | 2021-01-22 | 上海联星电子有限公司 | Igbt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102544083B (zh) | 2015-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109037312B (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| EP3659180B1 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN115985942A (zh) | 沟槽栅igbt器件和制作方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN102456690A (zh) | 半导体器件及其制造方法 | |
| CN102034815B (zh) | 一种igbt及其制作方法 | |
| CN103872097B (zh) | 功率半导体设备及其制造方法 | |
| CN102842502A (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN105762182A (zh) | 具有高抗闩锁能力的igbt器件 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| CN102544083B (zh) | 一种mos型功率器件及其制造方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
| KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR101259895B1 (ko) | 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
| CN103928507A (zh) | 一种逆导型双栅绝缘栅双极型晶体管 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN113838913A (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN105097508A (zh) | 电荷存储型igbt的制造方法 | |
| CN205621739U (zh) | 具有高抗闩锁能力的igbt器件 | |
| CN205621737U (zh) | 一种抗闩锁igbt器件 | |
| CN102842608B (zh) | 绝缘栅双极晶体管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200108 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Patentee before: BYD Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: BYD Semiconductor Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |