CN105097508A - 电荷存储型igbt的制造方法 - Google Patents
电荷存储型igbt的制造方法 Download PDFInfo
- Publication number
- CN105097508A CN105097508A CN201510545878.8A CN201510545878A CN105097508A CN 105097508 A CN105097508 A CN 105097508A CN 201510545878 A CN201510545878 A CN 201510545878A CN 105097508 A CN105097508 A CN 105097508A
- Authority
- CN
- China
- Prior art keywords
- charge storage
- trap
- layer
- region
- type igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000002347 injection Methods 0.000 claims abstract description 18
- 239000007924 injection Substances 0.000 claims abstract description 18
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 8
- 238000003860 storage Methods 0.000 claims description 92
- 239000010410 layer Substances 0.000 claims description 91
- 238000005468 ion implantation Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000005457 optimization Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种电荷存储型IGBT的制造方法，包括如下步骤：步骤一、提供半导体衬底，形成栅极结构以及P阱。步骤二、进行N型离子注入加快速热退火形成N型掺杂的电荷存储层，电荷存储层位于P阱的正下方且相接触。本发明能消除P阱掺杂浓度对电荷存储层的掺杂浓度的限制，实现电荷存储层对VCE(sat)与Eoff的权衡关系的最大限度的优化。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种电荷存储型IGBT的制造方法。
背景技术
绝缘栅双极型晶体管(InsulatedGateBipolarTransistor,IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件,其中BJT一般采用能工作在高电压和高电流下的巨型晶体管(GiantTransistor，GTR)也即电力晶体管；IGTB兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
饱和压降即VCE(sat)与关断损耗即Eoff是IGBT器件的重要两个参数，VCE(sat)与Eoff之间存在一个权衡(trade-off)，如何优化这个trade-off成为优化IGBT器件的重要目标。
引入电荷存储层(carrierstored，CS)结构，打破了传统的VCE(sat)与Eoff的trade-off关系，使其trade-off更加的优化，从而实现了更好的IGBT器件性能。
如图1所示，是电荷存储型IGBT即CSIGBT结构示意图；以沟槽栅结构为例，包括N型轻掺杂的半导体衬底如硅衬底1，在硅衬底1的栅极区域形成有沟槽，在沟槽内侧表面形成有栅氧化层2并填充有多晶硅栅3，在硅衬底1的表面形成有P阱4，P阱4的底部形成有N型掺杂的电荷存储层5，发射区6形成于P阱4中，P+注入区7形成于接触孔底部并穿过发射区6和P阱4接触，层间膜8覆盖在器件正面，正面金属层9通过接触孔和底部的发射区6接触引出源极，源极同时作为P阱的引出电极；正面金属层9和通过接触孔和多晶硅栅3接触引出栅极。
在硅衬底1的背面形成有N+掺杂的场终止层10以及P+掺杂的集电区11，背面金属层12引出集电极。
N型轻掺杂的硅衬底1作为漂移区，电荷存储层5是硅衬底1中额外在掺入N型杂质形成的，电荷存储层5作为空穴的势垒能够对空穴形成良好的阻挡从而提高整个漂移区的载流子整体浓度，对漂移区实现了电导调制，能使VCE(sat)降低；同时，电荷存储层5改善了漂移区的载流子分布，在一定的VCE(sat)条件下，可获得更小的关断时间，所以能降低关断损耗Eoff。
现有电荷存储型IGBT的制造方法中，电荷存储层5是通过磷注入之后将高温推阱形成，之后形成栅极结构以及P阱，以及后续源区等正面工艺。如图2所示，是现有方法形成的电荷存储型IGBT沿图1中的AA线的浓度曲线；曲线201对应于发射区6的掺杂浓度，曲线202对应于P阱4的掺杂浓度，曲线203对应于电荷存储层5的掺杂浓度。可知现有形成电荷存储层的方法，电荷存储层5会延伸整个P阱4的范围，电荷存储层5的掺杂会影响到P阱4的掺杂，而P阱4的掺杂浓度确定器件的开启电压(Vth)，所以为了维持开启电压的正常，电荷存储层5的掺杂浓度要远低于P阱4，这样电荷存储层5的掺杂浓度受限于P阱4的掺杂浓度，而电荷存储层5的较低掺杂浓度对优化VCE(sat)与Eoff的trade-off关系的作用较弱。
发明内容
本发明所要解决的技术问题是提供一种电荷存储型IGBT的制造方法，能消除P阱掺杂浓度对电荷存储层的掺杂浓度的限制，实现电荷存储层对VCE(sat)与Eoff的权衡关系的最大限度的优化。
为解决上述技术问题，本发明提供的电荷存储型IGBT的制造方法包括如下步骤：
步骤一、提供一轻掺杂的N型半导体衬底，电荷存储型IGBT的漂移区由所述半导体衬底形成；在所述半导体衬底正面形成栅极结构以及P阱，所述P阱采用全面P型离子注入并进行退火推阱形成，所述P阱位于所述正面的表面区域中，所述P阱用于形成所述电荷存储型IGBT的沟道区，被所述栅极结构覆盖的所述P阱的表面用于形成连接源漏区的沟道，所述电荷存储型IGBT的开启电压由所述P阱的掺杂浓度确定。
步骤二、进行N型离子注入加快速热退火形成N型掺杂的电荷存储层，通过调节所述电荷存储层的N型离子注入的注入能量使得N型离子注入深度大于等于所述P阱的深度，结合所述N型离子注入的注入能量的调节和所述快速热退火使得形成的所述电荷存储层位于所述P阱的正下方且相接触，通过减少所述电荷存储层和所述P阱相接触的交叠区域使所述电荷存储层对所述电荷存储型IGBT的开启电压的影响降低，在保证对所述电荷存储型IGBT的开启电压的影响降低的条件下通过提高所述电荷存储层的掺杂浓度使所述电荷存储型IGBT的饱和压降和关断损耗的性能同时优化。
进一步的改进是，步骤一中所述P阱的全面P型离子注入的注入离子为硼，退火推阱后所述P阱的深度为2微米～4微米。
进一步的改进是，步骤二中所述电荷存储层的N型离子注入的注入离子为磷，注入能量为3Mev～5Mev，注入角度为0度，注入剂量为1E12cm-2～1E13cm-2。
进一步的改进是，步骤一中的所述栅极结构为沟槽栅结构，包括如下形成步骤：
步骤11、采用光刻刻蚀工艺在沟槽栅形成区域形成沟槽。
步骤12、在所述沟槽底部和侧壁表面形成栅极氧化层。
步骤13、淀积多晶硅层将所述沟槽完全填充，对所述多晶硅层进行光刻刻蚀形成沟槽栅。
进一步的改进是，步骤一中的所述栅极结构为平面栅结构，包括如下形成步骤：
步骤11a、在所述半导体衬底正面表面依次形成栅极氧化层和多晶硅层。
步骤12a、对所述多晶硅层进行光刻刻蚀形成平面栅。
进一步的改进是，步骤二形成所述电荷存储层之后还包括如下正面工艺步骤：
步骤三、采用光刻加注入工艺在所述P阱表面形成由N+区组成的发射区。
步骤四、在所述半导体衬底的正面淀积层间膜，对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔，所述接触孔将底部对应的所述发射区或所述栅极结构暴露出来。
步骤五、进行P+注入在所述接触孔底部形成P+注入区，和所述发射区对应的所述接触孔底部的所述P+注入区穿过所述发射区和底部的所述P阱相接触。
步骤六、形成正面金属层，对所述正面金属层进行光刻刻蚀形成发射极和栅极，所述发射极通过所述接触孔和底部的所述发射区接触，所述栅极通过所述接触孔和底部的所述栅极结构接触。
步骤七、形成钝化层。
进一步的改进是，还包括如下背面工艺步骤：
步骤八、对所述半导体衬底进行减薄。
步骤九、在减薄后的所述半导体衬底的背面进行N型离子注入形成N+掺杂的N型场终止层。
步骤十、进行P型离子注入在所述N型场终止层的背面形成P+掺杂的集电区。
步骤十一、形成背面金属层，所述背面金属层和所述集电区接触引出集电极。
进一步的改进是，所述半导体衬底为硅衬底。
本发明通过在P阱形成后采用高能注入将N型离子注入到P阱的底部并采用快速热退火的方法形成电荷存储层，能使得电荷存储层对P阱的掺杂浓度的影响降到最低，也即使得电荷存储层的掺杂浓度对开启电压的影响降到最低，从而能消除P阱掺杂浓度对电荷存储层的掺杂浓度的限制，所以本发明能够通过增加电荷存储层的掺杂浓度，从而能够使电荷存储层的作用发挥到最大，能够实现电荷存储层对VCE(sat)与Eoff的权衡关系的最大限度的优化。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是电荷存储型IGBT结构示意图；
图2是现有方法形成的电荷存储型IGBT沿图1中的AA线的浓度曲线；
图3是本发明实施例方法流程图；
图4是本发明实施例方法形成的电荷存储型IGBT沿图1中的AA线的浓度曲线。
具体实施方式
如图3所示，是本发明实施例方法流程图；制造过程中的器件结构请参考图1所示，本发明实施例电荷存储型IGBT的制造方法包括如下步骤：
步骤一、提供一轻掺杂的N型半导体衬底1，电荷存储型IGBT的漂移区由所述半导体衬底1形成；在所述半导体衬底1正面形成栅极结构以及P阱4，所述P阱4采用全面P型离子注入并进行退火推阱形成，所述P阱4位于所述正面的表面区域中，所述P阱4用于形成所述电荷存储型IGBT的沟道区，被所述栅极结构覆盖的所述P阱4的表面用于形成连接源漏区的沟道，所述电荷存储型IGBT的开启电压由所述P阱4的掺杂浓度确定。
较佳选择为，所述半导体衬底1为硅衬底。所述P阱4的全面P型离子注入的注入离子为硼，退火推阱后所述P阱4的深度为2微米～4微米。
所述栅极结构为沟槽栅结构，包括如下形成步骤：
步骤11、采用光刻刻蚀工艺在沟槽栅3形成区域形成沟槽。
步骤12、在所述沟槽底部和侧壁表面形成栅极氧化层2。
步骤13、淀积多晶硅层将所述沟槽完全填充，对所述多晶硅层进行光刻刻蚀形成沟槽栅3。
在其他实施例中，所述栅极结构也能为平面栅结构，此时包括如下形成步骤：
步骤11a、在所述半导体衬底1正面表面依次形成栅极氧化层和多晶硅层。
步骤12a、对所述多晶硅层进行光刻刻蚀形成平面栅。
步骤二、进行N型离子注入加快速热退火形成N型掺杂的电荷存储层5，通过调节所述电荷存储层5的N型离子注入的注入能量使得N型离子注入深度大于等于所述P阱4的深度，结合所述N型离子注入的注入能量的调节和所述快速热退火使得形成的所述电荷存储层5位于所述P阱4的正下方且相接触，通过减少所述电荷存储层5和所述P阱4相接触的交叠区域使所述电荷存储层5对所述电荷存储型IGBT的开启电压的影响降低，在保证对所述电荷存储型IGBT的开启电压的影响降低的条件下通过提高所述电荷存储层5的掺杂浓度使所述电荷存储型IGBT的饱和压降和关断损耗的性能同时优化。
较佳选择为，所述电荷存储层5的N型离子注入的注入离子为磷，注入能量为3Mev～5Mev，注入角度为0度，注入剂量为1E12cm-2～1E13cm-2。
步骤二形成所述电荷存储层5之后还包括如下正面工艺步骤：
步骤三、采用光刻加注入工艺在所述P阱4表面形成由N+区组成的发射区6。
步骤四、在所述半导体衬底1的正面淀积层间膜8，对所述层间膜8进行光刻刻蚀形成穿过所述层间膜8的接触孔，所述接触孔将底部对应的所述发射区6或所述栅极结构暴露出来。
步骤五、进行P+注入在所述接触孔底部形成P+注入区7，和所述发射区6对应的所述接触孔底部的所述P+注入区7穿过所述发射区6和底部的所述P阱4相接触。
步骤六、形成正面金属层9，对所述正面金属层9进行光刻刻蚀形成发射极和栅极，所述发射极通过所述接触孔和底部的所述发射区6接触，所述栅极通过所述接触孔和底部的所述栅极结构接触。
步骤七、形成钝化层。
还包括如下背面工艺步骤：
步骤八、对所述半导体衬底1进行减薄。
步骤九、在减薄后的所述半导体衬底1的背面进行N型离子注入形成N+掺杂的N型场终止层10。
步骤十、进行P型离子注入在所述N型场终止层10的背面形成P+掺杂的集电区11。
步骤十一、形成背面金属层12，所述背面金属层12和所述集电区11接触引出集电极。
如图4所示，是本发明实施例方法形成的电荷存储型IGBT沿图1中的AA线的浓度曲线。曲线204对应于发射区6的掺杂浓度，曲线205对应于P阱4的掺杂浓度，曲线206对应于电荷存储层5的掺杂浓度。电荷存储层5直接位于P阱4底部且和P阱4接触并部分交叠，由于P阱4的主体部分的掺杂浓度有P阱4的注入和推阱工艺决定，电荷存储层5对P阱4的掺杂浓度的影响很小，所以器件的开启电压将由P阱4确定，也即电荷存储层5的掺杂浓度对开启电压的影响很小，从而不会受到P阱4的掺杂浓度的限制。所以本发明实施例消除了电荷存储层5的掺杂浓度和P阱掺杂浓度以及开启电压的矛盾关系，使得电荷存储层5的掺杂浓度完全根据优化VCE(sat)与Eoff的trade-off关系的需要而确定，从而能够使电荷存储层的作用发挥到最大，能够实现电荷存储层对VCE(sat)与Eoff的权衡关系的最大限度的优化。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种电荷存储型IGBT的制造方法，其特征在于，包括如下步骤：
步骤一、提供一轻掺杂的N型半导体衬底，电荷存储型IGBT的漂移区由所述半导体衬底形成；在所述半导体衬底正面形成栅极结构以及P阱，所述P阱采用全面P型离子注入并进行退火推阱形成，所述P阱位于所述正面的表面区域中，所述P阱用于形成所述电荷存储型IGBT的沟道区，被所述栅极结构覆盖的所述P阱的表面用于形成连接源漏区的沟道，所述电荷存储型IGBT的开启电压由所述P阱的掺杂浓度确定；
步骤二、进行N型离子注入加快速热退火形成N型掺杂的电荷存储层，通过调节所述电荷存储层的N型离子注入的注入能量使得N型离子注入深度大于等于所述P阱的深度，结合所述N型离子注入的注入能量的调节和所述快速热退火使得形成的所述电荷存储层位于所述P阱的正下方且相接触，通过减少所述电荷存储层和所述P阱相接触的交叠区域使所述电荷存储层对所述电荷存储型IGBT的开启电压的影响降低，在保证对所述电荷存储型IGBT的开启电压的影响降低的条件下通过提高所述电荷存储层的掺杂浓度使所述电荷存储型IGBT的饱和压降和关断损耗的性能同时优化。
2.如权利要求1所述的电荷存储型IGBT的制造方法，其特征在于：步骤一中所述P阱的全面P型离子注入的注入离子为硼，退火推阱后所述P阱的深度为2微米～4微米。
3.如权利要求1所述的电荷存储型IGBT的制造方法，其特征在于：步骤二中所述电荷存储层的N型离子注入的注入离子为磷，注入能量为3Mev～5Mev，注入角度为0度，注入剂量为1E12cm-2～1E13cm-2。
4.如权利要求1所述的电荷存储型IGBT的制造方法，其特征在于：步骤一中的所述栅极结构为沟槽栅结构，包括如下形成步骤：
步骤11、采用光刻刻蚀工艺在沟槽栅形成区域形成沟槽；
步骤12、在所述沟槽底部和侧壁表面形成栅极氧化层；
步骤13、淀积多晶硅层将所述沟槽完全填充，对所述多晶硅层进行光刻刻蚀形成沟槽栅。
5.如权利要求1所述的电荷存储型IGBT的制造方法，其特征在于：步骤一中的所述栅极结构为平面栅结构，包括如下形成步骤：
步骤11a、在所述半导体衬底正面表面依次形成栅极氧化层和多晶硅层；
步骤12a、对所述多晶硅层进行光刻刻蚀形成平面栅。
6.如权利要求1至5中任一权利要求所述的电荷存储型IGBT的制造方法，其特征在于：步骤二形成所述电荷存储层之后还包括如下正面工艺步骤：
步骤三、采用光刻加注入工艺在所述P阱表面形成由N+区组成的发射区；
步骤四、在所述半导体衬底的正面淀积层间膜，对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔，所述接触孔将底部对应的所述发射区或所述栅极结构暴露出来；
步骤五、进行P+注入在所述接触孔底部形成P+注入区，和所述发射区对应的所述接触孔底部的所述P+注入区穿过所述发射区和底部的所述P阱相接触；
步骤六、形成正面金属层，对所述正面金属层进行光刻刻蚀形成发射极和栅极，所述发射极通过所述接触孔和底部的所述发射区接触，所述栅极通过所述接触孔和底部的所述栅极结构接触；
步骤七、形成钝化层。
7.如权利要求6所述的电荷存储型IGBT的制造方法，其特征在于，还包括如下背面工艺步骤：
步骤八、对所述半导体衬底进行减薄；
步骤九、在减薄后的所述半导体衬底的背面进行N型离子注入形成N+掺杂的N型场终止层；
步骤十、进行P型离子注入在所述N型场终止层的背面形成P+掺杂的集电区；
步骤十一、形成背面金属层，所述背面金属层和所述集电区接触引出集电极。
8.如权利要求1所述的电荷存储型IGBT的制造方法，其特征在于：所述半导体衬底为硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510545878.8A CN105097508A (zh) | 2015-08-31 | 2015-08-31 | 电荷存储型igbt的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510545878.8A CN105097508A (zh) | 2015-08-31 | 2015-08-31 | 电荷存储型igbt的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105097508A true CN105097508A (zh) | 2015-11-25 |
Family
ID=54577667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510545878.8A Pending CN105097508A (zh) | 2015-08-31 | 2015-08-31 | 电荷存储型igbt的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097508A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057879A (zh) * | 2016-08-16 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | Igbt器件及其制造方法 |
| CN107851666A (zh) * | 2016-02-15 | 2018-03-27 | 富士电机株式会社 | 半导体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1705136A (zh) * | 2004-05-31 | 2005-12-07 | 三菱电机株式会社 | 绝缘栅型半导体器件 |
| JP2011233806A (ja) * | 2010-04-30 | 2011-11-17 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置及びその製造方法 |
| CN103531620A (zh) * | 2013-10-30 | 2014-01-22 | 国家电网公司 | 一种基于n型注入层的igbt芯片及其制造方法 |
| CN103715085A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种cstbt的制造方法 |
| CN103794638A (zh) * | 2012-10-26 | 2014-05-14 | 中国科学院微电子研究所 | 一种igbt器件及其制作方法 |
-
2015
- 2015-08-31 CN CN201510545878.8A patent/CN105097508A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1705136A (zh) * | 2004-05-31 | 2005-12-07 | 三菱电机株式会社 | 绝缘栅型半导体器件 |
| JP2011233806A (ja) * | 2010-04-30 | 2011-11-17 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置及びその製造方法 |
| CN103794638A (zh) * | 2012-10-26 | 2014-05-14 | 中国科学院微电子研究所 | 一种igbt器件及其制作方法 |
| CN103531620A (zh) * | 2013-10-30 | 2014-01-22 | 国家电网公司 | 一种基于n型注入层的igbt芯片及其制造方法 |
| CN103715085A (zh) * | 2013-12-30 | 2014-04-09 | 电子科技大学 | 一种cstbt的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王彩琳: "《电力半导体新器件及其制造技术》", 30 June 2015, 机械工业出版社 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107851666A (zh) * | 2016-02-15 | 2018-03-27 | 富士电机株式会社 | 半导体装置 |
| US11676960B2 (en) | 2016-02-15 | 2023-06-13 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN106057879A (zh) * | 2016-08-16 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | Igbt器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| US10084073B2 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN106098762A (zh) | 一种rc‑igbt器件及其制备方法 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 | |
| CN106067481B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN105097508A (zh) | 电荷存储型igbt的制造方法 | |
| CN113838914B (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN103531621A (zh) | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN102544083A (zh) | 一种mos型功率器件及其制造方法 | |
| CN106057878A (zh) | Igbt器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |