CN107851666A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107851666A
CN107851666A CN201780002602.2A CN201780002602A CN107851666A CN 107851666 A CN107851666 A CN 107851666A CN 201780002602 A CN201780002602 A CN 201780002602A CN 107851666 A CN107851666 A CN 107851666A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor substrate
accumulation
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780002602.2A
Other languages
English (en)
Other versions
CN107851666B (zh
Inventor
小野泽勇
小野泽勇一
大井幸多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107851666A publication Critical patent/CN107851666A/zh
Application granted granted Critical
Publication of CN107851666B publication Critical patent/CN107851666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L27/0629—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H01L21/8249—
    • H01L27/0727—
    • H01L29/0615—
    • H01L29/0696—
    • H01L29/0834—
    • H01L29/1095—
    • H01L29/407—
    • H01L29/4238—
    • H01L29/7397—
    • H01L29/78—
    • H01L29/0692—
    • H01L29/0804—
    • H01L29/6634—
    • H01L29/7325—
    • H01L29/8613—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种半导体装置，具备：半导体基板；第一导电型的漂移层，其形成于半导体基板；第二导电型的基区，其在半导体基板，形成于漂移层的上方；以及第一导电型的积累层，其设置于漂移层与基区之间，且浓度比漂移层高浓度，积累层具有第一积累区和第二积累区，所述第二积累区在俯视时积累层与不同区域的边界侧，形成得比第一积累区浅。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知在具有沟槽部的半导体装置中，在沟槽部之间形成高浓度的积累层的方案(例如，参照专利文献1)。另外，在利用离子注入形成积累层的情况下，为了防止沟道效应，以预定的角度进行离子注入。
专利文献1：日本特开2012-43890号公报
发明内容
技术问题
然而，在以往的半导体装置中，由于以预定的角度进行离子注入，所以离子在离子注入用的抗蚀剂附近减速。在离子减速的区域中，有时积累层形成得浅而栅极阈值降低。
技术方案
在本发明的第一方式中，提供一种半导体装置，具备：半导体基板；第一导电型的漂移层，其形成于半导体基板；第二导电型的基区，其在半导体基板形成于漂移层的上方；以及第一导电型的积累层，其设置于漂移层与基区之间，且浓度比漂移层的浓度高，积累层具有第一积累区和第二积累区，所述第二积累区在俯视时积累层与不同区域的边界侧，形成得比第一积累区浅。
半导体装置可以具备形成于半导体基板的晶体管部。晶体管部可以具有：多个沟槽部，其形成于半导体基板的正面，且沿预先确定的方向排列；和第一导电型的发射区，其在半导体基板的正面，形成在多个沟槽部之间，且浓度比漂移层的浓度高。第一积累区以及第二积累区可以形成于多个沟槽部之间。
晶体管部可以在晶体管部的排列方向的一端，具有在多个沟槽部之间未形成有发射区的边界区。
晶体管部可以在晶体管部的排列方向的一端和与该一端相反侧的另一端这两端，具有在多个沟槽部之间未形成有发射区的边界区。
边界区的第二积累区的宽度可以等于由多个沟槽部围起的台面的宽度。
半导体基板在边界区的半导体基板的正面，具有浓度比基区的浓度高的第二导电型的接触区。
漂移层可以在边界区与基区连接。
在与半导体基板的正面平行的方向，第二积累区的深度可以逐渐变化。
半导体装置可以还具备形成于半导体基板的二极管部。边界区可以形成于晶体管部的与二极管部的边界侧。
第二积累区可以包括至少形成于深度与基区的深度方向的中心位置相同的区域。
第二积累区的下端的杂质浓度可以比第一积累区的下端的杂质浓度低。
半导体装置可以在俯视时晶体管部所延伸的延伸方向侧的半导体基板的正面，还具备第二导电型的阱区。第二积累区可以俯视时形成于积累层的与阱区的边界侧。
在本发明的第二方式，提供一种半导体装置，具备：半导体基板；第一导电型的漂移层，其形成于半导体基板；第二导电型的基区，其在半导体基板，形成于漂移层的上方；第一导电型的积累层，其设置于漂移层与基区之间，且浓度比漂移层的浓度高；多个沟槽部，其形成于半导体基板的正面，且沿预先确定的排列方向排列，积累层在多个沟槽部的排列方向的一端具有第一积累区和第二积累区，所述第二积累区在俯视时积累层与不同区域的边界侧，形成得比第一积累区浅。
应予说明，上述的发明内容没有列举出本发明的全部特征。另外，这些特征组的子组合也可成为发明。
附图说明
图1是表示实施例1的半导体装置100的一个例子的俯视图。
图2是表示实施例1的半导体装置100的a-a'截面的一个例子的图。
图3是表示比较例1的半导体装置500的一个例子的俯视图。
图4表示比较例1的半导体装置500的b-b'截面的一个例子。
图5是表示实施例2的半导体装置100的一个例子的俯视图。
图6是表示实施例2的半导体装置100的c-c'截面的一个例子的图。
图7表示半导体装置100的俯视图的一个例子。
图8表示在图7的区域A中积累层16的形成方法的概要。
图9表示在图7的区域B中积累层16的形成方法的概要。
图10表示放大了沟槽部的附近的结构的一个例子。
图11表示实施例3的半导体装置100的俯视图的一个例子。
图12是表示实施例3的半导体装置100的d-d'截面的一个例子的图。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，以下的实施方式不限定专利权利要求的发明。另外，在实施方式中所说明的特征的全部组合未必都是发明的解决方案所必须的。
[实施例1]
图1是表示实施例1的半导体装置100的一个例子的俯视图。本例的半导体装置100是具有晶体管部70以及二极管部80的半导体芯片，所述晶体管部70包括IGBT(InsulatedGate Bipolar Transistor：绝缘栅双极型晶体管)等晶体管，所述二极管部80包括FWD(Free Wheel Diode：续流二极管)等二极管。另外，晶体管部70在俯视时晶体管部70与二极管部80的边界侧具有边界区75。图1中示出了芯片端部周边的芯片的正面，省略了其他的区域。
在本说明书中，X方向与Y方向是相互垂直的方向，Z方向是与X‐Y平面垂直的方向。X方向、Y方向以及Z方向构成所谓的右手系。本例的半导体基板在+Z方向具有正面，在-Z方向具有背面。应予说明，“上”以及“上方”是指+Z方向。与此相对，“下”以及“下方”是指-Z方向。
另外，图1中示出了半导体装置100的半导体基板的有源区，而半导体装置100可以以包围有源区的方式具有边缘终端区。有源区是指在将半导体装置100控制为导通状态的情况下有电流流通的区域。边缘终端区缓解半导体基板的正面侧的电场集中。边缘终端区具有例如保护环、场板、降低表面电场部或者将它们组合而成的结构。
本例的半导体装置100在芯片的正面侧，具有栅电极50、发射电极52、栅沟槽部40、虚设沟槽部30、发射极沟槽部60、阱区17、发射区12、基区14、接触区15以及接触孔54、55、56。
在半导体基板的正面侧的内部，形成有栅沟槽部40、虚设沟槽部30、发射极沟槽部60、阱区17、发射区12、基区14以及接触区15。在半导体基板的正面的上方，设置有发射电极52以及栅电极50。在发射电极52以及栅电极50与半导体基板的正面之间形成有层间绝缘膜，但图1中省略。
接触孔54、55、56以贯通形成于半导体基板的上方的层间绝缘膜的方式形成。形成接触孔54、55、56的位置不特别限于本例。
发射电极52形成于栅沟槽部40、虚设沟槽部30、发射极沟槽部60、阱区17、发射区12、基区14以及接触区15的上方。发射电极52通过接触孔54、56而与半导体基板接触。发射电极52由包括金属的材料形成。在一个例子中，发射电极52的至少一部分区域由铝形成。发射电极52也可以具有由包含钨的材料形成的区域。本例的发射电极52以分别对应于晶体管部70以及二极管部80的方式设置。
栅电极50通过接触孔55而与半导体基板接触。其中，栅电极50不形成于虚设沟槽部30以及发射极沟槽部60的上方。栅电极50由包含金属的材料形成。在一个例子中，栅电极50的至少一部分区域由铝形成。栅电极50也可以具有由包含钨的材料形成的区域。本例的栅电极50以分别对应于晶体管部70以及二极管部80的方式设置。本例的栅电极50由与发射电极52相同的材料形成。但是，栅电极50也可以由与发射电极52不同的材料形成。
虚设沟槽部30以沿预先确定的延伸方向延伸的方式形成在半导体基板的正面。虚设沟槽部30在晶体管部70的区域沿着预定的排列方向，以与栅沟槽部40之间预定的间隔排列有一个以上。本例的虚设沟槽部30具有直线形状，以沿与排列方向垂直的方向延伸的方式形成。在本说明书中，沟槽部的排列方向是指X轴方向，沟槽部的延伸方向是指Y轴方向。
栅沟槽部40具有对置部41以及突出部43。对置部41在与虚设沟槽部30对置的范围，以沿所述的延伸方向延伸的方式形成。换言之，对置部41形成为与虚设沟槽部30平行。突出部43从对置部41进一步延伸，形成于与虚设沟槽部30不对置的范围。在本例中，设置于虚设沟槽部30两侧的两个对置部41通过一个突出部43连接。突出部43的至少一部分可以具有曲线形状。
本例的栅沟槽部40以及虚设沟槽部30沿预定的排列方向交替地配置。另外，各沟槽部可以以一定的间隔配置。但是，各沟槽的配置不限于上述的例子。可以在两个虚设沟槽部30之间配置多个栅沟槽部40。另外，设置于各个虚设沟槽部30之间的栅沟槽部40的数量也可以不恒定。
接触孔55形成于覆盖突出部43的绝缘层。接触孔55可以对应于突出部43中距离对置部41最远的区域而形成。本例的突出部43在距离对置部41最远的区域，具有沿与对置部41正交的方向延伸的部分。接触孔55可以对应于突出部43的该部分而形成。
发射极沟槽部60设置于二极管部80的区域。发射极沟槽部60可以具有与栅沟槽部40相同的形状。但是，发射极沟槽部60的延伸方向上的长度可以比栅沟槽部40的延伸方向上的长度短。本例的发射极沟槽部60的长度与虚设沟槽部30相同。
阱区17从设置栅电极50的一侧，在预定的范围形成。虚设沟槽部30、发射极沟槽部60以及对置部41的栅电极50侧的一部分区域形成于阱区17。突出部43可以整体形成于阱区17。半导体基板具有第一导电型，阱区17具有与半导体基板的导电型不同的第二导电型。本例的半导体基板为N-型，阱区17为P+型。在本例中，将第一导电型设为N型，将第二导电型设为P型而进行说明。但是，也可以将第一导电型设为P型，将第二导电型设为N型。
基区14形成于被各沟槽部夹着的区域。基区14是杂质浓度比阱区17低的第二导电型。本例的基区14为P-型。
接触区15是在基区14的正面，杂质浓度比基区14高的第二导电型的区域。本例的接触区15为P+型。发射区12在晶体管部70，在接触区15的正面的一部分，选择性地形成为杂质浓度比半导体基板高的第一导电型的区域。本例的发射区12为N+型。
接触区15以及发射区12分别从相邻的一个沟槽部形成到另一个沟槽部。晶体管部70的一个以上的接触区15以及一个以上的发射区12在被各沟槽部夹着的区域，以沿着沟槽部的延伸方向交替地露出的方式形成。
接触孔54在晶体管部70，形成于接触区15、发射区12以及虚设沟槽部30这各区域的上方。本例的接触孔54以跨发射区12和接触区15的方式形成。接触孔54可以形成为使发射区12的正面的整个范围露出。另外，接触孔54也可以形成为使接触区15的正面的整个范围露出。但是，接触孔54不形成在与基区14以及阱区17对应的区域。
另外，接触孔54在二极管部80，形成于接触区15、基区14以及发射极沟槽部60这各区域的上方。在本例中晶体管部70的接触孔54与二极管部80的接触孔54在各沟槽部的延伸方向具有相同的长度。
边界区75在晶体管部70，形成于俯视时晶体管部70与晶体管部70以外的区域的边界附近。边界区75可以设置于晶体管部70的X轴方向上的与其他区域的边界、以及晶体管部70的Y轴方向上的与其他区域的边界中的任一个边界附近。本例的边界区75形成于晶体管部70的X轴方向的正侧的与二极管部80侧的边界侧。边界区75具备虚设沟槽部30以及栅沟槽部40。边界区75在半导体基板的正面，不具有发射区12。例如，边界区75在半导体基板的正面，具有接触区15。另外，边界区75可以在半导体基板的正面，具有基区14。
图2是表示实施例1的半导体装置100的a-a'截面的一个例子的图。本例的半导体装置100在该截面，具有半导体基板10、发射电极52以及集电电极24。发射电极52形成于半导体基板10的正面。发射电极52与发射极端子53电连接。
集电电极24形成于半导体基板10的背面。集电电极24与集电极端子电连接。发射电极52以及集电电极24由金属等导电材料形成。另外，在本说明书，将基板、层、区域等各部件的发射电极52侧的面称为正面，将集电电极24侧的面称为背面或者底部。另外，将连结发射电极52与集电电极24的方向称为深度方向。
半导体基板10可以是硅基板，也可以是碳化硅基板、氮化物半导体基板之类的化合物半导体基板等。在半导体基板10的正面侧，形成有P-型的基区14。另外，N+型的发射区12选择性地形成于基区14的正面侧的一部分区域。另外，半导体基板10还具有N+型的积累层16、N-型的漂移区18、N-型的缓冲区20、P+型的集电区22、以及N+型的阴极区82。
积累层16形成于基区14的背面侧。积累层16形成为杂质浓度比漂移区18的杂质浓度高。在一个例子中，积累层16通过从半导体基板10的正面侧注入磷等N型杂质而形成。
另外，积累层16形成于半导体基板10的台面部。在本说明书中，半导体基板10的台面部是指被沟槽部夹着的台地状的部分。本例的台面部示出了夹在虚设沟槽部30与栅沟槽部40之间的部分，但只要是被沟槽部夹着的区域即可，并不限于本例。例如，积累层16形成于虚设沟槽部30与栅沟槽部40之间的台面部。积累层16可以设置成覆盖虚设沟槽部30与栅沟槽部40之间的各区域。通过设置积累层16，从而抑制在导通状态下从集电区22注入到了漂移区18的空穴向基区14流入，因此可提高电子从发射区12向基区14的注入促进效果。由此，导通电压减小。
积累层16具备积累层16a以及积累层16b。积累层16a形成于晶体管部70的多个沟槽部之间。积累层16a的一部分也可以形成于边界区75。积累层16a是积累层16的第一积累区的一个例子。
积累层16b形成于边界区75的多个沟槽部之间。积累层16b配置于俯视时的积累层16与不同区域的边界侧。即积累层16b配置于积累层16a的外周侧。积累层16b的一部分可以形成于边界区75。另外，积累层16b在半导体基板10，形成得比积累层16a浅。通过使积累层16b形成得浅，从而在边界区75易于发生场板效应而耐压提高。
即，与形成了积累层16a的区域中的耐压Vb1相比，形成了积累层16b的区域中的耐压Vb2大。积累层16b是积累层16的第二积累区的一个例子。本例的积累层16b的宽度与由多个沟槽部围起的台面宽度相等。本例的积累层16b的宽度等于虚设沟槽部30与栅沟槽部40之间的宽度。在本说明书中台面宽度是指沟槽部的排列方向上的台面部的宽度。即，台面宽度是指相邻的沟槽部彼此之间的半导体基板10的宽度。
漂移区18形成于积累层16的背面侧。缓冲区20形成于漂移区18的背面侧。缓冲区20的杂质浓度比漂移区18的杂质浓度高。缓冲区20可以作为防止从基区14的背面侧扩展的耗尽层到达集电区22以及阴极区82的场终止层发挥功能。
集电区22在晶体管部70的区域，形成于缓冲区20的背面侧。阴极区82在二极管部80的区域，形成于缓冲区20的背面侧。另外，在集电区22以及阴极区82的背面设置有集电电极24。
应予说明，在边界区75的背面侧，可以形成集电区22，也可以形成阴极区82。在本例中，形成集电区22。
在半导体基板10的正面侧，形成有一个以上的栅沟槽部40、一个以上的虚设沟槽部30、以及一个以上的发射极沟槽部60。各沟槽部从半导体基板10的正面，贯通基区14而到达漂移区18。在本例中栅沟槽部40以及虚设沟槽部30从半导体基板10的正面，贯通发射区12、基区14以及积累层16而到达漂移区18。另外，发射极沟槽部60从半导体基板10的正面，贯通基区14以及积累层16而到达漂移区18。
栅沟槽部40具有形成于半导体基板10的正面侧的绝缘膜42以及栅导电部44。
栅导电部44在栅沟槽部40中形成于半导体基板10的正面侧。栅导电部44包括至少与相邻的基区14对置的区域。各个栅导电部44与栅极端子51电连接。在本例中，如图1所示在突出部43，栅导电部44与栅电极50电连接。另外，栅电极50与栅极端子51电连接。如果经由栅极端子51而在栅导电部44施加预定的电压，则在基区14中与栅沟槽接触的界面的表层形成沟道。本例的栅导电部44由多晶硅等导电材料形成。栅导电部44是栅沟槽部40的第一导电部的一个例子。
绝缘膜42以覆盖栅导电部44的周围的方式形成。即，绝缘膜42将栅导电部44与半导体基板10绝缘。绝缘膜42可以通过使栅沟槽的内壁的半导体氧化或者氮化而形成。
虚设沟槽部30具有形成于半导体基板10的正面侧的绝缘膜32以及虚设导电部34。
虚设导电部34在虚设沟槽部30中，形成于半导体基板10的正面侧。虚设导电部34可以由与栅导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向具有与栅导电部44相同的长度。虚设导电部34是虚设沟槽部30的第一导电部的一个例子。
绝缘膜32以覆盖虚设导电部34的侧面以及底面的方式形成。即，绝缘膜32将虚设导电部34与半导体基板10绝缘。绝缘膜32可以通过使虚设沟槽的内壁的半导体氧化或者氮化而形成。
二极管部80设置于晶体管部70的附近的区域。二极管部80具有与晶体管部70同一层的基区14、积累层16、漂移区18以及缓冲区20。在二极管部80的缓冲区20的背面侧设置有阴极区82。另外，二极管部80具有一个以上的发射极沟槽部60。另外，在二极管部80，不形成发射区12。
发射极沟槽部60从基区14的正面侧贯通基区14以及积累层16，形成到漂移区18。各个发射极沟槽部60具备绝缘膜62以及发射极导电部64。
发射极导电部64在发射极沟槽部60中，形成于半导体基板10的正面侧。发射极导电部64与发射极端子53电连接。
绝缘膜62以覆盖发射极导电部64的侧面以及底面的方式形成。另外，绝缘膜62以覆盖发射极沟槽的内壁的方式形成。
边界区75是指在俯视时的晶体管部70与其他区域的边界侧没有形成发射区12的区域。本例的边界区75在晶体管部70的排列方向的一端，在多个沟槽部之间不形成发射区12。在一个例子中，晶体管部70的排列方向的一端是指晶体管部70的与二极管部80的边界的X轴正方向侧的区域。本例的边界区75在边界区75的半导体基板10的正面，具有接触区15。
[比较例1]
图3是表示比较例1的半导体装置500的一个例子的俯视图。图4示出比较例1的半导体装置500的b-b'截面的一个例子。本例的半导体装置500与实施例1的半导体装置100的不同点是在区域575也形成发射区512。
本例的半导体装置500具备晶体管部570以及二极管部580。半导体装置500在半导体基板510的正面，具备发射区512、基区514、接触区515、积累层516、阱区517、层间绝缘膜526、虚设沟槽部530、栅沟槽部540、发射极沟槽部560、栅电极550以及发射电极552。虚设沟槽部530具有绝缘膜532以及虚设导电部534，栅沟槽部540具有绝缘膜542以及栅导电部544。发射极沟槽部560具有绝缘膜562以及发射极导电部564。积累层516包括积累层516a以及积累层516b。
另外，本例的半导体装置500具有形成于半导体基板510的漂移区518、缓冲区520、集电区522以及阴极区582。在半导体基板510的背面侧，形成有集电电极524。应予说明，栅电极550与栅极端子551连接，经由接触孔555与半导体基板510连接。另外，发射电极552与发射极端子553连接，经由接触孔554或者接触孔556与半导体基板510连接。
区域575形成于俯视时晶体管部570的与其他区域的边界侧。区域575具有作为形成得浅的积累层516的积累层516b。这里，区域575在半导体基板510的正面具有发射区512。因此，在区域575，发射区512与积累层516b之间的距离变短。由此，半导体装置500的栅极阈值降低。
[实施例2]
图5是表示实施例2的半导体装置100的一个例子的俯视图。图6是表示实施例2的半导体装置100的c-c'截面的一个例子的图。本例的半导体装置100在晶体管部70的与其他区域的边界侧，具有没有形成发射区12的边界区75。本例的边界区75在半导体装置100的c-c'截面中，对应于从没有形成发射区12的区域到发射极沟槽部60的晶体管部70侧的区域为止。本例的半导体装置100与实施例1的半导体装置100的不同点在于，在边界区75，在半导体基板10的正面具有基区14。这样，半导体装置100可以在边界区75的半导体基板10的正面，不形成接触区15。
本例的半导体装置100与实施例1的半导体装置100相同地，在边界区75，不具有发射区12。因此，即使在边界区75，积累层16b形成得浅的情况下，发射区12与积累层16b的距离也不变短。因此，本例的半导体装置100能够抑制边界区75的栅极阈值的降低。
图7示出半导体装置100的俯视图的一个例子。本例的半导体装置100是具有形成了有源区102以及外侧区105的半导体基板10的半导体芯片。
有源区102是在使半导体装置100驱动时有电流流通的区域。在有源区102，设置有多个晶体管部70以及二极管部80。晶体管部70以及二极管部80在有源区102，沿X轴方向交替地配置。另外，晶体管部70以及二极管部80沿Y轴方向分别形成三列。
外侧区105设置于有源区102的外侧。有源区102的外侧是指不被有源区102包围，且与有源区102的中心相比更靠近半导体基板10的端部的区域。外侧区105也可以包围有源区102的周围。在一个例子中，外侧区105具备栅极焊垫、传感部以及温度检测部。另外，在外侧区105的更外侧，可以设置边缘终端区109等。
区域A表示晶体管部70的+X侧的边界与二极管部80的-X侧的边界相对的区域。在一个例子中，边界区75形成于区域A中的晶体管部70的区域。
区域B表示晶体管部70的-X侧的边界与二极管部80的+X侧的边界相对的区域。在一个例子中，边界区75形成于区域B中的晶体管部70的区域。应予说明，边界区75可以形成于区域A以及区域B这两个区域中的晶体管部70的区域。
区域A以及区域B均包括晶体管部70与二极管部80的边界。另外，积累层16仅形成于晶体管部70，不形成于二极管部80。因此，在积累层16的离子注入时，在区域A以及区域B配置离子注入用的抗蚀剂的端部。因此，在区域A以及区域B形成有形成得浅的积累层16b。
本例的晶体管部70以及二极管部80的配置只是一个例子。晶体管部70以及二极管部80的配置可以根据半导体装置100的规格适当地变更。换言之，边界区75的形成区域也可以根据晶体管部70的配置变更。
图8表示在图7的区域A中积累层16的形成方法的概要。图9表示在图7的区域B中积累层16的形成方法的概要。
积累层16由于需要形成在比基区14深的区域，所以有时以高加速度进行离子注入。另外，在以高加速度进行离子注入的情况下，为了防止因沟道效应而导致离子被注入到比目标位置深的位置，以预定的角度进行离子注入。如果以预定的角度进行离子注入，则如图7的区域A和/或区域B，有时在抗蚀剂95的端部附近离子因抗蚀剂95而减速。因此，在区域A和/或区域B有时离子射入到比目标位置浅的位置。
例如，在从+X方向向-X方向以预定的角度进行离子注入的情况下，在区域A，形成积累层16b。另一方面，在从-X方向向+X方向以预定的角度进行离子注入的情况下，在区域B，形成积累层16b。
本例的边界区75具有结构不同的三个台面部。边界区75根据台面部的结构，具有边界区75a、边界区75b以及边界区75c这三个区域。边界区75a、边界区75b以及边界区75c的共同点是均不具有发射区12。
边界区75a相对于边界区75b以及边界区75c，设置于与设置有二极管部80的一侧相反侧的位置。边界区75a是在虚设沟槽部30与栅沟槽部40之间，形成有基区14以及积累层16a的区域。
边界区75b设置于边界区75a与边界区75c之间。边界区75b是在虚设沟槽部30与栅沟槽部40之间，形成有基区14以及积累层16b的区域。
边界区75c相对于边界区75a以及边界区75b，设置于边界区75的二极管部80侧。边界区75c是在栅沟槽部40与发射极沟槽部60之间，仅形成有基区14的区域。另外，对于边界区75c而言，在栅沟槽部40与发射极沟槽部60之间，基区14与漂移区18连接。换言之，边界区75c在栅沟槽部40与发射极沟槽部60之间，不形成积累层16。由此，半导体装置100在电场集中的边界区75，能够提高耐压。另外，在不形成积累层16的区域中，易于吸引空穴。优选在边界区75，至少具有一条沟槽的量的不形成积累层16的边界区75c。
应予说明，本例的边界区75在晶体管部70的排列方向的一端，以与二极管部80相邻的方式形成。但是，如图8以及图9所示，边界区75可以形成在晶体管部70的一端和相反侧的另一端这两端。在该情况下，半导体装置100在积累层16的离子注入后，使注入方向旋转180度后再次实施离子注入。例如，半导体装置100在从+X方向朝向-X方向被进行了离子注入后，从-X方向朝向+X方向被进行离子注入。由此，半导体装置100能够在晶体管部70的+X侧和晶体管部70的-X侧这两侧形成积累层16b。
图10表示放大了沟槽部的附近的结构的一个例子。该图为了说明虚设沟槽部30以及栅沟槽部40的附近的尺寸，仅抽取一部分的结构而图示。
积累层16b可以包括至少形成于深度与基区14的深度方向的中心位置相同的区域。即，积累层16b以包含与基区14的深度方向的中心位置相同的深度的程度形成得浅。这里，如果将DC设为基区14的中心位置的深度，将DT设为积累层16b的上端从半导体基板10的正面起算的深度，将DB设为积累层16b的下端从半导体基板10的正面起算的深度，则DT＜DC＜DB成立。
另外，积累层16b的下端的杂质浓度可以比第一积累区的下端的杂质浓度低。即，积累层16b在半导体基板10的深度方向形成得浅是指除了积累层16b形成于积累层16a的上方以外，还包括积累层16b的杂质浓度分布移动到比积累层16a的杂质浓度分布更靠近半导体基板10的正面侧的位置的情形。应予说明，积累层16的杂质浓度可以与基区14的杂质浓度相同或者比基区14的杂质浓度大。例如，积累层16的杂质浓度为1E16cm-3以上且1E18m-3以下。应予说明，E是指10的乘方，例如1E16cm-3是指1×1016cm-3。
积累层16b可以与积累层16a相比以0.1μm以上且1.0μm以下的范围形成得浅，更优选为以0.3μm以上且0.7μm以下的范围形成得浅。例如，积累层16b形成为比积累层16a浅0.5μm。积累层16b的深度通过在积累层16的离子注入时变更半导体基板10的倾斜角度而调整。另外，积累层16b的深度也根据抗蚀剂95的厚度和/或材质而变更。应予说明，使积累层16b浅到什么程度可以根据发射区12以及基区14的深度、和/或沟槽部的深度等而决定。应予说明，本例的发射区12、基区14以及积累层16分别具有0.5μm、1.5μm以及2.5μm的厚度。
[实施例3]
图11表示实施例3的半导体装置100的俯视图的一个例子。图12是表示实施例3的半导体装置100的d-d'截面的一个例子的图。
阱区17设置于俯视时晶体管部70所延伸的延伸方向侧的半导体基板10的正面。本例的阱区17形成于晶体管部70的-Y轴方向侧，但也可以形成于晶体管部70的+Y轴方向侧。
积累层16b形成于俯视时积累层16的与阱区17的边界侧。本例的积累层16通过从-Y方向朝向+Y方向进行离子注入而形成。因此，积累层16在晶体管部70的与位于-Y轴方向侧的阱区17相邻的区域，具有积累层16b。积累层16b可以不与阱区17接触，隔着基区14而分离。
积累层16b的深度在与半导体基板10的正面平行的方向上逐渐变化。例如，积累层16b的深度在与半导体基板10的正面平行的方向上逐渐变浅。本例的积累层16b在半导体基板10的d-d'截面，朝向Y轴方向的负侧方向，积累层16b形成为逐渐变浅。积累层16b可以在积累层16b的-Y轴侧的区域与积累层16a相比以0.1μm以上且1.0μm以下的范围形成得浅，更优选为以0.3μm以上且0.7μm以下的范围形成得浅。例如，积累层16b在积累层16b的-Y轴侧的区域形成为比积累层16a浅0.5μm。由此，与形成了积累层16a的区域的耐压Vb1相比，形成了积累层16b的区域的耐压Vb2变大。因此，本例的半导体装置100在要求耐压的阱区17侧的区域，能够提高耐压。
应予说明，形成了阱区17的区域的耐压Vb3比耐压Vb1以及耐压Vb2还大。另外，如所述那样在积累层16b与阱区17之间，通过隔着杂质浓度比阱区17低的基区14，能够缓解电场强度，能够进一步提高耐压Vb2。
半导体装置100可以与实施例1以及实施例2的离子注入方法组合而使用。在一个例子中，半导体装置100使用沿X轴方向倾斜进行离子注入的实施例1的方法和沿Y轴方向倾斜进行离子注入的实施例3的方法，形成积累层16。例如，为了积累层16的杂质浓度成为预定的值，对半导体装置100分为沿X轴方向倾斜的方法和沿Y轴方向倾斜的方法而实施。由此，半导体装置100能够将晶体管部70的+X轴方向侧、-X轴方向侧、+Y轴方向侧以及-Y轴方向侧的全部边界侧的积累层16形成得浅。在该情况下，半导体装置100能够提高晶体管部70的周围的全部边界附近的耐压。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。本领域技术人员知晓在上述实施方式中可追加各种变更或改良。从专利权利要求的记载可知，追加了该各种变更或改良的方式也包含在本发明的技术范围中。
应该注意，专利权利要求、说明书及附图中所示的装置及方法中的动作、次序、步骤及阶段等各处理的执行顺序只要没有特别明确表示为“之前”、“在…以前”等，另外，没有在后续处理中使用前处理的输出，就可以以任意的顺序实现。对于专利权利要求、说明书及附图中的动作流程而言，即使为了便于说明而使用“首先”、“接着”等进行了说明，也并不意味着必须按照该顺序进行实施。
符号说明
10：半导体基板，12：发射区，14：基区，15：接触区，16：积累层，17：阱区，18：漂移区，20：缓冲区，22：集电区，24：集电电极，26：层间绝缘膜，30：虚设沟槽部，32：绝缘膜，34：虚设导电部，40：栅沟槽部，41：对置部，42：绝缘膜，43：突出部，44：栅导电部，52：发射电极，53：发射极端子，54：接触孔，55：接触孔，56：接触孔，60：发射极沟槽部，62：绝缘膜，64：发射极导电部，70：晶体管部，75：边界区，80：二极管部，82：阴极区，95：抗蚀剂，100：半导体装置，102：有源区，105：外侧区，109：边缘终端区，500：半导体装置，510：半导体基板，512：发射区，514：基区，515：接触区，516：积累层，517：阱区，518：漂移区，520：缓冲区，522：集电区，524：集电电极，526：层间绝缘膜，530：虚设沟槽部，532：绝缘膜，534：虚设导电部，540：栅沟槽部，542：绝缘膜，544：栅导电部，550：栅电极，551：栅极端子，552：发射电极，553：发射极端子，554：接触孔，555：接触孔，556：接触孔，560：发射极沟槽部，562：绝缘膜，564：发射极导电部，570：晶体管部，575：区域，580：二极管部，582：阴极区。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移层，其形成于所述半导体基板；
第二导电型的基区，其在所述半导体基板，形成于所述漂移层的上方；以及
第一导电型的积累层，其设置于所述漂移层与所述基区之间，且浓度比所述漂移层的浓度高，
所述积累层具有第一积累区和第二积累区，所述第二积累区在俯视时所述积累层与不同区域的边界侧，形成得比所述第一积累区浅，
所述半导体装置还具备形成于所述半导体基板的晶体管部，
所述晶体管部具有：
多个沟槽部，其形成于所述半导体基板的正面，且沿预先确定的方向排列；和
第一导电型的发射区，其在所述半导体基板的正面，形成在所述多个沟槽部之间，且浓度比所述漂移层的浓度高，
所述第一积累区以及所述第二积累区形成于所述多个沟槽部之间。
2.根据权利要求1所述的半导体装置，其特征在于，
所述晶体管部在所述晶体管部的排列方向的一端，具有在所述多个沟槽部之间未形成有所述发射区的边界区。
3.根据权利要求1所述的半导体装置，其特征在于，
所述晶体管部在所述晶体管部的排列方向的一端和与所述一端相反侧的另一端这两端，具有在所述多个沟槽部之间未形成有所述发射区的边界区。
4.根据权利要求2或3所述的半导体装置，其特征在于，
所述边界区的所述第二积累区的宽度等于由所述多个沟槽部围起的台面的宽度。
5.根据权利要求2～4中任一项所述的半导体装置，其特征在于，
所述半导体基板在所述边界区的所述半导体基板的正面，具有浓度比所述基区的浓度高的第二导电型的接触区。
6.根据权利要求2～5中任一项所述的半导体装置，其特征在于，
所述漂移层在所述边界区与所述基区连接。
7.根据权利要求2～6中任一项所述的半导体装置，其特征在于，
在与所述半导体基板的正面平行的方向，所述第二积累区的深度逐渐变化。
8.根据权利要求2～7中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备形成于所述半导体基板的二极管部，
所述边界区形成于所述晶体管部的与所述二极管部的边界侧。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，
所述第二积累区包括至少形成于深度与所述基区的深度方向的中心位置相同的区域。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，
所述第二积累区的下端的杂质浓度比所述第一积累区的下端的杂质浓度低。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，
所述半导体装置在俯视时所述晶体管部所延伸的延伸方向侧的所述半导体基板的正面，还具备第二导电型的阱区，
所述第二积累区俯视时形成于所述积累层的与所述阱区的边界侧。
12.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移层，其形成于所述半导体基板；
第二导电型的基区，其在所述半导体基板，形成于所述漂移层的上方；
第一导电型的积累层，其设置于所述漂移层与所述基区之间，且浓度比所述漂移层的浓度高；以及
多个沟槽部，其形成于所述半导体基板的正面，且沿预先确定的排列方向排列，
所述积累层在所述多个沟槽部的排列方向的一端具有第一积累区和第二积累区，所述第二积累区在俯视时所述积累层与不同区域的边界侧，形成得比所述第一积累区浅。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，在所述第一积累区以及所述第二积累区的上方，未形成发射区。
14.根据权利要求1～13中任一项所述的半导体装置，其特征在于，所述第一积累区以及所述第二积累区与所述漂移层连接。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，在所述多个沟槽部的延伸方向，朝向未形成有所述积累层的区域，所述第二积累区的深度逐渐变浅。
16.根据权利要求1～15中任一项所述的半导体装置，其特征在于，所述基区在所述多个沟槽部的延伸方向设置于所述第二积累区与所述阱区之间。

Claims (13)

1.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移层，其形成于所述半导体基板；
第二导电型的基区，其在所述半导体基板，形成于所述漂移层的上方；以及
第一导电型的积累层，其设置于所述漂移层与所述基区之间，且浓度比所述漂移层的浓度高，
所述积累层具有第一积累区和第二积累区，所述第二积累区在俯视时所述积累层与不同区域的边界侧，形成得比所述第一积累区浅。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具备形成于所述半导体基板的晶体管部，
所述晶体管部具有：
多个沟槽部，其形成于所述半导体基板的正面，且沿预先确定的方向排列；和
第一导电型的发射区，其在所述半导体基板的正面，形成在所述多个沟槽部之间，且浓度比所述漂移层的浓度高，
所述第一积累区以及所述第二积累区形成于所述多个沟槽部之间。
3.根据权利要求2所述的半导体装置，其特征在于，
所述晶体管部在所述晶体管部的排列方向的一端，具有在所述多个沟槽部之间未形成有所述发射区的边界区。
4.根据权利要求2所述的半导体装置，其特征在于，
所述晶体管部在所述晶体管部的排列方向的一端和与所述一端相反侧的另一端这两端，具有在所述多个沟槽部之间未形成有所述发射区的边界区。
5.根据权利要求3或4所述的半导体装置，其特征在于，
所述边界区的所述第二积累区的宽度等于由所述多个沟槽部围起的台面的宽度。
6.根据权利要求3～5中任一项所述的半导体装置，其特征在于，
所述半导体基板在所述边界区的所述半导体基板的正面，具有浓度比所述基区的浓度高的第二导电型的接触区。
7.根据权利要求3～6中任一项所述的半导体装置，其特征在于，
所述漂移层在所述边界区与所述基区连接。
8.根据权利要求3～7中任一项所述的半导体装置，其特征在于，
在与所述半导体基板的正面平行的方向，所述第二积累区的深度逐渐变化。
9.根据权利要求3～8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备形成于所述半导体基板的二极管部，
所述边界区形成于所述晶体管部的与所述二极管部的边界侧。
10.根据权利要求2～9中任一项所述的半导体装置，其特征在于，
所述第二积累区包括至少形成于深度与所述基区的深度方向的中心位置相同的区域。
11.根据权利要求2～10中任一项所述的半导体装置，其特征在于，
所述第二积累区的下端的杂质浓度比所述第一积累区的下端的杂质浓度低。
12.根据权利要求2～11中任一项所述的半导体装置，其特征在于，
所述半导体装置在俯视时所述晶体管部所延伸的延伸方向侧的所述半导体基板的正面，还具备第二导电型的阱区，
所述第二积累区俯视时形成于所述积累层的与所述阱区的边界侧。
13.一种半导体装置，其特征在于，具备：
半导体基板；
第一导电型的漂移层，其形成于所述半导体基板；
第二导电型的基区，其在所述半导体基板，形成于所述漂移层的上方；
第一导电型的积累层，其设置于所述漂移层与所述基区之间，且浓度比所述漂移层的浓度高；以及
多个沟槽部，其形成于所述半导体基板的正面，且沿预先确定的排列方向排列，
所述积累层在所述多个沟槽部的排列方向的一端具有第一积累区和第二积累区，所述第二积累区在俯视时所述积累层与不同区域的边界侧，形成得比所述第一积累区浅。
CN201780002602.2A 2016-02-15 2017-02-15 半导体装置 Active CN107851666B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016026403 2016-02-15
JP2016-026403 2016-02-15
PCT/JP2017/005601 WO2017141998A1 (ja) 2016-02-15 2017-02-15 半導体装置

Publications (2)

Publication Number Publication Date
CN107851666A true CN107851666A (zh) 2018-03-27
CN107851666B CN107851666B (zh) 2021-11-23

Family

ID=59625989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780002602.2A Active CN107851666B (zh) 2016-02-15 2017-02-15 半导体装置

Country Status (5)

Country Link
US (3) US10770453B2 (zh)
JP (2) JP6614326B2 (zh)
CN (1) CN107851666B (zh)
DE (1) DE112017000063T5 (zh)
WO (1) WO2017141998A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111418068A (zh) * 2018-06-21 2020-07-14 富士电机株式会社 半导体装置及制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924951B (zh) 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
WO2018151227A1 (ja) * 2017-02-15 2018-08-23 富士電機株式会社 半導体装置
JP7028093B2 (ja) * 2017-11-08 2022-03-02 富士電機株式会社 半導体装置
JP6777245B2 (ja) * 2017-11-16 2020-10-28 富士電機株式会社 半導体装置
JP6992476B2 (ja) * 2017-12-14 2022-01-13 富士電機株式会社 半導体装置
WO2019116696A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
DE102018100237B4 (de) * 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
WO2019159391A1 (ja) 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
JP7095303B2 (ja) 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
WO2019159657A1 (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
JP7099013B2 (ja) * 2018-04-02 2022-07-12 富士電機株式会社 絶縁ゲート型半導体装置
JP7155641B2 (ja) * 2018-06-14 2022-10-19 富士電機株式会社 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
WO2021010000A1 (ja) * 2019-07-12 2021-01-21 富士電機株式会社 半導体装置
CN112750899B (zh) * 2019-10-31 2022-05-27 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制备方法、电器设备
JP7459694B2 (ja) * 2020-07-08 2024-04-02 株式会社デンソー 半導体装置
JP7533146B2 (ja) * 2020-11-16 2024-08-14 三菱電機株式会社 半導体装置
JP7494745B2 (ja) 2021-01-26 2024-06-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2022264697A1 (zh) * 2021-06-18 2022-12-22
JP7607538B2 (ja) * 2021-09-14 2024-12-27 三菱電機株式会社 半導体装置
JP7546537B2 (ja) 2021-10-26 2024-09-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2024151483A (ja) * 2023-04-12 2024-10-25 ミネベアパワーデバイス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266134A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP2013021104A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
WO2013179761A1 (ja) * 2012-06-01 2013-12-05 富士電機株式会社 半導体装置
CN105097508A (zh) * 2015-08-31 2015-11-25 上海华虹宏力半导体制造有限公司 电荷存储型igbt的制造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
US6693310B1 (en) * 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
JP2009289791A (ja) * 2008-05-27 2009-12-10 Nec Electronics Corp 半導体装置
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
EP2442355B1 (en) * 2009-06-11 2014-04-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102792448B (zh) * 2010-03-09 2015-09-09 富士电机株式会社 半导体器件
JP5560991B2 (ja) * 2010-07-23 2014-07-30 株式会社デンソー 半導体装置
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP5708788B2 (ja) * 2011-03-16 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5634318B2 (ja) 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP5754543B2 (ja) * 2012-03-16 2015-07-29 富士電機株式会社 半導体装置
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
US9312372B2 (en) * 2013-02-13 2016-04-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2014168171A1 (ja) * 2013-04-11 2014-10-16 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105210187B (zh) * 2013-10-04 2017-10-10 富士电机株式会社 半导体装置
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
CN106796938B (zh) 2014-08-26 2019-11-05 三菱电机株式会社 半导体元件
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
DE112016000071T5 (de) * 2015-02-03 2017-03-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
US9929260B2 (en) * 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
JP6597102B2 (ja) * 2015-09-16 2019-10-30 富士電機株式会社 半導体装置
JP6531589B2 (ja) 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
JP6610768B2 (ja) * 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
CN107924951B (zh) * 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
CN107180855B (zh) * 2016-03-11 2022-07-22 富士电机株式会社 半导体装置
WO2018052099A1 (ja) * 2016-09-14 2018-03-22 富士電機株式会社 Ｒｃ－ｉｇｂｔおよびその製造方法
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266134A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP2013021104A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
WO2013179761A1 (ja) * 2012-06-01 2013-12-05 富士電機株式会社 半導体装置
CN105097508A (zh) * 2015-08-31 2015-11-25 上海华虹宏力半导体制造有限公司 电荷存储型igbt的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111418068A (zh) * 2018-06-21 2020-07-14 富士电机株式会社 半导体装置及制造方法
CN111418068B (zh) * 2018-06-21 2023-09-26 富士电机株式会社 半导体装置及制造方法

Also Published As

Publication number Publication date
WO2017141998A1 (ja) 2017-08-24
CN107851666B (zh) 2021-11-23
DE112017000063T5 (de) 2018-03-22
JP2020074396A (ja) 2020-05-14
JP6614326B2 (ja) 2019-12-04
US20230268341A1 (en) 2023-08-24
JPWO2017141998A1 (ja) 2018-06-07
US11676960B2 (en) 2023-06-13
US20180158815A1 (en) 2018-06-07
US10770453B2 (en) 2020-09-08
JP7010275B2 (ja) 2022-01-26
US20200388611A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
CN107851666A (zh) 半导体装置
CN108695380B (zh) 半导体装置
CN107112358B (zh) 半导体装置及半导体装置的制造方法
CN102197487B (zh) 绝缘栅双极性晶体管、以及绝缘栅双极性晶体管的制造方法
TWI417965B (zh) 具有自我偏壓電極的橫向功率裝置
JP6741070B2 (ja) 半導体装置およびその製造方法
CN107636836A (zh) 半导体装置
CN108780809A (zh) Rc-igbt及其制造方法
CN109273520B (zh) 半导体装置
CN107210322A (zh) 半导体装置
CN103828060A (zh) 半导体器件
CN108604594A (zh) 半导体装置及半导体装置的制造方法
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
CN108461537B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN110692140A (zh) 半导体装置
US20140084336A1 (en) Semiconductor device
TWI536559B (zh) 電荷庫igbt頂端結構及製備方法
CN109509789A (zh) 半导体装置
CN103681785A (zh) 半导体装置
CN106463524B (zh) 半导体装置及半导体装置的制造方法
CN104064461A (zh) 半导体器件的制造方法
US10748988B2 (en) Semiconductor device
CN111684604B (zh) 半导体装置
CN104681614B (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant