WO2019116696A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019116696A1
WO2019116696A1 PCT/JP2018/037481 JP2018037481W WO2019116696A1 WO 2019116696 A1 WO2019116696 A1 WO 2019116696A1 JP 2018037481 W JP2018037481 W JP 2018037481W WO 2019116696 A1 WO2019116696 A1 WO 2019116696A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
emitter
semiconductor device
gate
trench
Prior art date
Application number
PCT/JP2018/037481
Other languages
English (en)
French (fr)
Inventor
智幸 小幡
崇一 吉田
鉄太郎 今川
聖自 百田
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2019558931A priority Critical patent/JP7001104B2/ja
Priority to CN201880036426.9A priority patent/CN110692140B/zh
Priority to DE112018006404.2T priority patent/DE112018006404T5/de
Publication of WO2019116696A1 publication Critical patent/WO2019116696A1/ja
Priority to US16/693,367 priority patent/US11239234B2/en
Priority to US17/577,048 priority patent/US11810914B2/en
Priority to US18/476,284 priority patent/US20240021607A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 International Publication No. 2015/068203 Patent Document 2 Patent Document 2 JP-A-2015-179705 Patent Document 3 Patent Document 3 JP-A-10-107282
  • the semiconductor device it is required to improve the resistance to destruction of the device by reducing the influence of noise or reducing the concentration of current.
  • a semiconductor device having a transistor portion and a diode portion, the gate metal layer provided above the upper surface of the semiconductor substrate, and the emitter provided above the upper surface of the semiconductor substrate.
  • An electrode, an emitter region of the first conductivity type provided on the upper surface side of the semiconductor substrate in the transistor portion, and an upper surface side of the semiconductor substrate in the transistor portion are electrically connected to the gate metal layer and in contact with the emitter region.
  • the gate trench portion and the emitter trench portion provided on the upper surface side of the semiconductor substrate in the diode portion and electrically connected to the emitter electrode, and provided on the upper surface side of the semiconductor substrate and electrically connected to the gate metal layer
  • a semiconductor device including a dummy trench portion not in contact with an emitter region.
  • the semiconductor device may further include a boundary region formed in the region where the transistor portion and the diode portion are adjacent to each other to prevent interference between the transistor portion and the diode portion.
  • the dummy trench portion may be disposed in the boundary region.
  • the dummy trench portion may be provided also in the non-boundary region of the transistor portion or the diode portion.
  • the semiconductor device may further include a boundary region formed in a region where the transistor portion and the diode portion are adjacent to each other and preventing interference between the transistor portion and the diode portion.
  • the dummy trench portion may be provided in the non-boundary region of the transistor portion or the diode portion.
  • the transistor portion may have an edge adjacent region adjacent to the edge termination region.
  • the dummy trench portion may be provided in the edge adjacent region.
  • the gate trench portion, the emitter trench portion and the dummy trench portion may be arranged along a predetermined arrangement direction.
  • the width in the arrangement direction of the diode parts may be larger than the width in the arrangement direction of the transistor parts.
  • the semiconductor device further includes, on the upper surface side of the semiconductor substrate, an upper surface lifetime killer introduced at least into the non-boundary region of the diode portion, and a cathode region of the first conductivity type provided in the diode portion on the lower surface side of the semiconductor substrate.
  • the cathode region may be provided so as to extend to the transistor portion side with respect to the upper surface lifetime killer.
  • the semiconductor device may further include a storage region of the first conductivity type having a higher concentration than the emitter region on the upper surface side of the semiconductor substrate in the transistor portion.
  • the storage region may not be provided in the mesa portion adjacent to the dummy trench portion.
  • the semiconductor device may further include a drift region of the first conductivity type provided on the semiconductor substrate.
  • the mesa portion adjacent to the dummy trench portion includes a contact region of the second conductivity type provided on the upper surface side of the semiconductor substrate, and a base region of the second conductivity type provided between the drift region and the contact region. You may The contact region may have a higher doping concentration than the base region.
  • the thickness of the dummy insulating film in the dummy trench portion may be thinner than the gate insulating film in the gate trench portion and the emitter insulating film in the emitter trench portion.
  • the trench depth of the dummy trench portion may be deeper than the trench depth of the gate trench portion and the trench depth of the emitter trench portion.
  • the semiconductor device may include a current sense unit.
  • the respective trench portions of the gate trench portion, the emitter trench portion and the dummy trench portion may be arranged along a predetermined arrangement direction on the upper surface side of the semiconductor substrate.
  • the gate-emitter ratio obtained by dividing the number of gate trench portions included in the unit length in the arrangement direction by the number of emitter trench portions may be larger in the current sensing portion than in the transistor portion.
  • a second aspect of the present invention provides a semiconductor device having a transistor portion and a current sensing portion.
  • the semiconductor device may include a gate wiring portion provided above the upper surface of the semiconductor substrate.
  • the semiconductor device may include an emitter electrode provided above the upper surface of the semiconductor substrate.
  • the semiconductor device may include a plurality of trench portions arranged along a predetermined arrangement direction on the upper surface side of the semiconductor substrate.
  • the trench portion may have a gate trench portion electrically connected to the gate wiring portion.
  • the trench portion may have an emitter trench portion electrically connected to the emitter electrode.
  • the gate-emitter ratio obtained by dividing the number of gate trench portions included in the unit length in the arrangement direction by the number of emitter trench portions may be larger in the current sensing portion than in the transistor portion.
  • both the gate trench portion and the emitter trench portion may be disposed.
  • the gate trench portion may be disposed, and the emitter trench portion may not be disposed.
  • the semiconductor device may include a drift region of the first conductivity type provided on the semiconductor substrate.
  • the semiconductor device may include an emitter region of a first conductivity type provided on the upper surface side of the semiconductor substrate and having a doping concentration higher than that of the drift region.
  • the semiconductor device may include a storage region of a first conductivity type provided below the emitter region inside the semiconductor substrate and having a doping concentration higher than that of the drift region.
  • an area ratio obtained by dividing the area of the storage region included in the current sense portion by the area of the emitter region divides the area of the storage region included in the transistor portion by the area of the emitter region It may be smaller than the ratio.
  • the transistor portion may be provided with both an emitter region and a storage region.
  • the current sensing portion may be provided with an emitter region and not provided with a storage region.
  • the gate wiring portion may have an opening portion penetrating from the upper surface to the lower surface of the gate wiring portion. At least a portion of the current sensing portion may be disposed in a region overlapping the opening.
  • the gate wiring portion may have a gate metal layer formed of metal and a gate runner formed of a semiconductor to which an impurity is added.
  • the opening may be provided in the gate runner.
  • the semiconductor device may include a first well region which is provided to surround the transistor portion in a plane parallel to the upper surface of the semiconductor substrate, and is provided deeper than the lower end of the trench portion from the upper surface of the semiconductor substrate.
  • the semiconductor device may include a second well region which is provided to surround the current sensing portion in a plane parallel to the upper surface of the semiconductor substrate, and is provided deeper than the lower end of the trench portion from the upper surface of the semiconductor substrate.
  • the shortest distance between the emitter region provided in the current sense portion and the second well region in the arrangement direction may be larger than the shortest distance between the emitter region provided in the transistor portion and the first well region in the arrangement direction .
  • the shortest distance between the emitter region provided in the current sense portion and the second well region in the direction perpendicular to the arranging direction is the direction perpendicular to the arranging direction of the emitter region provided in the transistor portion and the first well region. It may be larger than the shortest distance in
  • FIG. 1 is an example of a top view of a semiconductor device 100 according to a first embodiment.
  • FIG. 2 is an example of a cross-sectional view of the semiconductor device 100 in accordance with the first embodiment;
  • FIG. 16 is an example of a top view of a semiconductor device 100 according to a second embodiment.
  • FIG. 16 is an example of a cross-sectional view taken along the line bb ′ of the semiconductor device 100 according to the second embodiment.
  • 7 is a modified example of the semiconductor device 100.
  • FIG. It is a top view of semiconductor device 500 concerning a comparative example.
  • FIG. 16 shows an example of an entire chip view of a semiconductor device 500. An example of the chip
  • 15 is a graph showing turn-off waveforms of the semiconductor device 100 and the semiconductor device 500.
  • the conduction current density distribution of a full gate semiconductor device is shown.
  • 17 shows a conduction current density distribution of a semiconductor device having an emitter trench portion E.
  • 17 shows a conduction current density distribution of a semiconductor device having an emitter trench portion E.
  • 17 shows a conduction current density distribution of a semiconductor device having an emitter trench portion E.
  • 15 shows an example of the configuration of a semiconductor device 100 according to a third embodiment.
  • 15 illustrates an exemplary configuration of a semiconductor device 100 according to a fourth embodiment.
  • 15 illustrates an exemplary configuration of a semiconductor device 100 according to a fifth embodiment.
  • FIG. 26 is an example of a top view of a semiconductor device 200 according to a sixth embodiment.
  • FIG. 7 is a diagram showing an example of a cross section of a transistor unit 70.
  • FIG. 6 is a diagram showing an example of a cross section of a current sense unit 210. It is the top view which expanded the vicinity of the outer side area
  • FIG. FIG. 16 is a top view for explaining the distance between second well region 218 and emitter placement region 216. It is a figure explaining distance X1s. It is a figure explaining distance Y1s.
  • FIG. 7 is a diagram for explaining a distance X1t in the transistor unit 70. It is a figure which shows the other structural example of the area
  • FIG. 7 is a diagram for explaining a distance Y1t in the transistor unit 70.
  • one side in a direction parallel to the depth direction of the semiconductor substrate is referred to as “upper”, and the other side is referred to as “lower”.
  • the upper surface is referred to as the upper surface
  • the other surface is referred to as the lower surface.
  • the directions of “upper”, “lower”, “front”, and “back” are not limited to the direction of gravity or the direction of attachment to a substrate or the like when mounting a semiconductor device.
  • the first conductivity type is N-type and the second conductivity type is P-type is shown, but the first conductivity type may be P-type and the second conductivity type may be N-type.
  • the conductivity types of the substrate, layer, region and the like in the respective embodiments have opposite polarities.
  • n or p electrons or holes are the majority carrier, respectively.
  • + and-attached to n and p mean that the doping concentration is higher and the doping concentration is lower than that of the layer or region to which it is not attached, respectively.
  • FIG. 1A shows an example of the configuration of a semiconductor device 100 according to a first embodiment.
  • the semiconductor device 100 of this example is a semiconductor chip provided with a transistor unit 70 and a diode unit 80.
  • the semiconductor device 100 is a reverse conducting IGBT (RC-IGBT).
  • the transistor portion 70 is a region having the emitter region 12 and the gate trench portion 40.
  • the transistor portion 70 in this example is a region obtained by projecting the collector region provided on the lower surface side of the semiconductor substrate 10 on the upper surface of the semiconductor substrate 10, but is not limited thereto.
  • the collector region has a second conductivity type.
  • the collector region of this example is, for example, of P + type.
  • the transistor unit 70 includes a transistor such as an IGBT.
  • the diode unit 80 includes a diode such as a free wheel diode (FWD) provided adjacent to the transistor unit 70 on the upper surface of the semiconductor substrate 10.
  • the diode section 80 in this example is an area obtained by projecting the cathode region 82 on the upper surface of the semiconductor substrate 10 and is an area other than the transistor section 70, but is not limited to this.
  • FIG. 1A a region around the end of the chip, which is the edge side of the semiconductor device 100, is shown, and other regions are omitted.
  • the negative edge in the X-axis direction is described for convenience, the same applies to the other edges of the semiconductor device 100.
  • the semiconductor substrate 10 may be a silicon substrate, a silicon carbide substrate, or a nitride semiconductor substrate such as gallium nitride.
  • the semiconductor substrate 10 of this example is a silicon substrate.
  • the semiconductor device 100 of this example includes a gate trench portion 40, a dummy trench portion 30, an emitter trench portion 60, a well region 11, an emitter region 12, a base region 14 and a contact region 15 on the upper surface of the semiconductor substrate 10.
  • the semiconductor device 100 of the present example includes the emitter electrode 52 and the gate metal layer 50 provided above the upper surface of the semiconductor substrate 10.
  • Emitter electrode 52 and gate metal layer 50 are formed of a material containing a metal.
  • the emitter electrode 52 may be formed of aluminum, aluminum-silicon alloy or aluminum-silicon-copper alloy.
  • At least a partial region of the gate metal layer 50 may be formed of aluminum, aluminum-silicon alloy or aluminum-silicon-copper alloy.
  • the emitter electrode 52 and the gate metal layer 50 may have a barrier metal formed of titanium, a titanium compound, or the like below the region formed of aluminum or the like. Emitter electrode 52 and gate metal layer 50 are provided separately from each other.
  • Emitter electrode 52 and gate metal layer 50 are provided above semiconductor substrate 10 with an interlayer insulating film interposed therebetween.
  • the interlayer insulating film is omitted in FIG. 1A.
  • a contact hole 49, a contact hole 54 and a contact hole 56 are provided through the interlayer insulating film.
  • the contact hole 49 connects the gate metal layer 50 and the gate runner 48. Inside the contact hole 49, a plug formed of tungsten or the like may be formed.
  • the gate runner 48 connects the gate metal layer 50 and the gate trench portion 40 of the transistor portion 70.
  • gate runner 48 is connected to the gate conductive portion in gate trench portion 40 and the dummy conductive portion in dummy trench portion 30 on the upper surface of semiconductor substrate 10.
  • Gate runner 48 is not connected to the emitter conductive portion in emitter trench portion 60.
  • the gate runner 48 is formed of polysilicon doped with an impurity.
  • the gate metal layer 50 and the gate runner 48 are an example of a gate wiring portion.
  • the gate runner 48 in this example is provided from the lower side of the contact hole 49 to the tip of the gate trench portion 40.
  • An interlayer insulating film such as an oxide film is provided between the gate runner 48 and the upper surface of the semiconductor substrate 10.
  • the gate conductive portion is exposed on the top surface of the semiconductor substrate 10 at the tip of the gate trench portion 40.
  • the gate trench portion 40 contacts the gate runner 48 at the exposed portion of the gate conductive portion.
  • Contact hole 56 connects emitter electrode 52 and the emitter conductive portion in emitter trench portion 60. Inside the contact hole 56, a plug formed of tungsten or the like may be provided.
  • connection portion 25 is provided between the emitter electrode 52 and the emitter conductive portion.
  • the connection portion 25 is a conductive material such as polysilicon doped with an impurity.
  • the connection portion 25 is provided above the upper surface of the semiconductor substrate 10 via an interlayer insulating film such as an oxide film.
  • the gate trench portions 40 are arranged at predetermined intervals along a predetermined arrangement direction (in this example, the Y-axis direction).
  • the gate trench portion 40 in this example is two extending portions 41 extending in parallel with the upper surface of the semiconductor substrate 10 and extending along an extending direction (in this example, the X-axis direction) perpendicular to the arrangement direction It may have a connecting portion 43 connecting 41.
  • the gate trench portion 40 in this example is electrically connected to the gate metal layer 50. Further, the gate trench portion 40 is in contact with the emitter region 12.
  • the connecting portion 43 is preferably provided at least in part in a curved shape. By connecting the end portions of the two extension portions 41 of the gate trench portion 40, the electric field concentration at the end portions of the extension portion 41 can be alleviated.
  • the gate runner 48 may be connected to the gate conductive portion.
  • the dummy trench portions 30 are arrayed at predetermined intervals along a predetermined array direction (in the present example, the Y-axis direction).
  • the dummy trench portion 30 in the present example may have a U-shape on the upper surface of the semiconductor substrate 10 as in the gate trench portion 40. That is, the dummy trench portion 30 may have two extending portions 31 extending in the extending direction and a connecting portion 33 connecting the two extending portions 31.
  • the dummy trench portion 30 is electrically connected to the gate metal layer 50.
  • the dummy trench portion 30 is different from the gate trench portion 40 in that the dummy trench portion 30 is not in contact with the emitter region 12.
  • the semiconductor device 100 can adjust the gate-emitter capacitance by adjusting the ratio between the gate trench portion 40 and the dummy trench portion 30.
  • the emitter trench portions 60 are arranged at predetermined intervals along a predetermined arrangement direction (in this example, the Y-axis direction), similarly to the gate trench portions 40.
  • the emitter trench portion 60 in the present example may have a U-shape on the top surface of the semiconductor substrate 10 as with the gate trench portion 40. That is, the emitter trench portion 60 may have two extension portions 61 extending in the extension direction and a connection portion 63 connecting the two extension portions 61.
  • Emitter trench portion 60 is electrically connected to emitter electrode 52. For example, by providing the emitter trench portion 60 in the diode portion 80, the potential around the emitter trench portion 60 is less likely to swing.
  • Emitter electrode 52 is provided above gate trench portion 40, dummy trench portion 30, emitter trench portion 60, well region 11, emitter region 12, base region 14 and contact region 15.
  • the well region 11 is a region of the second conductivity type provided on the upper surface side of the semiconductor substrate 10 than the drift region 18 described later.
  • Well region 11 is, for example, of P + type.
  • Well region 11 is provided in a predetermined range from the end of the active region on the side where gate metal layer 50 is provided.
  • the diffusion depth of the well region 11 may be deeper than the depths of the gate trench portion 40, the dummy trench portion 30 and the emitter trench portion 60.
  • a partial region of gate trench portion 40, dummy trench portion 30 and emitter trench portion 60 on the side of gate metal layer 50 is provided in well region 11.
  • the bottoms of the ends in the extending direction of the gate trench portion 40, the dummy trench portion 30, and the emitter trench portion 60 may be covered with the well region 11.
  • Contact hole 54 is provided above each of emitter region 12 and contact region 15 in transistor portion 70. Further, the contact hole 54 is provided above the base region 14 in the diode section 80. Contact hole 54 is provided above contact region 15 in boundary region 81. Thus, one or more contact holes 54 are provided in the interlayer insulating film. One or more contact holes 54 may be provided extending in the extending direction. In the first embodiment, the contact region 15 is provided on the upper surface of the boundary region 81, but the base region 14 may be provided on the upper surface of the boundary region 81 as in the diode section 80. This applies not only to the first embodiment but also to the second to fifth embodiments described later.
  • the boundary region 81 is provided in a region where the transistor portion 70 and the diode portion 80 are adjacent to each other.
  • the boundary region 81 is provided in the region where the transistor portion 70 and the diode portion 80 are adjacent to each other, and is a region for preventing mutual interference.
  • the boundary region 81 has a device structure different from the device structure of the transistor unit 70 (so-called MOS structure) and the device structure of a diode such as a free wheel diode of the diode unit 80. Therefore, boundary region 81 has a device structure different from the device structure of transistor portion 70 and the device structure of diode portion 80, and the device structure and diode portion in which the channel of transistor portion 70 is formed in the arrangement direction of the trench portions. It may be a region located between the 80 diode device structure.
  • the device structure of the transistor unit 70 and the device structure of the boundary region 81 different from the device structure of the diode unit 80 are, for example, the emitter region 12, the contact region 15, the storage region 16, the trench portion, and the depth of the trench portion, which will be described later. It refers to a region having a device structure different from the transistor unit 70 and the diode unit 80 in at least one of the lifetime killer, the buffer region 20, the cathode region 82, and the collector region 22.
  • As a difference in the structure of the trench portion for example, it is offset from any periodic structure (repetitive structure) of the trench portion of the transistor portion 70 and the trench portion of the diode portion 80.
  • the device structure of the transistor unit 70 and the device structure of the diode unit 80 are different from the device structure of the diode unit 80 only in a single range (for example, between single trenches) of the transistor unit 70 and the diode unit 80. Even if the periodic structure (repetitive structure) of the transistor portion 70 or the diode portion 80 is noted, the area may be different from the pattern.
  • the boundary region 81 may be 10 ⁇ m to 100 ⁇ m, and may be 50 ⁇ m to 100 ⁇ m.
  • the base point of the length of the boundary region 81 can be, for example, the gate trench portion 40 in which the channel of the transistor portion 70 is formed, and a region of 10 ⁇ m to 100 ⁇ m from the gate trench portion 40 toward the diode portion 80 May be used as the boundary area 81.
  • the thickness of the semiconductor substrate 10 may be determined in accordance with the withstand voltage of the semiconductor device 100, and the width in the Y-axis direction of the boundary region 81 may be determined in accordance with the thickness of the semiconductor substrate 10. Specifically, the width of the boundary region 81 in the Y-axis direction may be increased as the withstand voltage of the semiconductor device 100 is increased. Further, the width in the Y-axis direction of boundary region 81 may be determined according to the flow of carriers and the amount of carriers in semiconductor substrate 10. Specifically, the width of the boundary region 81 in the Y-axis direction may be increased as the amount of carriers flowing per unit time increases between the transistor unit 70 and the diode unit 80. Further, the width of the boundary region 81 in the Y-axis direction may be increased as the amount of carriers in the semiconductor substrate 10 is increased.
  • Boundary region 81 may have a plurality of mesas. More preferably, boundary region 81 may have four or more and ten or less mesas.
  • the base point of the mesa portion of the boundary region 81 can be, for example, the gate trench portion 40 in which the channel of the transistor portion 70 is formed, and four or more and ten or less from the gate trench portion 40 toward the diode portion 80.
  • the mesa portion may be used as the boundary area 81.
  • the width in the Y-axis direction of one mesa may be about 10 ⁇ m.
  • the length of four mesa portions sandwiching three trench portions in the Y axis direction may be 50 ⁇ m, and the length of five mesa portions sandwiching four trench portions in the Y axis direction May be 50 ⁇ m.
  • the length of eight mesa portions sandwiching seven trench portions in the Y-axis direction may be 100 ⁇ m, and ten mesa portions sandwiching nine trench portions in the Y-axis direction. The length may be 100 ⁇ m.
  • boundary region 81 having a structure different from that of the transistor portion 70 or the non-boundary region 83 of the diode portion 80, interference of current with the transistor portion 70 or the diode portion 80 can be reduced.
  • the boundary area 81 is provided in the diode section 80. Further, in the first embodiment, the boundary region 81 is a region not having the emitter region 12 between the gate trench portion 40 and the emitter trench portion 60. Since the boundary region 81 does not have the emitter region 12, the semiconductor device 100 is less likely to latch up.
  • Boundary region 81 includes a region in which gate trench portions 40 of transistor portion 70 are arranged in a fixed cycle in the Y-axis direction, and a region in which emitter trench portions 60 in diode unit 80 are arranged in a fixed cycle in the Y-axis direction. Refers to the area between
  • the non-boundary region 83 is a region other than the boundary region 81 in the transistor portion 70 or the diode portion 80.
  • the boundary area 81 is provided in the diode section 80, the area other than the boundary area 81 of the diode section 80 is referred to as a non-boundary area 83.
  • the non-boundary region 83 is a region having the emitter trench portion 60 in a region different from the boundary region 81.
  • the non-boundary region 83 includes a region in which the emitter trench portion 60 is arranged at a constant cycle among the regions where the cathode region 82 is projected on the upper surface of the semiconductor substrate 10.
  • the boundary region 81 is not provided in the transistor portion 70, in this case, the entire transistor portion 70 is a non-boundary region.
  • Dummy trench portion 30 is provided in boundary region 81.
  • the dummy trench portion 30 may be provided also in the non-boundary region 83.
  • the dummy trench portion 30 may be provided only in the non-boundary region 83.
  • a gate trench portion 40 or an emitter trench portion 60 may be provided in the boundary region 81. The half or more or all of the trench portions located in the range of the boundary region 81 may be the dummy trench portion 30.
  • the first mesa portion 91, the second mesa portion 92, and the third mesa portion 93 are mesa portions provided adjacent to the respective trench portions in the Y-axis direction in a plane parallel to the upper surface of the semiconductor substrate 10.
  • the mesa portion may be a portion of the semiconductor substrate 10 sandwiched between two adjacent trench portions, and may be a portion from the top surface of the semiconductor substrate 10 to the deepest bottom of each trench portion.
  • the extension portion of each trench portion may be one trench portion. That is, the region between the two extending portions may be a mesa portion.
  • the first mesa portion 91 is provided adjacent to at least one of the gate trench portion 40 and the emitter trench portion 60 in the transistor portion 70.
  • the first mesa portion 91 of this example is provided adjacent to the transistor portion 70 also in the boundary region 81.
  • the first mesa portion 91 has a well region 11, an emitter region 12, a base region 14, and a contact region 15 on the upper surface of the semiconductor substrate 10. In the first mesa portion 91, the emitter regions 12 and the contact regions 15 are alternately provided in the extending direction.
  • the second mesa 92 is a mesa provided in the boundary area 81.
  • the second mesa portion 92 has a well region 11, a base region 14 and a contact region 15 on the top surface of the semiconductor substrate 10.
  • the second mesa portion 92 does not have the emitter region 12 but may have the emitter region 12.
  • the second mesa portion 92 has the contact region 15 but may not have the contact region 15.
  • the third mesa portion 93 is provided in the region between the adjacent emitter trench portions 60 in the diode portion 80.
  • the third mesa portion 93 has a well region 11 and a base region 14 on the upper surface of the semiconductor substrate 10.
  • the base region 14 is a region of the second conductivity type provided on the upper surface side of the semiconductor substrate 10.
  • the base region 14 is P-type as an example.
  • the base regions 14 may be provided on both ends of the first mesa portion 91 and the second mesa portion 92 in the X-axis direction on the upper surface of the semiconductor substrate 10.
  • the base region 14 is introduced substantially in the entire surface of the active region in the cross section. Note that FIG. 1A shows only one end of the base region 14 in the X-axis direction.
  • Emitter region 12 is provided on the top surface of first mesa portion 91 in contact with gate trench portion 40. Emitter region 12 may be provided in the Y-axis direction from one of the two trench portions extending in the X-axis direction across first mesa portion 91 to the other. Emitter region 12 is also provided below contact hole 54.
  • the emitter region 12 of this example is of the first conductivity type. Emitter region 12 is N + type as an example.
  • the contact region 15 is a region of the second conductivity type having a doping concentration higher than that of the base region 14.
  • the contact region 15 of this example is, for example, of P + type.
  • the contact region 15 in the present example is provided on the top surface of the first mesa portion 91.
  • the contact region 15 may be provided in the Y-axis direction from one of the two trench portions extending in the X-axis direction across the first mesa portion 91 to the other.
  • Contact region 15 may or may not be in contact with gate trench portion 40.
  • Contact region 15 may or may not be in contact with emitter trench portion 60.
  • the contact region 15 in this example is in contact with the dummy trench portion 30 and the gate trench portion 40.
  • the contact region 15 is also provided below the contact hole 54.
  • the contact region 15 may also be provided on the top surface of the second mesa 92.
  • the area of the contact region 15 provided on the upper surface of one second mesa 92 is larger than the area of the contact region 15 provided on the upper surface of one first mesa 91.
  • the contact region 15 on the upper surface of the second mesa 92 may be provided in the entire region sandwiched by the base regions 14 provided at both ends in the X-axis direction of the second mesa 92.
  • the cathode region 82 is a region of the first conductivity type provided on the lower surface side of the semiconductor substrate 10 in the diode unit 80.
  • the cathode region 82 in this example is, for example, of N + type.
  • the area where the cathode area 82 is provided in a plan view is indicated by an alternate long and short dash line.
  • FIG. 1B is a view showing an example of an aa ′ cross section in FIG. 1A.
  • the aa ′ cross section is a YZ plane passing through the emitter region 12, the base region 14 and the contact region 15 in the transistor portion 70 and the diode portion 80.
  • the semiconductor device 100 of this example has the semiconductor substrate 10, the interlayer insulating film 38, the emitter electrode 52, and the collector electrode 24 in the cross section aa '.
  • Emitter electrode 52 is provided on upper surface 21 of semiconductor substrate 10 and the upper surface of interlayer insulating film 38.
  • the drift region 18 is a region of the first conductivity type provided in the semiconductor substrate 10.
  • the drift region 18 in this example is, for example, N-type.
  • Drift region 18 may be a region remaining in semiconductor substrate 10 without forming another doping region. That is, the doping concentration of the drift region 18 may be the doping concentration of the semiconductor substrate 10.
  • the buffer region 20 is a region of the first conductivity type provided below the drift region 18.
  • the buffer area 20 of this example is N-type as an example.
  • the doping concentration of buffer region 20 is higher than the doping concentration of drift region 18.
  • Buffer region 20 may function as a field stop layer that prevents the depletion layer extending from the lower surface side of base region 14 from reaching collector region 22 of the second conductivity type and cathode region 82 of the first conductivity type.
  • the collector region 22 is a region of the second conductivity type provided on the lower surface side of the semiconductor substrate 10 in the transistor unit 70.
  • Collector region 22 is, for example, of P + type.
  • the collector region 22 of this example is provided below the buffer region 20.
  • the cathode region 82 is provided below the buffer region 20 in the diode section 80.
  • the boundary R is a boundary between the collector region 22 and the cathode region 82.
  • the boundary R may or may not coincide with the boundary between the transistor portion 70 and the diode portion 80.
  • the collector electrode 24 is formed on the lower surface 23 of the semiconductor substrate 10.
  • the collector electrode 24 is formed of a conductive material such as metal.
  • the accumulation region 16 is a region of the first conductivity type provided above the drift region 18 in the first mesa portion 91 and the second mesa portion 92.
  • the storage area 16 of this example is N-type as an example.
  • Storage region 16 is provided in contact with gate trench portion 40.
  • the storage region 16 may or may not be in contact with the dummy trench portion 30.
  • the doping concentration of storage region 16 is higher than the doping concentration of drift region 18.
  • the base region 14 is a region of the second conductivity type provided above the accumulation region 16 in the first mesa portion 91, the second mesa portion 92 and the third mesa portion 93.
  • Base region 14 is provided in contact with gate trench portion 40.
  • the base region 14 of the third mesa 93 is a so-called anode region.
  • Emitter region 12 is provided between base region 14 and upper surface 21 in first mesa portion 91. Emitter region 12 is provided in contact with gate trench portion 40. The doping concentration of the emitter region 12 is higher than the doping concentration of the drift region 18.
  • An example of the dopant of the emitter region 12 is arsenic (As). Emitter region 12 may not be provided in second mesa portion 92, and may not be provided.
  • the contact region 15 is provided above the accumulation region 16 in the first mesa portion 91 and the second mesa portion 92.
  • the contact region 15 is provided in contact with the gate trench portion 40 and the dummy trench portion 30 in the first mesa portion 91 and the second mesa portion 92.
  • One or more gate trench portions 40 and one or more dummy trench portions 30 are provided on the upper surface 21.
  • Each trench portion is provided from the upper surface 21 to the drift region 18. In the region where at least one of the emitter region 12, the base region 14, the contact region 15 and the storage region 16 is provided, each trench also penetrates these regions to reach the drift region 18.
  • the fact that the trench portion penetrates the doping region is not limited to the one manufactured in the order of forming the doping region and then forming the trench portion. After forming the trench portion, those in which the doping region is formed between the trench portions are also included in those in which the trench portion penetrates the doping region.
  • the gate trench portion 40 has a gate trench formed on the upper surface 21, a gate insulating film 42 and a gate conductive portion 44.
  • the gate insulating film 42 is formed to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is formed inside the gate insulating film 42 inside the gate trench.
  • the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10.
  • the gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • Gate trench portion 40 is covered with interlayer insulating film 38 on upper surface 21.
  • the gate conductive portion 44 includes a region facing the adjacent base region 14 on the first mesa portion 91 side with the gate insulating film 42 in the depth direction of the semiconductor substrate 10.
  • a channel which is an inversion layer of electrons, is formed in the surface layer of the interface in contact with the gate trench in the base region 14.
  • the dummy trench portion 30 may have the same structure as the gate trench portion 40.
  • the dummy trench portion 30 has a dummy trench, a dummy insulating film 32 and a dummy conductive portion 34 formed on the upper surface 21 side.
  • the dummy insulating film 32 is formed to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is formed inside the dummy trench and is formed inside the dummy insulating film 32.
  • the dummy insulating film 32 insulates the dummy conductive portion 34 and the semiconductor substrate 10.
  • the dummy trench portion 30 is covered with the interlayer insulating film 38 on the upper surface 21.
  • Emitter trench portion 60 may have the same structure as gate trench portion 40 and dummy trench portion 30.
  • Emitter trench portion 60 has an emitter trench formed on the upper surface 21 side, an emitter insulating film 62 and an emitter conductive portion 64.
  • Emitter insulating film 62 is formed to cover the inner wall of the emitter trench.
  • Emitter conductive portion 64 is formed in the inside of the emitter trench, and is formed inward of emitter insulating film 62.
  • Emitter insulating film 62 insulates emitter conductive portion 64 from semiconductor substrate 10.
  • Emitter trench portion 60 is covered with interlayer insulating film 38 on upper surface 21.
  • the interlayer insulating film 38 is provided above the upper surface of the semiconductor substrate 10.
  • the interlayer insulating film 38 is provided with one or more contact holes 54 for electrically connecting the emitter electrode 52 and the semiconductor substrate 10. Similarly, other contact holes 49 and contact holes 54 may be provided through the interlayer insulating film 38.
  • An emitter electrode 52 is provided above the interlayer insulating film 38.
  • the semiconductor device 100 of this example adjusts the gate-emitter capacitance by adjusting the ratio of the gate trench 40 and the dummy trench 30.
  • the gate-emitter capacitance can be increased by increasing the ratio of the dummy trench portion 30, and the gate-emitter capacitance can be reduced by decreasing the ratio of the dummy trench portion 30.
  • the number of gate trench portions 40 is G and the number of dummy trench portions 30 is D
  • the following equation holds. 0.01 ⁇ D / (D + G) ⁇ 0.2
  • the number of gate trench portions 40 refers to the number of extension portions 41. That is, even when one gate trench portion 40 is configured by connecting the plurality of extension portions 41 by the connection portion 43, substantially the number of the plurality of extension portions 41 is the gate trench It becomes the number of parts 40. Therefore, as shown in FIG. 1B, the number of gate trench portions 40 matches the number of gate trench portions 40 in the aa ′ cross section.
  • the number of dummy trench portions 30 is also substantially the same even when one dummy trench portion 30 is configured by connecting the plurality of extension portions 31 by the connection portion 33,
  • the number of the plurality of extended portions 31 is the number of the dummy trench portions 30. Therefore, as shown in FIG. 1B, the number of dummy trench portions 30 matches the number of dummy trench portions 30 in the aa ′ cross section.
  • FIG. 2A is an example of a top view of the semiconductor device 100 according to the second embodiment.
  • FIG. 2B is a view showing an example of the bb ′ cross section in FIG. 2A.
  • the semiconductor device 100 according to the second embodiment is different from the semiconductor device 100 according to the first embodiment in that the boundary region 81 is provided in the transistor section 70.
  • the boundary area 81 is provided in the transistor section 70, so the area other than the boundary area 81 of the transistor section 70 is referred to as a non-boundary area 83.
  • the boundary area 81 is not provided in the diode part 80, the whole diode part 80 is a non-boundary area in this case.
  • the non-boundary region 83 is a region having the gate trench portion 40 and the emitter trench portion 60 in a region different from the boundary region 81.
  • the non-boundary region 83 includes a region in which the gate trench portion 40 and the emitter trench portion 60 are arranged at a constant cycle among the regions where the collector region 22 is projected onto the upper surface of the semiconductor substrate 10.
  • Dummy trench portion 30 is provided in boundary region 81.
  • the dummy trench portion 30 may be provided also in the non-boundary region 83.
  • the dummy trench portion 30 may be provided only in the non-boundary region 83.
  • a gate trench portion 40 or an emitter trench portion 60 may be provided in the boundary region 81.
  • providing the boundary region 81 in the transistor portion 70 means that the cathode region 82 becomes relatively short and the collector region 22 becomes relatively long. Therefore, electrons emitted from the emitter region 12 can easily flow into the collector region 22, and the on voltage can be lowered.
  • the boundary region 81 may be provided across the transistor portion 70 and the diode portion 80.
  • non-boundary regions 83 other than the boundary region 81 are provided in each of the transistor portion 70 and the diode portion 80.
  • FIG. 3 is a modification of the semiconductor device 100.
  • the contact hole 54 is not provided above at least a part of the second mesa portion 92 adjacent to the dummy trench portion 30.
  • the contact hole 54 is not provided above all the second mesa portions 92 adjacent to the dummy trench portion 30. That is, the second mesa portion 92 adjacent to the dummy trench portion 30 is not electrically connected to the emitter electrode 52. Note that not providing the contact hole 54 in part or all of the mesa portion in the boundary region 81 may be applied to the first and second embodiments and the third to fifth embodiments described later.
  • FIG. 4 is a top view of the semiconductor device 500 according to the comparative example.
  • the semiconductor device 500 of this example is different from the semiconductor device 100 of the first embodiment in that the dummy trench portion 30 is not provided.
  • the semiconductor device 500 includes a transistor portion 570 and a diode portion 580.
  • the semiconductor device 500 includes an emitter trench portion 60 on the side of the diode portion 580 with the transistor portion 570. That is, the semiconductor device 500 of this example does not have the dummy trench portion 30 in the boundary region 81. That is, since the trench portion other than the gate trench portion 40 is not connected to the gate metal layer 50, the capacitance between the gate and the emitter is smaller than that of the semiconductor device 100 according to the first embodiment.
  • the transistor portion 570 when noise is generated in the semiconductor device 500 while the semiconductor device 500 is in the FWD operation, a potential difference higher than the threshold voltage Vth may be generated, and the transistor portion 570 may be erroneously turned on. As the gate-emitter capacitance is smaller, the influence of noise on the semiconductor device 500 is increased. If the transistor portion 570 is erroneously turned on, a short circuit current may flow during reverse recovery, causing a short circuit mode, and the semiconductor device 500 may be broken.
  • the semiconductor device 100 since the semiconductor device 100 has the dummy trench portion 30, the capacitance between the gate and the emitter is increased. As a result, even if noise is generated in the semiconductor device 100, it is difficult for the transistor portion 70 to turn on erroneously. Thus, providing the dummy trench portion 30 is equivalent to providing the noise cut capacitor. Thereby, the influence of noise on the semiconductor device 100 is reduced.
  • FIG. 5 shows an example of an entire chip view of a semiconductor device 500 according to a comparative example.
  • the semiconductor device 500 of this example includes a plurality of transistor units 570 and a plurality of diode units 580.
  • the width Wd of the diode unit 580 in the Y-axis direction is smaller than the width Wt of the transistor unit 570 in the Y-axis direction. Further, in this example, the width in the X-axis direction of the transistor portion 570 and the width in the X-axis direction of the diode portion 580 are equal.
  • the total area of the plurality of diode units 580 is smaller than the total area of the plurality of transistor units 570.
  • the current on the side of the transistor portion 570 may be gradually concentrated on the side of the diode portion 580 at the time of switching. In this case, the semiconductor device 500 may generate heat locally and be destroyed. As described above, the current flows uniformly at the time of turn-off, but the current may be concentrated by trying to flow to the cathode region with time. In the semiconductor device 500, since the width Wd in the Y-axis direction of the diode portion 580 is smaller than the width Wt in the Y-axis direction of the transistor portion 570, heat generation due to current concentration is remarkable. In particular, in the case of switching at a high current density, the semiconductor device 500 may be broken.
  • FIG. 6 shows an example of the entire chip of the semiconductor device 100.
  • the semiconductor device 100 of this example includes a plurality of transistor units 70 and a plurality of diode units 80.
  • the semiconductor device 100 includes an edge termination region 102 and an outer region 104 outside the active region where the transistor portion 70 and the diode portion 80 are provided.
  • the edge termination region 102 relieves the concentration of the electric field on the upper surface side of the semiconductor substrate 10.
  • the edge termination region 102 has a guard ring, a field plate, a resurf and a combination of these.
  • the outer region 104 is provided adjacent to the transistor unit 70 and the diode unit 80.
  • the outer region 104 includes a gate pad, a sense unit, and a temperature detection unit.
  • the semiconductor device 100 of this example includes fifteen transistor units 70 and twelve diode units 80.
  • the width Wd of the diode unit 80 in the Y-axis direction is equal to or greater than the width Wt of the transistor unit 70 in the Y-axis direction, and preferably larger than the width Wt in the Y-axis direction.
  • the width Wd of the diode unit 80 in the Y-axis direction may be 500 ⁇ m or more, 1000 ⁇ m or more, or 1500 ⁇ m or more.
  • the width in the X-axis direction of the transistor section 70 and the width in the X-axis direction of the diode section 80 are equal.
  • the total area of the diode unit 80 is equal to or larger than the total area of the transistor unit 70, and preferably larger than the total area of the transistor unit 70.
  • the width Wd of the diode unit 80 in the Y-axis direction is equal to or greater than the width Wt of the transistor unit 70 in the Y-axis direction.
  • the current flow can also reduce the concentration of current. Therefore, in the semiconductor device 100 of this example, the concentration of the current is alleviated, so the semiconductor device 100 is less likely to be destroyed.
  • the total area of the diode unit 80 may be larger than 1.2 times, larger than 1.5 times, or larger than 2.0 times the total area of the transistor unit 70.
  • the ratio of the total area of the transistor unit 70 to the total area of the diode unit 80 is set in view of the trade-off between the conduction loss of the semiconductor device 100 and the current concentration. That is, the conduction loss tends to be reduced as the total area of the transistor section 70 becomes larger. On the other hand, the current concentration tends to be alleviated as the total area of the diode section 80 increases.
  • the capacitance between the gate and the emitter is smaller than in the case where the total area of diode unit 80 is smaller than the total area of transistor unit 70.
  • the semiconductor device 100 of this example can suppress the reduction of the gate-emitter capacitance by providing the dummy trench portion 30 in the boundary region 81.
  • the total area of the diode unit 80 is equal to or larger than the total area of the transistor unit 70, and the number of the transistor unit 70 and the diode unit 80 is reduced. Good. As a result, the area of the interface between the transistor unit 70 and the diode unit 80, that is, the boundary region 81 for preventing mutual interference between the transistor unit 70 and the diode unit 80 is reduced, so that the loss of current is reduced.
  • the semiconductor device 100 of this example includes more transistor units 70 than the diode units 80 in the Y-axis direction.
  • the transistor sections 70 are disposed at both ends in the Y-axis direction.
  • current concentration in the diode section 80 is less likely to occur.
  • the semiconductor device 100 in this example includes five transistor units 70 and four diode units 80 in the Y-axis direction.
  • the number of transistor parts 70 and diode parts 80 in the Y-axis direction is not limited to this.
  • the number of transistor portions 70 and diode portions 80 may be four and three, three and two, or two and one.
  • the number of transistor portions 70 and diode portions 80 may be six and five, seven and six, or eight and seven.
  • the number of transistor portions 70 and the number of diode portions 80 may be the same in the Y-axis direction.
  • the semiconductor device 100 further includes three rows of the transistor portion 70 and the diode portion 80 in the X-axis direction.
  • the number of rows of the transistor unit 70 and the diode unit 80 in the X-axis direction is not limited to this.
  • the number of rows of the transistor portion 70 and the diode portion 80 in the X-axis direction may be one row, two rows, four rows, five rows, or more. It may be.
  • FIG. 7A is a graph showing a current density distribution.
  • the vertical axis indicates current density [A / cm 2 ], and the horizontal axis indicates an arbitrary position in the Y-axis direction.
  • the distribution D1 indicates the current density distribution when the semiconductor device 100 is used.
  • the semiconductor device 100 of this example shows the case where the ratio of the total area of the transistor section 70 to the total area of the diode section 80 is 20:40. That is, the total area of the diode section 80 corresponds to about 66% of the total area of the transistor section 70 and the diode section 80.
  • the distribution D2 indicates the current density distribution when the semiconductor device 100 is used.
  • the semiconductor device 100 of this example shows the case where the ratio of the total area of the transistor section 70 to the total area of the diode section 80 is 20:20. That is, the total area of the diode unit 80 corresponds to 50% of the total area of the transistor unit 70 and the diode unit 80.
  • the distribution D3 shows the current density distribution when the semiconductor device 500 is used.
  • the semiconductor device 500 of this example shows the case where the ratio of the total area of the transistor portion 570 to the total area of the diode portion 580 is 20: 6. That is, the total area of the diode portion 580 corresponds to about 23% of the total area of the transistor portion 570 and the diode portion 580.
  • the semiconductor device 100 can reduce the maximum value of the current density by making the total area of the diode unit 80 equal to or larger than the total area of the transistor unit 70.
  • FIG. 7B is a graph showing turn-off waveforms of the semiconductor device 100 and the semiconductor device 500. This graph shows temporal changes in collector current Ic [A / cm 2 ] and collector-emitter voltage Vce.
  • the collector current Ic of the semiconductor device 100 is larger than the collector current Ic of the semiconductor device 500. That is, the semiconductor device 100 can realize switching with a higher current density than the semiconductor device 500 by making the width of the diode unit 80 larger than the width of the transistor unit 70.
  • the 8A to 8D are diagrams for comparing the conduction current density distribution when the ratio between the gate trench portion G and the emitter trench portion E is changed.
  • the ordinate represents the conduction current density distribution [A / cm 2 ], and the abscissa represents the position in the Y-axis direction near the transistor portion and the diode portion.
  • the gate trench portion G is a trench portion electrically connected to the gate metal layer 50 and provided in contact with the emitter region 12.
  • the emitter trench portion E is a trench portion electrically connected to the emitter electrode 52.
  • FIG. 8A shows the conduction current density distribution of a full gate semiconductor device.
  • all the trench portions are gate trench portions G. That is, in the semiconductor device of this example, all the trench portions are electrically connected to the gate metal layer 50.
  • FIG. 8B shows the conduction current density distribution of the semiconductor device having the emitter trench portion E.
  • the gate trench portion G and the emitter trench portion E are provided at a ratio of 2: 1. That is, in the semiconductor device of this example, the number of gate trench portions G is larger than the number of emitter trench portions E.
  • FIG. 8C shows the conduction current density distribution of the semiconductor device having the emitter trench portion E.
  • the gate trench portion G and the emitter trench portion E are provided at a ratio of 1: 1. That is, in the semiconductor device of this example, the number of gate trench portions G is equal to the number of emitter trench portions E.
  • FIG. 8D shows the conduction current density distribution of the semiconductor device having the emitter trench portion E.
  • the gate trench portion G and the emitter trench portion E are provided at a ratio of 1: 2. That is, in the semiconductor device of this example, the number of gate trench portions G is smaller than the number of emitter trench portions E.
  • the conduction current density distribution tends to be broadened by increasing the ratio of the emitter trench E to the gate trench G.
  • the conduction current density distribution of FIG. 8A tends to localize to a specific region as compared to other examples.
  • the channel region is reduced, so the maximum value of the conduction current tends to increase.
  • the semiconductor device preferably has both the gate trench portion G and the emitter trench portion E.
  • the semiconductor device preferably has both the gate trench portion G and the emitter trench portion E.
  • FIGS. 8A to 8D when the ratio of the emitter trench portion E to the gate trench portion G is increased, the maximum value of the conduction current density distribution tends to increase.
  • the breakdown of the semiconductor device 100 can be suppressed by increasing the ratio of the total area of the diode section 80 to the total area of the transistor section 70 in order to suppress the maximum value of the conduction current density distribution.
  • the boundary area 81 is provided in the diode section 80.
  • the gate-emitter capacitance is reduced. Therefore, in the semiconductor device 100, by providing the dummy trench portion 30 in the boundary region 81, it is possible to secure the gate-emitter capacitance while relaxing the concentration of current by the increase of the diode portion 80. As a result, the semiconductor device 100 less affected by noise can be realized while suppressing destruction of the element due to current concentration.
  • the dummy trench portion 30 described above extends not only in the boundary region 81 where the transistor portion 70 and the diode portion 80 are adjacent but also in the X axis direction toward the edge termination region 102 side of the transistor portion 70 adjacent to the edge termination region 102. It may be provided to That is, the dummy trench portion 30 which is not in contact with the emitter region 12 may be provided on the edge termination region 102 side of the transistor portion 70 adjacent to the edge termination region 102.
  • the edge termination region 102 side of the transistor portion 70 in which the dummy trench portion 30 is provided is illustrated by a broken line as an edge adjacent region 84.
  • the edge adjacent region 84 is a region adjacent to the edge termination region 102 on the positive side or the negative side of the transistor section 70 in the Y-axis direction. As a result, it is possible to secure the capacitance between the gate and the emitter, to form an ineffective region not functioning as a transistor on the edge termination region 102 side of the transistor section 70, and to suppress concentration of carriers. Therefore, the number of dummy trench portions 30 inserted in edge adjacent region 84 may be larger than the number of dummy trench portions 30 inserted in boundary region 81. Also, the dummy trench portion 30 may be provided only in the edge adjacent region 84. In providing the dummy trench portion 30 in the edge adjacent region 84, the width Wt in the Y-axis direction of the transistor portion 70 and the width Wd in the Y-axis direction of the diode portion 80 are not limited.
  • FIG. 9 shows an example of the configuration of the semiconductor device 100 according to the third embodiment.
  • the semiconductor device 100 according to this embodiment is different from the semiconductor device 100 according to the first embodiment in that the upper surface lifetime killer 95 and the lower surface lifetime killer 96 are provided.
  • the upper surface lifetime killer 95 and the lower surface lifetime killer 96 are used to adjust the lifetime of the carrier.
  • the upper surface lifetime killer 95 and the lower surface lifetime killer 96 are provided by implanting ions from the upper surface side or the lower surface side of the semiconductor substrate 10.
  • the upper surface lifetime killer 95 and the lower surface lifetime killer 96 are formed by injection of helium.
  • the upper surface lifetime killer 95 is provided on the upper surface side of the semiconductor substrate 10.
  • the upper surface lifetime killer 95 of the third embodiment is provided in the diode unit 80.
  • the upper surface lifetime killer 95 in this example is provided so as to extend from the non-boundary region 83 to at least a part of the boundary region 81.
  • the top surface lifetime killer 95 can reduce the tail current by reducing the carrier lifetime on the anode region side of the diode unit 80, and can reduce the reverse recovery loss Err.
  • the upper surface lifetime killer 95 may or may not be provided in the transistor unit 70. That is, although the upper surface lifetime killer 95 of this example is provided extending from the non-boundary region 83 to the middle of the boundary region 81, it may be provided extending to the boundary R, or the boundary R may be exceeded. It may be extended to the transistor portion 70. Further, in this example, the area obtained by projecting the collector area provided on the lower surface side of the semiconductor substrate 10 on the upper surface of the semiconductor substrate 10 is an area obtained by projecting the transistor section 70 and the cathode area 82 on the upper surface of the semiconductor substrate 10 The region other than the portion 70 is a diode portion 80. However, the region where the upper surface lifetime killer 95 is not provided may be the transistor portion 70, and the region where the upper surface lifetime killer 95 is provided may be the diode portion 80.
  • the lower surface lifetime killer 96 is provided on the lower surface side of the semiconductor substrate 10.
  • the lower surface lifetime killer 96 of this example is provided in both the transistor unit 70 and the diode unit 80.
  • the concentration of the lower surface lifetime killer 96 may be lower on the transistor unit 70 side than on the diode unit 80 side.
  • the concentration of the lower surface lifetime killer 96 in the boundary region 81 of the diode unit 80 is lower than the concentration of the lower surface lifetime killer 96 in the non-boundary region 83 of the diode unit 80.
  • the cathode region 82 is provided to extend closer to the transistor portion 70 than the upper surface lifetime killer 95. As a result, the current easily flows to the cathode region 82, and the concentration of the current in the transistor portion 70 is easily alleviated.
  • the concentration of the cathode region 82 may be higher on the transistor section 70 side than on the diode section 80 side.
  • the concentration of the cathode region 82 in the boundary region 81 of the diode unit 80 is higher than the concentration of the cathode region 82 in the non-boundary region 83 of the diode unit 80.
  • FIG. 10 shows an example of the configuration of the semiconductor device 100 according to the fourth embodiment.
  • the semiconductor device 100 of this example differs from the semiconductor device 100 according to the first embodiment in the structure of the boundary region 81.
  • the accumulation region 16 is provided in the transistor unit 70. However, the storage area 16 is not provided in the boundary area 81. That is, the storage region 16 is not provided in the second mesa portion 92 adjacent to the dummy trench portion 30. On the other hand, the contact region 15 is provided in the second mesa portion 92. In the semiconductor device 100 of this example, since the storage region 16 is not provided in the second mesa portion 92 sandwiched by the dummy trench portion 30, holes can be easily extracted to the emitter electrode 52 in the boundary region 81.
  • FIG. 11 illustrates an example of the configuration of the semiconductor device 100 according to the fifth embodiment.
  • the semiconductor device 100 of this example is different from the semiconductor device 100 according to the first embodiment in the structure of the dummy trench portion 30.
  • the dummy trench portion 30 has a shape different from that of the gate trench portion 40 and the emitter trench portion 60.
  • the dummy trench portion 30 in this example can adjust the gate-emitter capacitance of the semiconductor device 100 by adjusting the insulating film in the trench and the trench depth.
  • the thickness of the dummy insulating film 32 is smaller than that of the gate insulating film 42 and the emitter insulating film 62. Thereby, the gate-emitter capacitance of the semiconductor device 100 is increased. In this example, the thickness of the dummy insulating film 32 is reduced without changing the width of the trench formed on the upper surface side of the semiconductor substrate 10. However, the film thickness of the dummy insulating film 32 is relatively increased by increasing the film thickness of the gate insulating film 42 and the emitter insulating film 62 by increasing the width of the trench for providing the gate trench portion 40 and the emitter trench portion 60. The thickness may be reduced.
  • the trench depth of the dummy trench portion 30 is deeper than the trench depth of the gate trench portion 40 and the trench depth of the emitter trench portion 60. Thereby, the gate-emitter capacitance of the semiconductor device 100 is increased.
  • the trench depth of the dummy trench portion 30 is made deeper, the dummy trench portion is relatively made relatively by making the depth of the trench for providing the gate trench portion 40 and the emitter trench portion 60 shallow.
  • the trench depth of 30 may be increased.
  • the gate-emitter capacitance can be increased by reducing the film thickness of the dummy insulating film 32 and increasing the trench depth of the dummy trench portion 30.
  • the gate-emitter capacitance may be increased by adjusting either the film thickness of the dummy insulating film 32 or the trench depth of the dummy trench portion 30.
  • FIG. 12 is an example of a top view of a semiconductor device 200 according to a sixth embodiment.
  • the semiconductor device 200 of this example includes a transistor unit 70 and a current sense unit 210.
  • the structure of the transistor unit 70 may be the same as that of the transistor unit 70 of any of the embodiments described in FIGS. 1A to 11 and may be the same as or different from the structure of a part of the transistor unit 70 of any of the embodiments. It may be an aspect.
  • the transistor portion 70 in this example has a gate trench portion 40 and an emitter trench portion 60.
  • the mesa portion in contact with the gate trench portion 40 and the mesa portion in contact with the emitter trench portion 60 may have the same structure as the first mesa portion 91 described in FIGS. 1A to 11.
  • the transistor unit 70 may further include a dummy trench unit 30 and a second mesa unit 92 in contact with the dummy trench unit 30.
  • the semiconductor device 200 may further include a diode unit 80.
  • the arrangement of the transistor unit 70 and the diode unit 80 may be the same as that of the semiconductor device 100 described in FIGS. 1A to 11.
  • the respective trench portions of the gate trench portion 40, the emitter trench portion 60 and the dummy trench portion 30 are provided extending in the X-axis direction and arranged in the Y-axis direction.
  • a gate pad 208 connected to the gate wiring portion 46, a current sense pad 202 connected to the current sense portion 210, an anode pad 204 and a cathode pad 206 are provided.
  • the anode pad 204 and the cathode pad 206 are pads connected to a temperature detection unit disposed above the upper surface of the semiconductor substrate 10.
  • the temperature detection unit is, for example, a PN diode formed of polysilicon or the like.
  • the pads disposed on the upper surface of the semiconductor substrate 10 are not limited to these.
  • each pad is disposed in the outer region 104.
  • Current sense portion 210 may also be disposed in outer region 104. At least a portion of the current sensing unit 210 may be sandwiched between any two pads in top view. By providing the current sensing unit 210 in the outer region 104, reduction in the area of the transistor unit 70 and the like can be suppressed.
  • the gate pad 208, and the current sense unit 210 and the current sense pad 202 are disposed on the opposite side of the top surface of the semiconductor substrate 10.
  • the outer region 104-1 provided with the gate pad 208 and the outer region 104-2 provided with the current sense unit 210 and the current sense pad 202 sandwich the transistor unit 70 in the Y-axis direction. It is arranged.
  • An anode pad 204 and a cathode pad 206 may be disposed in the outer region 104-2.
  • the arrangement of each pad is not limited to the example of FIG. The arrangement of each pad may be similar to that of the semiconductor device 100 described in FIGS. 1A to 11.
  • the gate line portion 46 has a gate metal layer 50 and a gate runner 48.
  • the gate metal layer 50 is disposed to surround the transistor unit 70 (when the diode unit 80 is provided, the transistor unit 70 and the diode unit 80) in a top view.
  • Gate runners 48 may be disposed along the gate metal layer 50.
  • the gate runner 48 may be disposed at least partially below the gate metal layer 50.
  • the gate runner 48 may be disposed across the transistor unit 70.
  • the gate runner 48 may be disposed along the outer region 104.
  • the gate runner 48 is connected to the gate trench portion 40 and the dummy trench portion 30 and transmits a gate voltage.
  • the current sense unit 210 detects the current flowing to the transistor unit 70.
  • the current sense unit 210 of this example includes at least one gate trench unit 40 and a first mesa unit 91. Also in the current sense portion 210 of this example, the respective trench portions extend in the X-axis direction, and are arranged in the Y-axis direction. However, the extending direction and the arranging direction of each trench portion of current sense portion 210 may be different from the extending direction and the arranging direction of each trench portion in transistor portion 70.
  • the current sensing unit 210 of this example has the same structure as the transistor unit 70, and simulates the current flowing through the transistor unit 70 at a ratio according to the channel area ratio in top view.
  • the area of the current sensing unit 210 in top view is smaller than the area of the transistor unit 70.
  • the area of the current sensing unit 210 may be smaller than the area of each pad such as the gate pad 208 disposed on the upper surface of the semiconductor substrate 10.
  • a value G / E obtained by dividing the number G of the gate trench portions 40 by the number E of the emitter trench portions 60 included in the unit length in the arrangement direction of each trench portion is referred to as a gate-emitter ratio.
  • the gate-emitter ratio is a value obtained by dividing the sum of the number G of the gate trench portion 40 and the number D of the dummy trench portion 30 by the number E of the emitter trench portions 60 (G + D ) / E may be a gate-emitter ratio.
  • the gate-emitter ratio of the current sensing unit 210 is larger than the gate-emitter ratio of the transistor unit 70. That is, in the current sense portion 210, the gate trench portions 40 are arranged at a higher density than the transistor portion 70.
  • the gate-emitter ratio of the current sensing unit 210 may be calculated from the number of all the trench portions arranged in the Y-axis direction in the current sensing unit 210.
  • the gate-emitter ratio of the transistor section 70 may also be calculated from the number of all the trench sections arranged in the Y-axis direction in the transistor section 70.
  • the insulation tolerance tends to be low.
  • the insulating film capacitance between the gate and the emitter in the current sensing unit 210 can be increased. For this reason, even when charge is injected into each electrode by ESD (electrostatic discharge) or the like, a voltage rise can be suppressed. Therefore, the withstand voltage of the current sensing unit 210 can be increased.
  • the screening test of the emitter trench 60 of the current sense unit 210 can be omitted.
  • a barrier metal 57 may be provided in each contact hole 54.
  • the barrier metal 57 may include at least one of a titanium film and a titanium nitride film.
  • the barrier metal 57 may be provided to cover the interlayer insulating film 38.
  • a tungsten plug 58 may be provided in the contact hole 54.
  • the barrier metal 57 and the tungsten plug 58 may be provided also in the semiconductor device 100 described in FIGS. 1A to 11.
  • FIG. 14 is a diagram showing an example of a cross section of the current sensing unit 210. As shown in FIG. In FIG. 14, a YZ cross section passing through the emitter region 12 is shown.
  • the gate trench portions 40 are continuously arranged along the Y-axis direction, and the emitter trench portion 60 is not provided. That is, all the trench portions of the current sense portion 210 of this example are the gate trench portions 40.
  • the gate-emitter ratio of the current sensing unit 210 is 1/0, which is an infinite value. Even in the current sensing unit 210 of this example, several emitter trench units 60 may be provided at both ends of the trench arrangement direction (Y-axis direction).
  • the gate-emitter ratio of the current sensing unit 210 may be twice or more or 10 times or more of the gate-emitter ratio of the transistor unit 70.
  • the area ratio of storage region 16 of current sense unit 210 is a value obtained by dividing the total area of storage region 16 included in current sense unit 210 by the total area of emitter region 12 included in current sense unit 210 in top view. It is.
  • the area ratio of the storage region 16 of the transistor unit 70 is a value obtained by dividing the total area of the storage region 16 included in the transistor unit 70 by the total area of the emitter region 12 included in the transistor unit 70 in top view. .
  • the area ratio of the storage region 16 of the current sensing unit 210 be smaller than the area ratio of the storage region 16 of the transistor unit 70.
  • the IE effect in the current sense unit 210 can be reduced, and a drop in clamp voltage due to minority carrier storage can be suppressed. Therefore, for example, even if the voltage is clamped in the transistor unit 70 at turn-off, occurrence of avalanche in the current sensing unit 210 can be suppressed, and destruction in the current sensing unit 210 can be suppressed.
  • the transistor unit 70 is provided with both the emitter region 12 and the storage region 16.
  • the current sensing unit 210 is provided with the emitter region 12 but is not provided with the storage region 16. That is, the area ratio of the storage region 16 in the current sensing unit 210 shown in FIG. 14 is zero.
  • the area ratio of the accumulation region 16 of the current sensing unit 210 may be half or less of the area ratio of the accumulation region 16 of the transistor unit 70 or may be 1/10 or less.
  • FIG. 15 is an enlarged top view of the vicinity of the outer region 104-2.
  • the gate runner 48 is provided to surround the outer region 104-2.
  • the gate runner 48 in this example has a cross section 47 provided across the outer region 104-2 in top view.
  • the cross section 47 in this example crosses the outer region 104-2 in the Y-axis direction.
  • the crossing portion 47 connects two gate runners 48 provided along both ends in the Y-axis direction of the outer region 104-2.
  • the crossing portion 47 may be provided so as not to overlap with the anode pad 204 and the cathode pad 206.
  • the gate wiring portion 46 has an opening 212 provided penetrating from the upper surface to the lower surface of the gate wiring portion 46.
  • an opening 212 is provided in the cross section 47 of the gate runner 48.
  • the opening 212 penetrates the polysilicon gate runner 48.
  • the area other than the opening 212 in the gate runner 48 is hatched with oblique lines.
  • At least a portion of the current sensing unit 210 is disposed below the gate runner 48 in a region overlapping the opening 212.
  • the current sensing unit 210 may be disposed at least partially overlapping the area of the gate runner 48 other than the opening 212. In the example of FIG. 15, the entire current sensing unit 210 is disposed so as to overlap with either the opening 212 or the gate runner 48.
  • the current sense pad 202 may be provided at least partially in the opening 212.
  • the current sense pad 202 in this example may extend from above the gate runner 48 to the opening 212 from a position not overlapping the gate runner 48.
  • a portion of the current sense pad 202 provided above the gate runner 48 is indicated by a broken line.
  • the current sense pad 202 and the gate runner 48 are insulated by an interlayer insulating film or the like.
  • a current sense pad 202 may be provided over the entire opening 212.
  • FIG. 16 is a top view in which the vicinity of the opening 212 is enlarged.
  • the current sense pad 202 is omitted.
  • the semiconductor substrate 10 is provided with a first well region 220 and a second well region 218.
  • the first well region 220 and the second well region 218 are P + -type regions provided from the upper surface of the semiconductor substrate 10 to a depth deeper than the lower end of the trench portion.
  • the first well region 220 corresponds to the well region 11 of the semiconductor device 100 described in FIGS. 1A to 11.
  • the first well region 220 is provided so as to surround the transistor unit 70 (when the diode unit 80 is provided, the transistor unit 70 and the diode unit 80) in a top view.
  • the second well region 218 is provided to surround the current sensing unit 210 in top view.
  • the second well region 218 is part of the current sensing unit 210. That is, the outer peripheral end of the second well region 218 in top view coincides with the outer peripheral end of the current sensing unit 210 in top view.
  • the first well region 220 and the second well region 218 are arranged separately.
  • an N-type region such as the drift region 18 may be provided between the first well region 220 and the second well region 218.
  • the current sensing unit 210 of this example includes an emitter placement area 216 and an emitter non-placement area 214.
  • Emitter arrangement region 216 is a region in which emitter regions 12 are periodically arranged in a top view. For example, as shown in FIG. 1A and the like, emitter regions 12 and contact regions 15 are alternately arranged in the emitter arrangement region 216 along the X-axis direction.
  • Emitter placement region 216 may be a region including the center of top view of current sensing unit 210.
  • the emitter non-placement area 214 is an area where the emitter area 12 is not provided.
  • a P-type region may be exposed on the top surface of the non-emitter placement region 214.
  • the P type region may have the same doping concentration as the contact region 15, may have the same doping concentration as the base region 14, and may have another doping concentration.
  • the emitter non-placement area 214 is provided to surround the emitter placement area 216 in top view.
  • the outline in a top view of emitter placement region 216 and emitter non-placement region 214 is rectangular.
  • the emitter non-placement area 214 is surrounded by the second well area 218 in top view.
  • trench portions such as the gate trench portion 40 and the like and mesa portions are placed.
  • a part of the trench portion is indicated by a broken line.
  • Each trench portion is provided extending in the X-axis direction.
  • the trench portion may be provided continuously across both the emitter placement region 216 and the emitter non-placement region 214.
  • the end in the X-axis direction of the gate trench portion 40 may be provided inside the second well region 218.
  • the end of the gate trench portion 40 in the X-axis direction is preferably provided at a position overlapping the gate runner 48. That is, the end of the gate trench portion 40 is preferably disposed outside the opening 212. Thereby, the gate trench portion 40 and the gate runner 48 can be easily connected.
  • the emitter placement area 216 and the non-emitter placement area 214 may be exposed entirely by the opening 212. Thereby, the entire emitter placement region 216 and the non-emitter placement region 214 can be connected to the current sense pad 202.
  • the end of the opening 212 in top view is disposed above the second well region 218.
  • the end of the opening 212 may be disposed above the non-emitter placement area 214.
  • FIG. 17 is a top view for explaining the distance between second well region 218 and emitter placement region 216.
  • FIG. 17 the structure other than the second well region 218, the emitter placement region 216 and the non-emitter placement region 214 is omitted.
  • the shortest distance between the emitter placement area 216 and the second well area 218 is X1s
  • the length of the emitter placement area 216 is X2s.
  • the distance X 1 s is the shortest distance between the emitter region 12 arranged at the outermost side in the X-axis direction in the emitter arrangement region 216 and the second well region 218.
  • the length X2s is the maximum distance in the X-axis direction between the emitter regions 12 disposed at both ends in the X-axis direction in the emitter placement region 216.
  • the shortest distance between the emitter placement area 216 and the second well area 218 is Y1s, and the width of the emitter placement area 216 is Y2s.
  • the distance Y 1 s is the shortest distance between the emitter region 12 arranged at the outermost side in the Y-axis direction in the emitter arrangement region 216 and the second well region 218.
  • the length Y2s is the maximum distance between the emitter regions 12 arranged at both ends in the Y-axis direction in the emitter arrangement region 216.
  • the current sensing unit 210 of this example has a gate-emitter ratio higher than that of the transistor unit 70. Therefore, compared to the case where the gate-emitter ratio is the same as that of the transistor unit 70, the same channel area can be secured even if the area of the emitter placement region 216 is reduced. Since the area of the emitter placement area 216 can be reduced, the distances X1s and Y1s between the second well area 218 and the emitter area 12 can be increased, and the current flowing to the current sensing portion 210 is separated from the current flowing to other areas. It will be easier.
  • the distance X1s may be 10% or more, or 20% or more of the length X2s.
  • the distance Y1s may be 10% or more, 20% or more, or 30% or more of the width Y2s.
  • FIG. 18 is a diagram for explaining the distance X1s.
  • FIG. 18 is a top view showing an outline of the area A of FIG.
  • the region A is a region including the emitter placement region 216, the non-emitter placement region 214, and the second well region 218, which are disposed side by side in the X-axis direction.
  • the distance X1 s is the shortest distance between the emitter region 12 disposed outermost in the X-axis direction and the second well region 218.
  • the base region 14 is disposed in half or more of the region between the outermost emitter region 12 and the second well region 218 in the X-axis direction.
  • the contact region 15 may be disposed in half or more of the region between the outermost emitter region 12 and the second well region 218 in the X-axis direction.
  • the base region 14 and the contact region 15 may be disposed in all the regions between the outermost emitter region 12 and the second well region 218 in the X-axis direction.
  • FIG. 19 is a diagram for explaining the distance Y1s.
  • FIG. 19 is a top view showing an outline of the region B of FIG.
  • the region B is a region including the emitter placement region 216, the non-emitter placement region 214, and the second well region 218, which are disposed side by side in the Y-axis direction.
  • the distance Y1s is the shortest distance between the emitter region 12 arranged at the outermost side in the Y-axis direction and the second well region 218. Between the emitter region 12 and the second well region 218, at least one of the contact region 15 and the base region 14 may be provided. As shown by broken lines in FIG. 16, a part of the trench portion may be provided with a gate trench portion 40 or an emitter trench portion 60 extending in the X-axis direction in the range of the distance Y1s in this example.
  • FIG. 20 is a diagram for explaining the distance X1t in the transistor unit 70.
  • FIG. FIG. 20 partially shows a top view of the transistor portion 70.
  • the distance X1t is the shortest distance in the X axis direction between the outermost emitter region 12 in the X axis direction and the first well region 220 in the transistor section 70.
  • the distance X1s in the current sensing unit 210 illustrated in FIG. 18 may be larger than the distance X1t in the transistor unit 70. As described above, by increasing the distance X1s in the current sensing unit 210, the current flowing in the current sensing unit 210 can be easily separated from the current flowing in the other region.
  • the distance X1s may be twice or more of the distance X1t, or five times or more.
  • FIG. 21 is a view showing another configuration example of the region A of FIG.
  • the length in the X-axis direction of the base region 14 in contact with the second well region 218 of the current sensing portion 210 is Xb
  • the distance between the emitter region 12 arranged outermost and the base region 14 is Xc.
  • the distance X1s in the current sense unit 210 is larger than the distance X1t in the transistor unit 70.
  • the length Xb of the base region 14 in contact with the second well region 218 of the current sensing unit 210 is larger than the length of the base region 14 in contact with the first well region 220 of the transistor unit 70. That is, the distance X1s between the second well region 218 and the outermost emitter region 12 is increased by making the base region 14 of the current sensing unit 210 longer than the base region of the transistor unit 70.
  • the distance Xc between the outermost emitter region 12 and the base region 14 in contact with the second well region 218 is equal to the distance Xc between the outermost emitter region 12 and the first well region 218 in the transistor section 70. It is larger than the distance to the base region 14 in contact.
  • the distance X1s in the current sense unit 210 can be made larger than the distance X1t in the transistor unit 70.
  • a contact region 15 may be provided between the emitter region 12 disposed on the outermost side and the base region 14 in contact with the second well region 218. That is, the distance Xc is the length of the contact region 15 disposed between the outermost emitter region 12 and the base region 14 in contact with the second well region 218.
  • the length Xc of the contact region 15 disposed outermost in the X-axis direction may be larger than the length of the contact region 15 disposed outermost in the X-axis direction in the transistor portion 70.
  • FIG. 22 is a diagram for explaining the distance Y1t in the transistor section 70.
  • FIG. 22 partially shows a top view of the transistor portion 70.
  • the distance Y1t is the shortest distance in the Y-axis direction between the outermost emitter region 12 in the Y-axis direction and the first well region 220 in the transistor section 70.
  • a gate trench portion 40 and an emitter trench portion 60 extending in the X-axis direction may be provided in the range of the distance Y1t in this example.
  • the distance Y1s in the current sensing unit 210 shown in FIG. 19 may be larger than the distance Y1t in the transistor unit 70. As described above, by increasing the distance Y1s in the current sensing unit 210, it becomes easy to separate the current flowing in the current sensing unit 210 and the current flowing in the other region.
  • the distance Y1s may be twice or more of the distance Y1t, or five times or more.
  • the lower surface lifetime killer 96 may be provided in the current sensing unit 210 of the semiconductor device 200 as in the transistor unit 70. Further, the current sense unit 210 may be provided with the upper surface lifetime killer 95. For example, when the upper surface lifetime killer 95 is provided in the transistor unit 70, the upper surface lifetime killer 95 is also provided in the current sensing unit 210.
  • a semiconductor device having a transistor portion and a diode portion, The transistor portion and the diode portion are formed in a region adjacent to each other, and has a boundary region that prevents interference between the transistor portion and the diode portion.
  • the transistor unit and the diode unit include a plurality of trench units arranged in a predetermined arrangement direction.
  • the diode portion has a cathode region of the first conductivity type on the surface opposite to the front surface side of the semiconductor substrate, The width of the diode portion in the arrangement direction is larger than the width of the transistor portion in the arrangement direction, The semiconductor device, wherein the cathode region is extended to the boundary region in the arrangement direction.
  • (Item 2) The semiconductor device according to Item 1, wherein a width of the diode unit is 1500 ⁇ m or more in the arrangement direction. (Item 3) It has multiple transistor parts and multiple diode parts, The semiconductor device according to Item 1 or 2, wherein a total area of the plurality of diode parts is larger than a total area of the plurality of transistor parts.
  • a gate metal layer provided above the upper surface of the semiconductor substrate; An emitter electrode provided above the upper surface of the semiconductor substrate; An emitter region of a first conductivity type provided on the upper surface side of the semiconductor substrate in the transistor portion; A gate trench portion provided on the upper surface side of the semiconductor substrate in the transistor portion, electrically connected to the gate metal layer, and in contact with the emitter region; An emitter trench portion provided on the upper surface side of the semiconductor substrate in the diode portion and electrically connected to the emitter electrode;
  • the semiconductor device according to any one of Items 1 to 3, wherein the emitter trench portion is also arranged between the gate trench portions in the transistor portion at a constant period.
  • the semiconductor device according to item 4 further comprising a dummy trench portion provided on the upper surface side of the semiconductor substrate, electrically connected to the gate metal layer, and not in contact with the emitter region.
  • An interlayer insulating film provided above the upper surface side of the semiconductor substrate; The transistor portion and the diode portion further include a contact hole provided in the interlayer insulating film between the trench portions and in which an emitter electrode is embedded. 7.
  • the semiconductor device according to any one of items 1 to 6, wherein the contact hole is not provided in the interlayer insulating film between the trench portions in the boundary region.
  • the diode portion has the boundary region and a non-boundary region, 8.
  • the semiconductor device according to any one of items 1 to 7, wherein a concentration of the cathode region in the boundary region of the diode portion is higher than a concentration of the cathode region in the non-boundary region of the diode portion.
  • the semiconductor device further comprises a lower surface lifetime killer provided opposite to the upper surface side of the semiconductor substrate,
  • the diode portion has the boundary region and a non-boundary region,
  • the semiconductor device further comprises an upper surface lifetime killer introduced at least to a non-boundary region of the diode portion on the upper surface side of the semiconductor substrate 10.
  • the semiconductor device according to any one of items 1 to 9, wherein the cathode region is provided so as to extend closer to the transistor portion side than the upper surface lifetime killer.
  • Mitter electrode 54 contact hole 56: contact hole 57: barrier metal 58: tungsten plug 60: emitter trench portion 61: extended portion 62: Emitter insulating film, 63: connection portion, 64: emitter conductive portion, 70: transistor portion, 80: diode portion, 81: boundary region, 82: cathode region, 83.
  • Non-boundary region 84 Edge adjacent region 91 First mesa portion 92 Second mesa portion 93 Third mesa portion 95 Upper surface lifetime killer 96 Lower surface lifetime killer 100 Semiconductor device 102 Edge termination region 104 Outer region 200 Semiconductor device 202 Current sense pad 204 Ano Dopads, 206: cathode pads, 208: gate pads, 210: current sensing portions, 212: openings, 214: emitter non-arrangement regions, 216: emitter arrangement regions, 218 Second well region 220 First well region 500 Semiconductor device 570 Transistor portion 580 Diode portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

トランジスタ部とダイオード部とを有する半導体装置であって、半導体基板の上面の上方に設けられたゲート金属層と、半導体基板の上面の上方に設けられたエミッタ電極と、トランジスタ部において半導体基板の上面側に設けられた第１導電型のエミッタ領域と、トランジスタ部において半導体基板の上面側に設けられ、ゲート金属層と電気的に接続され、エミッタ領域と接するゲートトレンチ部と、ダイオード部において半導体基板の上面側に設けられ、エミッタ電極と電気的に接続されたエミッタトレンチ部と、半導体基板の上面側に設けられ、ゲート金属層と電気的に接続され、エミッタ領域と接していないダミートレンチ部とを備える半導体装置を提供する。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来、トランジスタ部およびダイオード部を有する半導体装置が知られている（例えば、特許文献１参照）。また、電流センス部を有する半導体装置が知られている（例えば、特許文献２、３参照）。
　特許文献１　国際公開第２０１５／０６８２０３号
　特許文献２　特開２０１５－１７９７０５号公報
　特許文献３　特開平１０－１０７２８２号公報
解決しようとする課題
　半導体装置では、ノイズの影響を低減したり、電流集中を緩和したりして、素子の破壊耐性を向上することが求められている。
一般的開示
　本発明の第１の態様においては、トランジスタ部とダイオード部とを有する半導体装置であって、半導体基板の上面の上方に設けられたゲート金属層と、半導体基板の上面の上方に設けられたエミッタ電極と、トランジスタ部において半導体基板の上面側に設けられた第１導電型のエミッタ領域と、トランジスタ部において半導体基板の上面側に設けられ、ゲート金属層と電気的に接続され、エミッタ領域と接するゲートトレンチ部と、ダイオード部において半導体基板の上面側に設けられ、エミッタ電極と電気的に接続されたエミッタトレンチ部と、半導体基板の上面側に設けられ、ゲート金属層と電気的に接続され、エミッタ領域と接していないダミートレンチ部とを備える半導体装置を提供する。
　トランジスタ部とダイオード部とが隣接する領域に形成され、トランジスタ部とダイオード部との干渉を防止する境界領域を更に備えてよい。ダミートレンチ部は、境界領域に配置されてよい。
　ダミートレンチ部は、トランジスタ部又はダイオード部の非境界領域にも設けられてよい。
　半導体装置は、トランジスタ部とダイオード部とが隣接する領域に形成され、トランジスタ部とダイオード部との干渉を防止する境界領域を更に備えてよい。ダミートレンチ部は、トランジスタ部又はダイオード部の非境界領域に設けられてよい。
　トランジスタ部は、エッジ終端領域に隣接するエッジ隣接領域を有してよい。ダミートレンチ部は、エッジ隣接領域に設けられてよい。
　ゲートトレンチ部の本数をＧとし、ダミートレンチ部の本数をＤとした場合、０．０１＜Ｄ／（Ｄ＋Ｇ）＜０．２が成り立ってよい。
　ゲートトレンチ部、エミッタトレンチ部およびダミートレンチ部は、予め定められた配列方向に沿って配列されていてよい。ダイオード部の配列方向における幅が、トランジスタ部の配列方向における幅よりも大きくてよい。
　半導体装置は、半導体基板の上面側において、少なくともダイオード部の非境界領域に導入される上面ライフタイムキラーと、半導体基板の下面側のダイオード部に設けられる第１導電型のカソード領域とを更に備えてよい。カソード領域は、上面ライフタイムキラーよりもトランジスタ部側に延伸して設けられてよい。
　半導体装置は、トランジスタ部において半導体基板の上面側に、エミッタ領域よりも高濃度である第１導電型の蓄積領域を更に備えてよい。蓄積領域は、ダミートレンチ部と隣接したメサ部には設けられていなくてよい。
　半導体装置は、半導体基板に設けられた第１導電型のドリフト領域を更に備えてよい。ダミートレンチ部と隣接したメサ部は、半導体基板の上面側に設けられた第２導電型のコンタクト領域と、ドリフト領域とコンタクト領域との間に設けられた第２導電型のベース領域とを備えてよい。コンタクト領域は、ベース領域よりも高ドーピング濃度であってよい。
　ダミートレンチ部のダミー絶縁膜の膜厚は、ゲートトレンチ部のゲート絶縁膜およびエミッタトレンチ部のエミッタ絶縁膜よりも薄くてよい。
　ダミートレンチ部のトレンチ深さは、ゲートトレンチ部のトレンチ深さおよびエミッタトレンチ部のトレンチ深さよりも深くてよい。
　半導体装置は、電流センス部を備えてよい。ゲートトレンチ部、エミッタトレンチ部およびダミートレンチ部の各トレンチ部は、半導体基板の上面側において、予め定められた配列方向に沿って配列されていてよい。配列方向の単位長さに含まれるゲートトレンチ部の本数をエミッタトレンチ部の本数で除算したゲートエミッタ比が、電流センス部のほうが、トランジスタ部よりも大きくてよい。
　本発明の第２の態様においては、トランジスタ部と電流センス部とを有する半導体装置を提供する。半導体装置は、半導体基板の上面の上方に設けられたゲート配線部を備えてよい。半導体装置は、半導体基板の上面の上方に設けられたエミッタ電極を備えてよい。半導体装置は、半導体基板の上面側において、予め定められた配列方向に沿って配列された複数のトレンチ部を備えてよい。トレンチ部は、ゲート配線部に電気的に接続されたゲートトレンチ部を有してよい。トレンチ部は、エミッタ電極に電気的に接続されたエミッタトレンチ部を有してよい。配列方向の単位長さに含まれるゲートトレンチ部の本数をエミッタトレンチ部の本数で除算したゲートエミッタ比が、電流センス部のほうが、トランジスタ部よりも大きくてよい。
　トランジスタ部は、ゲートトレンチ部とエミッタトレンチ部の両方が配置されていてよい。電流センス部は、ゲートトレンチ部が配置され、エミッタトレンチ部が配置されていなくてよい。
　半導体装置は、半導体基板に設けられた第１導電型のドリフト領域を備えてよい。半導体装置は、半導体基板の上面側に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の内部においてエミッタ領域よりも下方に設けられ、且つ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。半導体基板の上面と平行な面において、電流センス部に含まれる蓄積領域の面積をエミッタ領域の面積で除算した面積比が、トランジスタ部に含まれる蓄積領域の面積をエミッタ領域の面積で除算した面積比よりも小さくてよい。
　トランジスタ部は、エミッタ領域および蓄積領域の両方が設けられていてよい。電流センス部は、エミッタ領域が設けられ、蓄積領域が設けられていなくてよい。
　ゲート配線部は、ゲート配線部の上面から下面まで貫通して設けられた開口部を有してよい。電流センス部の少なくとも一部は、開口部と重なる領域に配置されていてよい。
　ゲート配線部は、金属で形成されたゲート金属層と、不純物が添加された半導体で形成されたゲートランナーとを有してよい。開口部はゲートランナーに設けられていてよい。
　半導体装置は、半導体基板の上面と平行な面においてトランジスタ部を囲んで設けられ、且つ、半導体基板の上面からトレンチ部の下端よりも深くまで設けられた第１ウェル領域を備えてよい。半導体装置は、半導体基板の上面と平行な面において電流センス部を囲んで設けられ、且つ、半導体基板の上面からトレンチ部の下端よりも深くまで設けられた第２ウェル領域を備えてよい。電流センス部に設けられたエミッタ領域と第２ウェル領域との、配列方向における最短距離は、トランジスタ部に設けられたエミッタ領域と第１ウェル領域との、配列方向における最短距離よりも大きくてよい。
　電流センス部に設けられたエミッタ領域と第２ウェル領域との、配列方向と垂直な方向における最短距離は、トランジスタ部に設けられたエミッタ領域と第１ウェル領域との、配列方向と垂直な方向における最短距離よりも大きくてよい。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体装置１００の上面図の一例である。 実施例１に係る半導体装置１００のａ－ａ'断面図の一例である。 実施例２に係る半導体装置１００の上面図の一例である。 実施例２に係る半導体装置１００のｂ－ｂ'断面図の一例である。 半導体装置１００の変形例である。 比較例に係る半導体装置５００の上面図である。 半導体装置５００のチップ全体図の一例を示す。 半導体装置１００のチップ全体図の一例を示す。 電流密度分布を示すグラフである。 半導体装置１００と半導体装置５００のターンオフ波形を示すグラフである。 フルゲートの半導体装置の伝導電流密度分布を示す。 エミッタトレンチ部Ｅを有する半導体装置の伝導電流密度分布を示す。 エミッタトレンチ部Ｅを有する半導体装置の伝導電流密度分布を示す。 エミッタトレンチ部Ｅを有する半導体装置の伝導電流密度分布を示す。 実施例３に係る半導体装置１００の構成の一例を示す。 実施例４に係る半導体装置１００の構成の一例を示す。 実施例５に係る半導体装置１００の構成の一例を示す。 実施例６に係る半導体装置２００の上面図の一例である。 トランジスタ部７０の断面の一例を示す図である。 電流センス部２１０の断面の一例を示す図である。 外側領域１０４－２の近傍を拡大した上面図である。 開口部２１２の近傍を拡大した上面図である。 第２ウェル領域２１８と、エミッタ配置領域２１６との距離を説明する上面図である。 距離Ｘ１ｓを説明する図である。 距離Ｙ１ｓを説明する図である。 トランジスタ部７０における距離Ｘ１ｔを説明する図である。 図１６の領域Ａの他の構成例を示す図である。 トランジスタ部７０における距離Ｙ１ｔを説明する図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。
　各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
　本明細書では、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
　図１Ａは、実施例１に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ　ＩＧＢＴ）である。
　トランジスタ部７０は、エミッタ領域１２およびゲートトレンチ部４０を有する領域である。本例のトランジスタ部７０は、半導体基板１０の下面側に設けられたコレクタ領域を半導体基板１０の上面に投影した領域であるがこれに限られない。コレクタ領域は、第２導電型を有する。本例のコレクタ領域は、一例としてＰ＋型である。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。
　ダイオード部８０は、半導体基板１０の上面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ　Ｗｈｅｅｌ　Ｄｉｏｄｅ）等のダイオードを含む。本例のダイオード部８０は、カソード領域８２を半導体基板１０の上面に投影した領域であって、トランジスタ部７０以外の領域であるが、これに限らない。
　図１Ａにおいては、半導体装置１００のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。なお、本例では、便宜上、Ｘ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。
　半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
　本例の半導体装置１００は、半導体基板１０の上面において、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタトレンチ部６０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
　エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金またはアルミニウム‐シリコン‐銅合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金またはアルミニウム‐シリコン‐銅合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
　エミッタ電極５２およびゲート金属層５０は、層間絶縁膜を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜は、図１Ａでは省略されている。層間絶縁膜には、コンタクトホール４９、コンタクトホール５４およびコンタクトホール５６が貫通して設けられている。
　コンタクトホール４９は、ゲート金属層５０とゲートランナー４８とを接続する。コンタクトホール４９の内部には、タングステン等で形成されたプラグが形成されてもよい。
　ゲートランナー４８は、ゲート金属層５０とトランジスタ部７０のゲートトレンチ部４０とを接続する。一例において、ゲートランナー４８は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部およびダミートレンチ部３０内のダミー導電部と接続される。ゲートランナー４８は、エミッタトレンチ部６０内のエミッタ導電部とは接続されない。例えば、ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲート金属層５０およびゲートランナー４８は、ゲート配線部の一例である。
　本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲートランナー４８と半導体基板１０の上面との間には、酸化膜等の層間絶縁膜が設けられる。ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板１０の上面に露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。
　コンタクトホール５６は、エミッタ電極５２とエミッタトレンチ部６０内のエミッタ導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグが設けられてもよい。
　接続部２５は、エミッタ電極５２とエミッタ導電部との間に設けられる。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。接続部２５は、酸化膜等の層間絶縁膜等を介して、半導体基板１０の上面の上方に設けられる。
　ゲートトレンチ部４０は、予め定められた配列方向（本例ではＹ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。本例のゲートトレンチ部４０は、ゲート金属層５０と電気的に接続されている。また、ゲートトレンチ部４０は、エミッタ領域１２と接している。
　接続部分４３は、少なくとも一部が曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和することができる。ゲートトレンチ部４０の接続部分４３において、ゲートランナー４８がゲート導電部と接続されてよい。
　ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＹ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０の上面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。ダミートレンチ部３０は、ゲート金属層５０と電気的に接続されている。但し、ダミートレンチ部３０は、エミッタ領域１２と接していない点でゲートトレンチ部４０と相違する。例えば、半導体装置１００は、ゲートトレンチ部４０とダミートレンチ部３０との比率を調整することにより、ゲートエミッタ間容量を調整することができる。
　エミッタトレンチ部６０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＹ軸方向）に沿って予め定められた間隔で配列される。本例のエミッタトレンチ部６０は、ゲートトレンチ部４０と同様に、半導体基板１０の上面においてＵ字形状を有してよい。即ち、エミッタトレンチ部６０は、延伸方向に沿って延伸する２つの延伸部分６１と、２つの延伸部分６１を接続する接続部分６３を有してよい。エミッタトレンチ部６０は、エミッタ電極５２と電気的に接続されている。例えば、エミッタトレンチ部６０をダイオード部８０に設けることにより、エミッタトレンチ部６０の周囲の電位が振れにくくなる。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタトレンチ部６０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。
　ウェル領域１１は、後述するドリフト領域１８よりも半導体基板１０の上面側に設けられた第２導電型の領域である。ウェル領域１１は、一例としてＰ＋型である。ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で設けられる。ウェル領域１１の拡散深さは、ゲートトレンチ部４０、ダミートレンチ部３０およびエミッタトレンチ部６０の深さよりも深くてよい。ゲートトレンチ部４０、ダミートレンチ部３０およびエミッタトレンチ部６０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に設けられる。ゲートトレンチ部４０、ダミートレンチ部３０およびエミッタトレンチ部６０の延伸方向の端の底は、ウェル領域１１に覆われてよい。
　コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に設けられる。また、コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。コンタクトホール５４は、境界領域８１において、コンタクト領域１５の上方に設けられる。このように、層間絶縁膜には、１又は複数のコンタクトホール５４が設けられている。１又は複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。なお、実施例１では、境界領域８１の上面にはコンタクト領域１５が設けられているが、ダイオード部８０と同様に境界領域８１の上面にベース領域１４が設けられてもよい。これは、実施例１に限らず、後述する実施例２～５についても同様である。
　境界領域８１は、トランジスタ部７０とダイオード部８０とが隣接する領域に設けられる。本明細書において、境界領域８１は、トランジスタ部７０とダイオード部８０とが隣接する領域に設けられ、互いの干渉を防止するための領域である。具体的には、境界領域８１は、トランジスタ部７０のデバイス構造（いわゆるＭＯＳ構造）とも、ダイオード部８０の還流ダイオード等のダイオードのデバイス構造とも異なるデバイス構造を有する。したがって、境界領域８１は、トランジスタ部７０のデバイス構造とも、ダイオード部８０のデバイス構造とも異なるデバイス構造を有し、トレンチ部の配列方向において、トランジスタ部７０のチャネルが形成されるデバイス構造とダイオード部８０のダイオードのデバイス構造との間に位置する領域としてもよい。
　トランジスタ部７０のデバイス構造とも、ダイオード部８０のデバイス構造とも異なる境界領域８１のデバイス構造とは、例えば、エミッタ領域１２、コンタクト領域１５、蓄積領域１６、トレンチ部、トレンチ部の深さ、後述するライフタイムキラー、バッファ領域２０、カソード領域８２やコレクタ領域２２の少なくとも１つの点で、トランジスタ部７０ともダイオード部８０とも異なるデバイス構造を有する領域を指す。トレンチ部の構造の差異としては、例えば、トランジスタ部７０のトレンチ部及びダイオード部８０のトレンチ部のいずれの周期的構造（繰り返し構造）ともずれていることが挙げられる。この例のように、トランジスタ部７０のデバイス構造とも、ダイオード部８０のデバイス構造とも異なるデバイス構造とは、トランジスタ部７０やダイオード部８０の単一の範囲（例えば、単一のトレンチ間）にのみに着目したものではなく、トランジスタ部７０やダイオード部８０の周期的構造（繰り返し構造）に着目しても、そのパターンとは異なる領域としてよい。
　また、境界領域８１は、１０μｍ以上１００μｍ以下であってよく、５０μｍ以上１００μｍ以下であってもよい。境界領域８１の長さの基点は、例えば、トランジスタ部７０のチャネルが形成されるゲートトレンチ部４０とすることができ、このゲートトレンチ部４０からダイオード部８０に向かっての１０μｍ以上１００μｍ以下の領域を境界領域８１としてもよい。
　半導体基板１０の厚さは半導体装置１００の耐圧に応じて決めてよく、境界領域８１のＹ軸方向の幅は半導体基板１０の厚さに応じて定めてよい。具体的には、半導体装置１００の耐圧を高くするほど、境界領域８１のＹ軸方向の幅を大きくしてよい。また、境界領域８１のＹ軸方向の幅は、半導体基板１０中におけるキャリアの流れ方およびキャリアの量に応じて定めてもよい。具体的には、トランジスタ部７０およびダイオード部８０間において、単位時間当たりにキャリアが流れる量が多いほど、境界領域８１のＹ軸方向の幅を大きくしてよい。また、半導体基板１０中におけるキャリアの量が多いほど、境界領域８１のＹ軸方向の幅を大きくしてもよい。
　境界領域８１は、複数のメサ部を有してよい。より好ましくは、境界領域８１は、４個以上１０個以下のメサ部を有してよい。境界領域８１のメサ部の基点は、例えば、トランジスタ部７０のチャネルが形成されるゲートトレンチ部４０とすることができ、このゲートトレンチ部４０からダイオード部８０に向かっての４個以上１０個以下のメサ部を境界領域８１としてもよい。１個のメサ部のＹ軸方向の幅は、約１０μｍであってよい。Ｙ軸方向において３個のトレンチ部を間に挟んだ４個のメサ部の長さが５０μｍであってよく、Ｙ軸方向において４個のトレンチ部を間に挟んだ５個のメサ部の長さが５０μｍであってもよい。また、Ｙ軸方向において７個のトレンチ部を間に挟んだ８個のメサ部の長さが１００μｍであってよく、Ｙ軸方向において９個のトレンチ部を間に挟んだ１０個のメサ部の長さが１００μｍであってもよい。
　トランジスタ部７０又はダイオード部８０の非境界領域８３とは異なる構造の境界領域８１を設けることにより、トランジスタ部７０又はダイオード部８０との間における電流の干渉を低減することができる。一例において、境界領域８１のＹ軸方向の幅が大きいほど、より効果的に電流の干渉を低減することができる。
　本実施例１では、境界領域８１は、ダイオード部８０に設けられる。また、本実施例１では、境界領域８１は、ゲートトレンチ部４０とエミッタトレンチ部６０との間において、エミッタ領域１２を有さない領域である。境界領域８１は、エミッタ領域１２を有さないので、半導体装置１００がラッチアップしにくくなる。境界領域８１は、トランジスタ部７０のゲートトレンチ部４０がＹ軸方向に一定の周期で配置される領域と、ダイオード部８０のエミッタトレンチ部６０がＹ軸方向に一定の周期で配置される領域との間の領域を指す。
　非境界領域８３は、トランジスタ部７０又はダイオード部８０における、境界領域８１以外の領域である。本実施例１では、境界領域８１がダイオード部８０に設けられるので、ダイオード部８０の境界領域８１以外の領域を非境界領域８３と称する。本実施例１では、非境界領域８３は、境界領域８１と異なる領域において、エミッタトレンチ部６０を有する領域である。このように、非境界領域８３は、カソード領域８２を半導体基板１０の上面に投影した領域の内、エミッタトレンチ部６０が一定の周期で配置される領域を含む。なお、トランジスタ部７０には境界領域８１が設けられていないので、この場合、トランジスタ部７０は全体が非境界領域である。
　ダミートレンチ部３０は、境界領域８１に設けられる。但し、ダミートレンチ部３０は、非境界領域８３にも設けられてよい。ダミートレンチ部３０は、非境界領域８３のみに設けられてもよい。また、境界領域８１には、ゲートトレンチ部４０やエミッタトレンチ部６０が設けられてもよい。なお、境界領域８１の範囲内に位置するトレンチ部の半分以上、または全てがダミートレンチ部３０であってよい。
　第１メサ部９１、第２メサ部９２および第３メサ部９３は、半導体基板１０の上面と平行な面内において、Ｙ軸方向には各トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
　第１メサ部９１は、トランジスタ部７０において、ゲートトレンチ部４０およびエミッタトレンチ部６０の少なくとも１つに隣接して設けられる。また、本例の第１メサ部９１は、境界領域８１においても、トランジスタ部７０に隣接して設けられている。第１メサ部９１は、半導体基板１０の上面において、ウェル領域１１と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。第１メサ部９１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
　第２メサ部９２は、境界領域８１に設けられたメサ部である。第２メサ部９２は、半導体基板１０の上面において、ウェル領域１１と、ベース領域１４と、コンタクト領域１５とを有する。本実施例１では、第２メサ部９２はエミッタ領域１２を有さないが、エミッタ領域１２を有してもよい。また、本実施例１では、第２メサ部９２はコンタクト領域１５を有するが、コンタクト領域１５を有さなくてもよい。
　第３メサ部９３は、ダイオード部８０において、隣り合うエミッタトレンチ部６０に挟まれた領域に設けられる。第３メサ部９３は、半導体基板１０の上面において、ウェル領域１１と、ベース領域１４とを有する。
　ベース領域１４は、半導体基板１０の上面側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０の上面において、第１メサ部９１および第２メサ部９２のＸ軸方向における両端部に設けられてよい。ただし、図１Ｂに示すように、ベース領域１４は断面では、活性領域のほぼ全面に導入される。なお、図１Ａは、当該ベース領域１４のＸ軸方向の一方の端部のみを示している。
　エミッタ領域１２は、第１メサ部９１の上面において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、第１メサ部９１を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。本例のエミッタ領域１２は第１導電型である。エミッタ領域１２は、一例としてＮ＋型である。
　コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、第１メサ部９１の上面に設けられる。コンタクト領域１５は、第１メサ部９１を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０と接してよく、接しなくてもよい。また、コンタクト領域１５は、エミッタトレンチ部６０と接してよく、接しなくてもよい。本例のコンタクト領域１５は、ダミートレンチ部３０およびゲートトレンチ部４０と接している。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
　また、コンタクト領域１５は、第２メサ部９２の上面にも設けられてよい。一つの第２メサ部９２の上面に設けられるコンタクト領域１５の面積は、一つの第１メサ部９１の上面に設けられるコンタクト領域１５の面積よりも大きい。第２メサ部９２の上面におけるコンタクト領域１５は、第２メサ部９２のＸ軸方向における両端部に設けられるベース領域１４に挟まれる領域全体に設けられてよい。
　カソード領域８２は、ダイオード部８０において、半導体基板１０の下面側に設けられた第１導電型の領域である。本例のカソード領域８２は、一例としてＮ＋型である。平面視でカソード領域８２が設けられる領域は、一点鎖線で示されている。
　図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を通過するＹＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面２１および層間絶縁膜３８の上面に設けられる。
　ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
　バッファ領域２０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
　コレクタ領域２２は、トランジスタ部７０において、半導体基板１０の下面側に設けられる第２導電型の領域である。コレクタ領域２２は、一例としてＰ＋型である。本例のコレクタ領域２２は、バッファ領域２０の下方に設けられる。
　カソード領域８２は、ダイオード部８０において、バッファ領域２０の下方に設けられる。境界Ｒは、コレクタ領域２２とカソード領域８２との境界である。境界Ｒは、トランジスタ部７０とダイオード部８０との境界に一致してもよく、異なっていてもよい。
　コレクタ電極２４は、半導体基板１０の下面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
　蓄積領域１６は、第１メサ部９１および第２メサ部９２において、ドリフト領域１８の上方に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ型である。蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してよく、接さなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減することができる。なお、蓄積領域１６は、第３メサ部９３に設けられてもよい。
　ベース領域１４は、第１メサ部９１、第２メサ部９２および第３メサ部９３において、蓄積領域１６の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。第３メサ部９３のベース領域１４は、いわゆるアノード領域である。
　エミッタ領域１２は、第１メサ部９１において、ベース領域１４と上面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。なお、エミッタ領域１２は、第２メサ部９２に設けられなくてよく、設けられなくてもよい。
　コンタクト領域１５は、第１メサ部９１および第２メサ部９２において、蓄積領域１６の上方に設けられる。コンタクト領域１５は、第１メサ部９１および第２メサ部９２において、ゲートトレンチ部４０やダミートレンチ部３０に接して設けられる。
　１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、上面２１に設けられる。各トレンチ部は、上面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
　ゲートトレンチ部４０は、上面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。
　ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んで第１メサ部９１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に予め定められた電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層であるチャネルが形成される。
　ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、上面２１において層間絶縁膜３８により覆われる。
　エミッタトレンチ部６０は、ゲートトレンチ部４０およびダミートレンチ部３０と同一の構造を有してよい。エミッタトレンチ部６０は、上面２１側に形成されたエミッタトレンチ、エミッタ絶縁膜６２およびエミッタ導電部６４を有する。エミッタ絶縁膜６２は、エミッタトレンチの内壁を覆って形成される。エミッタ導電部６４は、エミッタトレンチの内部に形成され、且つ、エミッタ絶縁膜６２よりも内側に形成される。エミッタ絶縁膜６２は、エミッタ導電部６４と半導体基板１０とを絶縁する。エミッタトレンチ部６０は、上面２１において層間絶縁膜３８により覆われる。
　層間絶縁膜３８は、半導体基板１０の上面の上方に設けられている。層間絶縁膜３８は、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。他のコンタクトホール４９およびコンタクトホール５４も同様に、層間絶縁膜３８を貫通して設けられてよい。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。
　本例の半導体装置１００は、ゲートトレンチ部４０とダミートレンチ部３０の比率を調整することにより、ゲートエミッタ間容量を調整する。半導体装置１００は、ダミートレンチ部３０の比率を大きくすることによりゲートエミッタ間容量を大きくし、ダミートレンチ部３０の比率を小さくすることによりゲートエミッタ間容量を小さくすることができる。例えば、ゲートトレンチ部４０の本数をＧとし、ダミートレンチ部３０の本数をＤとした場合、次式が成り立つ。
　０．０１＜Ｄ／（Ｄ＋Ｇ）＜０．２
　なお、ゲートトレンチ部４０の本数とは、延伸部分４１の本数を指す。即ち、複数の延伸部分４１が接続部分４３により接続されることにより、１つのゲートトレンチ部４０を構成している場合であっても、実質的には、複数の延伸部分４１の本数がゲートトレンチ部４０の本数となる。したがって、ゲートトレンチ部４０の本数は、図１Ｂのように、ａ－ａ'断面におけるゲートトレンチ部４０の本数と一致する。
　また、ダミートレンチ部３０の本数も同様に、複数の延伸部分３１が接続部分３３により接続されることにより、１つのダミートレンチ部３０を構成している場合であっても、実質的には、複数の延伸部分３１の本数がダミートレンチ部３０の本数となる。したがって、ダミートレンチ部３０の本数は、図１Ｂのように、ａ－ａ'断面におけるダミートレンチ部３０の本数と一致する。
　図２Ａは、実施例２に係る半導体装置１００の上面図の一例である。図２Ｂは、図２Ａにおけるｂ－ｂ'断面の一例を示す図である。本実施例２の半導体装置１００は、境界領域８１がトランジスタ部７０に設けられる点で実施例１に係る半導体装置１００と相違する。本実施例２の半導体装置１００は、境界領域８１がトランジスタ部７０に設けられるので、トランジスタ部７０の境界領域８１以外の領域を非境界領域８３と称する。なお、ダイオード部８０には境界領域８１が設けられていないので、この場合、ダイオード部８０は全体が非境界領域である。
　本実施例２では、非境界領域８３は、境界領域８１と異なる領域において、ゲートトレンチ部４０およびエミッタトレンチ部６０を有する領域である。このように、非境界領域８３は、コレクタ領域２２を半導体基板１０の上面に投影した領域の内、ゲートトレンチ部４０およびエミッタトレンチ部６０が一定の周期で配置される領域を含む。
　ダミートレンチ部３０は、境界領域８１に設けられる。但し、ダミートレンチ部３０は、非境界領域８３にも設けられてよい。ダミートレンチ部３０は、非境界領域８３のみに設けられてもよい。また、境界領域８１には、ゲートトレンチ部４０やエミッタトレンチ部６０が設けられてもよい。
　以上のように、境界領域８１をトランジスタ部７０に設けることは、相対的に、カソード領域８２が短くなりコレクタ領域２２が長くなることを意味することとなる。このため、エミッタ領域１２から放出される電子がコレクタ領域２２に流入しやすくなり、オン電圧の低下を図ることができる。
　なお、境界領域８１は、トランジスタ部７０とダイオード部８０とにまたがって設けられてもよい。この場合には、トランジスタ部７０とダイオード部８０とのそれぞれに境界領域８１以外の非境界領域８３が設けられることとなる。
　図３は、半導体装置１００の変形例である。本例の半導体装置１００は、境界領域８１において、ダミートレンチ部３０と隣接する第２メサ部９２の少なくとも一部の上方にコンタクトホール５４が設けられていない。本例の半導体装置１００では、境界領域８１において、ダミートレンチ部３０と隣接する全ての第２メサ部９２の上方にコンタクトホール５４が設けられていない。即ち、ダミートレンチ部３０と隣接する第２メサ部９２は、エミッタ電極５２と電気的に接続されていない。なお、境界領域８１のメサ部の一部又は全部において、コンタクトホール５４を設けないことは、実施例１、２および後述する実施例３～５についても適用してよい。
　図４は、比較例に係る半導体装置５００の上面図である。本例の半導体装置５００は、ダミートレンチ部３０を有さない点で実施例１の半導体装置１００と相違する。半導体装置５００は、トランジスタ部５７０およびダイオード部５８０を備える。
　半導体装置５００は、ダイオード部５８０におけるトランジスタ部５７０との境界側において、エミッタトレンチ部６０を有する。即ち、本例の半導体装置５００は、境界領域８１にダミートレンチ部３０を有さない。つまり、ゲートトレンチ部４０以外のトレンチ部は、ゲート金属層５０と接続されていないので、実施例１に係る半導体装置１００と比較してゲートエミッタ間容量が小さくなる。
　ここで、半導体装置５００がＦＷＤ動作している際に半導体装置５００にノイズが生じると、閾値電圧Ｖｔｈ以上の電位差が生じて、トランジスタ部５７０が誤ってオンする場合がある。ゲートエミッタ間容量が小さい程、半導体装置５００に対するノイズの影響が大きくなる。トランジスタ部５７０が誤ってオンすると、逆回復時に短絡電流が流れて短絡モードとなり、半導体装置５００が破壊される場合がある。
　一方、半導体装置１００は、ダミートレンチ部３０を有するので、ゲートエミッタ間容量が増加する。これにより、半導体装置１００にノイズが生じた場合であっても、トランジスタ部７０が誤ってオンしにくくなる。このように、ダミートレンチ部３０を設けることは、ノイズカットキャパシタを設けることと同等となる。これにより、半導体装置１００へのノイズの影響が低減される。
　図５は、比較例に係る半導体装置５００のチップ全体図の一例を示す。本例の半導体装置５００は、複数のトランジスタ部５７０および複数のダイオード部５８０を備える。
　本例の半導体装置５００では、ダイオード部５８０のＹ軸方向の幅Ｗｄは、トランジスタ部５７０のＹ軸方向の幅Ｗｔよりも小さい。また、本例では、トランジスタ部５７０のＸ軸方向の幅およびダイオード部５８０のＸ軸方向の幅は等しい。そして、複数のダイオード部５８０の総面積は、複数のトランジスタ部５７０の総面積よりも小さい。
　半導体装置５００は、スイッチング時に、トランジスタ部５７０側の電流が徐々にダイオード部５８０側に集中する場合がある。この場合、半導体装置５００は、局所的に発熱し、破壊される場合がある。このように、ターンオフ時に電流は均一に流れているが、時間と共にカソード領域に流れようとすることで電流が集中する場合がある。半導体装置５００では、ダイオード部５８０のＹ軸方向の幅Ｗｄは、トランジスタ部５７０のＹ軸方向の幅Ｗｔよりも小さいので、電流集中による発熱が顕著である。特に、高電流密度でスイッチングする場合、半導体装置５００が破壊される恐れがある。
　図６は、半導体装置１００のチップ全体図の一例を示す。本例の半導体装置１００は、複数のトランジスタ部７０および複数のダイオード部８０を備える。半導体装置１００は、トランジスタ部７０およびダイオード部８０が設けられた活性領域の外側において、エッジ終端領域１０２および外側領域１０４を備える。
　エッジ終端領域１０２は、半導体基板１０の上面側の電界集中を緩和する。例えば、エッジ終端領域１０２は、ガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
　外側領域１０４は、トランジスタ部７０およびダイオード部８０に隣接して設けられる。例えば、外側領域１０４は、ゲートパッド、センス部および温度検出部を備える。
　本例の半導体装置１００は、１５個のトランジスタ部７０および１２個のダイオード部８０を備える。本例の半導体装置１００では、ダイオード部８０のＹ軸方向の幅Ｗｄは、トランジスタ部７０のＹ軸方向の幅Ｗｔ以上であって、好ましくはＹ軸方向の幅Ｗｔよりも大きい。例えば、ダイオード部８０のＹ軸方向における幅Ｗｄは、５００μｍ以上であってよく、１０００μｍ以上であってよく、１５００μｍ以上であってよい。また、本例では、トランジスタ部７０のＸ軸方向の幅およびダイオード部８０のＸ軸方向の幅は等しい。本例の半導体装置１００において、ダイオード部８０の総面積は、トランジスタ部７０の総面積以上であって、好ましくはトランジスタ部７０の総面積よりも大きい。
　本例の半導体装置１００は、ダイオード部８０のＹ軸方向の幅Ｗｄは、トランジスタ部７０のＹ軸方向の幅Ｗｔ以上であるので、トランジスタ部７０に流れる電流がダイオード部８０のカソード領域８２にも流れることにより、電流の集中を緩和することができる。したがって、本例の半導体装置１００では、電流の集中が緩和されるので、破壊されにくくなる。
　ダイオード部８０の総面積は、トランジスタ部７０の総面積の１．２倍よりも大きくてもよく、１．５倍よりも大きくてもよく、２．０倍よりも大きくてもよい。トランジスタ部７０の総面積とダイオード部８０の総面積との比率は、半導体装置１００の導通損失と電流集中とのトレードオフの観点から設定される。即ち、トランジスタ部７０の総面積が大きくなる程、導通損失が低減される傾向にある。一方、ダイオード部８０の総面積が大きくなる程、電流集中が緩和される傾向にある。
　半導体装置１００は、トランジスタ部７０の総面積以上の総面積のダイオード部８０を有する場合、ダイオード部８０の総面積がトランジスタ部７０の総面積よりも小さい場合よりも、ゲートエミッタ間容量が小さくなる。しかしながら、本例の半導体装置１００は、ダミートレンチ部３０を境界領域８１に設けることにより、ゲートエミッタ間容量の低減を抑制できる。
　なお、半導体装置１００は、半導体チップのサイズを固定とする場合、ダイオード部８０の総面積をトランジスタ部７０の総面積以上にして、且つ、トランジスタ部７０およびダイオード部８０の個数を少なくしてもよい。これにより、トランジスタ部７０とダイオード部８０との界面の領域、即ち、トランジスタ部７０とダイオード部８０との互いの干渉を防止するための境界領域８１が少なくなるので、電流の損失が小さくなる。
　本例の半導体装置１００は、Ｙ軸方向において、ダイオード部８０よりも多くのトランジスタ部７０を備える。これにより、Ｙ軸方向の両端には、トランジスタ部７０が配置されている。Ｙ軸方向の両端にトランジスタ部７０を設けることにより、ダイオード部８０における電流集中が生じにくくなる。
　例えば、本例の半導体装置１００は、Ｙ軸方向において、５つのトランジスタ部７０と４つのダイオード部８０を備える。但し、Ｙ軸方向におけるトランジスタ部７０およびダイオード部８０の個数は、これに限られない。例えば、トランジスタ部７０とダイオード部８０の個数は、４つと３つであっても、３つと２つであっても、２つと１つであってもよい。また、トランジスタ部７０とダイオード部８０の個数は、６つと５つであっても、７つと６つであっても、８つと７つであってもよい。なお、Ｙ軸方向において、トランジスタ部７０およびダイオード部８０の個数は、同一であってもよい。
　また、半導体装置１００は、Ｘ軸方向において、トランジスタ部７０およびダイオード部８０を３列ずつ備える。但し、Ｘ軸方向におけるトランジスタ部７０およびダイオード部８０の列の数は、これに限られない。例えば、Ｘ軸方向におけるトランジスタ部７０およびダイオード部８０の列の数は、１列であっても、２列であっても、４列であっても、５列であっても、それ以上であってもよい。
　図７Ａは、電流密度分布を示すグラフである。縦軸は電流密度［Ａ／ｃｍ２］を示し、横軸はＹ軸方向の任意の位置を示す。
　分布Ｄ１は、半導体装置１００を用いた場合の電流密度分布を示す。本例の半導体装置１００は、トランジスタ部７０の総面積とダイオード部８０の総面積との比率が２０：４０の場合を示す。即ち、ダイオード部８０の総面積は、トランジスタ部７０およびダイオード部８０の総面積の約６６％に相当する。
　分布Ｄ２は、半導体装置１００を用いた場合の電流密度分布を示す。本例の半導体装置１００は、トランジスタ部７０の総面積とダイオード部８０の総面積との比率が２０：２０の場合を示す。即ち、ダイオード部８０の総面積は、トランジスタ部７０およびダイオード部８０の総面積の５０％に相当する。
　分布Ｄ３は、半導体装置５００を用いた場合の電流密度分布を示す。本例の半導体装置５００は、トランジスタ部５７０の総面積とダイオード部５８０の総面積との比率が２０：６の場合を示す。即ち、ダイオード部５８０の総面積は、トランジスタ部５７０およびダイオード部５８０の総面積の約２３％に相当する。
　分布Ｄ１～分布Ｄ３を比較すると、ダイオード部８０の比率の増加に伴い、電流密度の最大値が減少している。即ち、半導体装置１００は、ダイオード部８０の総面積をトランジスタ部７０の総面積以上とすることにより、電流密度の最大値を低減することができる。
　図７Ｂは、半導体装置１００と半導体装置５００のターンオフ波形を示すグラフである。本グラフは、コレクタ電流Ｉｃ［Ａ／ｃｍ２］およびコレクタエミッタ間電圧Ｖｃｅの時間変化を示す。半導体装置１００のコレクタ電流Ｉｃは、半導体装置５００のコレクタ電流Ｉｃよりも大きい。即ち、半導体装置１００は、ダイオード部８０の幅をトランジスタ部７０の幅よりも大きくすることにより、半導体装置５００よりも高電流密度のスイッチングを実現することができる。
　図８Ａ～図８Ｄは、ゲートトレンチ部Ｇとエミッタトレンチ部Ｅとの比率を変化させた場合の伝導電流密度分布を比較するための図である。縦軸は伝導電流密度分布［Ａ／ｃｍ２］を示し、横軸はトランジスタ部およびダイオード部付近のＹ軸方向の位置を示す。ゲートトレンチ部Ｇは、ゲート金属層５０と電気的に接続され、エミッタ領域１２と接して設けられたトレンチ部である。エミッタトレンチ部Ｅは、エミッタ電極５２と電気的に接続されたトレンチ部である。
　図８Ａは、フルゲートの半導体装置の伝導電流密度分布を示す。本例の半導体装置は、全てのトレンチ部がゲートトレンチ部Ｇとしている。即ち、本例の半導体装置では、全てのトレンチ部がゲート金属層５０と電気的に接続されている。
　図８Ｂは、エミッタトレンチ部Ｅを有する半導体装置の伝導電流密度分布を示す。本例の半導体装置は、ゲートトレンチ部Ｇとエミッタトレンチ部Ｅとが２：１の比率で設けられている。即ち、本例の半導体装置では、ゲートトレンチ部Ｇの本数がエミッタトレンチ部Ｅの本数よりも多い。
　図８Ｃは、エミッタトレンチ部Ｅを有する半導体装置の伝導電流密度分布を示す。本例の半導体装置５００は、ゲートトレンチ部Ｇとエミッタトレンチ部Ｅとが１：１の比率で設けられている。即ち、本例の半導体装置では、ゲートトレンチ部Ｇの本数がエミッタトレンチ部Ｅの本数と等しい。
　図８Ｄは、エミッタトレンチ部Ｅを有する半導体装置の伝導電流密度分布を示す。本例の半導体装置５００は、ゲートトレンチ部Ｇとエミッタトレンチ部Ｅとが１：２の比率で設けられている。即ち、本例の半導体装置では、ゲートトレンチ部Ｇの本数がエミッタトレンチ部Ｅの本数よりも少ない。
　図８Ａ～図８Ｄの伝導電流密度分布を参照すると、ゲートトレンチ部Ｇよりもエミッタトレンチ部Ｅの比率を増加させることにより、伝導電流密度分布が広がる傾向にある。例えば、図８Ａの伝導電流密度分布では、他の例と比較して特定の領域に局在化する傾向にある。また、エミッタトレンチ部Ｅの比率を増やすことにより、チャネル領域が少なくなるので、伝導電流の最大値が増加する傾向にある。
　ここで、電流集中を抑制しつつ、ノイズの影響を低減した半導体装置１００を設計する方法の一例を示す。フルゲートの半導体装置では、全てのトレンチ部がゲート金属層５０と電気的に接続されており、トレンチ部周辺の電位がふらつく場合がある。そのため、半導体装置は、ゲートトレンチ部Ｇとエミッタトレンチ部Ｅの両方を有することが好ましい。但し、図８Ａ～図８Ｄで示した通り、ゲートトレンチ部Ｇよりもエミッタトレンチ部Ｅの比率を増加させると、伝導電流密度分布の最大値が増加する傾向にある。
　伝導電流密度分布の最大値を抑制するために、トランジスタ部７０の総面積に対するダイオード部８０の総面積の比率を増加させると、半導体装置１００の破壊を抑制できる。とりわけ、本実施例１では、境界領域８１をダイオード部８０に設けている。境界領域８１をダイオード部８０に設けることにより、相対的に、カソード領域８２が長くなりコレクタ領域２２が短くなる。このため、エミッタ領域１２から放出される電子がカソード領域８２に流入しやすくなり、効果的に電流密度の最大値を低減することができる。
　一方、トランジスタ部７０の総面積に対するダイオード部８０の総面積の比率を増加させると、ゲートエミッタ間容量が低下する。そこで、半導体装置１００は、境界領域８１にダミートレンチ部３０を設けることにより、ダイオード部８０の増加により電流の集中を緩和しつつ、ゲートエミッタ間容量を確保することができる。これにより、電流集中による素子の破壊を抑制しつつ、ノイズの影響の少ない半導体装置１００が実現できる。
　なお、上述のダミートレンチ部３０は、トランジスタ部７０とダイオード部８０とが隣接する境界領域８１に限らず、エッジ終端領域１０２に隣接するトランジスタ部７０のエッジ終端領域１０２側にＸ軸方向に延伸するように設けられてよい。すなわち、エッジ終端領域１０２に隣接するトランジスタ部７０のエッジ終端領域１０２側に、エミッタ領域１２と接していないダミートレンチ部３０が設けられてよい。このダミートレンチ部３０が設けられるトランジスタ部７０のエッジ終端領域１０２側をエッジ隣接領域８４として破線で図示する。エッジ隣接領域８４は、トランジスタ部７０のＹ軸方向の正側又は負側において、エッジ終端領域１０２と隣接する領域である。これにより、ゲートエミッタ間容量を確保すると共に、トランジスタ部７０のエッジ終端領域１０２側にトランジスタとして機能しない無効領域を形成し、キャリアの集中を抑制することができる。したがって、境界領域８１に挿入されるダミートレンチ部３０の本数よりもエッジ隣接領域８４に挿入されるダミートレンチ部３０の本数が多くてよい。また、エッジ隣接領域８４のみ、ダミートレンチ部３０が設けられてもよい。エッジ隣接領域８４にダミートレンチ部３０を設けるにあたり、トランジスタ部７０のＹ軸方向の幅Ｗｔおよびダイオード部８０のＹ軸方向の幅Ｗｄは限定されない。
　図９は、実施例３に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、上面ライフタイムキラー９５および下面ライフタイムキラー９６を備える点で、実施例１に係る半導体装置１００と相違する。
　上面ライフタイムキラー９５および下面ライフタイムキラー９６は、キャリアのライフタイムを調整するために用いられる。上面ライフタイムキラー９５および下面ライフタイムキラー９６は、半導体基板１０の上面側又は下面側からイオンを注入することにより設けられる。例えば、上面ライフタイムキラー９５および下面ライフタイムキラー９６は、ヘリウムの注入により形成される。
　上面ライフタイムキラー９５は、半導体基板１０の上面側に設けられる。例えば、実施例３の上面ライフタイムキラー９５は、ダイオード部８０に設けられる。本例の上面ライフタイムキラー９５は、非境界領域８３から境界領域８１の少なくとも一部に延伸して設けられている。上面ライフタイムキラー９５は、ダイオード部８０のアノード領域側のキャリアライフタイムを小さくすることにより、テール電流を小さくして、逆回復損失Ｅｒｒを低減することができる。
　上面ライフタイムキラー９５は、トランジスタ部７０に設けられてもよいし、設けられなくてもよい。即ち、本例の上面ライフタイムキラー９５は、非境界領域８３から境界領域８１の途中まで延伸して設けられているが、境界Ｒまで延伸して設けられていてもよいし、境界Ｒを超えてトランジスタ部７０まで延伸して設けられていてもよい。また、本例では、半導体基板１０の下面側に設けられたコレクタ領域を半導体基板１０の上面に投影した領域をトランジスタ部７０、カソード領域８２を半導体基板１０の上面に投影した領域であってトランジスタ部７０以外の領域をダイオード部８０としている。但し、上面ライフタイムキラー９５が設けられていない領域をトランジスタ部７０、上面ライフタイムキラー９５が設けられている領域をダイオード部８０としてもよい。
　下面ライフタイムキラー９６は、半導体基板１０の下面側に設けられる。本例の下面ライフタイムキラー９６は、トランジスタ部７０およびダイオード部８０の両方に設けられる。下面ライフタイムキラー９６の濃度は、ダイオード部８０側よりもトランジスタ部７０側で低くてよい。例えば、ダイオード部８０の境界領域８１における下面ライフタイムキラー９６の濃度は、ダイオード部８０の非境界領域８３における下面ライフタイムキラー９６の濃度よりも低い。これにより、カソード領域８２に電流が流れやすくなり、トランジスタ部７０における電流の集中が緩和されやすくなる。
　カソード領域８２は、上面ライフタイムキラー９５よりもトランジスタ部７０側に延伸して設けられる。これにより、カソード領域８２に電流が流れやすくなり、トランジスタ部７０における電流の集中が緩和されやすくなる。
　また、カソード領域８２の濃度は、ダイオード部８０側よりもトランジスタ部７０側で高くてよい。例えば、ダイオード部８０の境界領域８１におけるカソード領域８２の濃度は、ダイオード部８０の非境界領域８３におけるカソード領域８２の濃度よりも高い。これにより、カソード領域８２に電流がさらに流れやすくなり、トランジスタ部７０における電流の集中が緩和されやすくなる。
　図１０は、実施例４に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、境界領域８１の構造が実施例１に係る半導体装置１００と相違する。
　蓄積領域１６は、トランジスタ部７０に設けられている。但し、蓄積領域１６は、境界領域８１には設けられていない。即ち、蓄積領域１６は、ダミートレンチ部３０と隣接した第２メサ部９２には設けられていない。一方で、第２メサ部９２には、コンタクト領域１５が設けられている。本例の半導体装置１００は、ダミートレンチ部３０に挟まれた第２メサ部９２において、蓄積領域１６を有さないので、境界領域８１において、ホールをエミッタ電極５２に容易に引き抜くことができる。
　図１１は、実施例５に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、ダミートレンチ部３０の構造が実施例１に係る半導体装置１００と相違する。
　ダミートレンチ部３０は、ゲートトレンチ部４０およびエミッタトレンチ部６０と異なる形状を有する。本例のダミートレンチ部３０は、トレンチ内の絶縁膜およびトレンチ深さを調整することにより、半導体装置１００のゲートエミッタ間容量を調整することができる。
　ダミー絶縁膜３２の膜厚は、ゲート絶縁膜４２およびエミッタ絶縁膜６２よりも薄い。これにより、半導体装置１００のゲートエミッタ間容量が増加する。本例では、半導体基板１０の上面側に形成するトレンチの幅を変えずに、ダミー絶縁膜３２の膜厚を薄くしている。但し、ゲートトレンチ部４０およびエミッタトレンチ部６０を設けるためのトレンチの幅を大きくして、ゲート絶縁膜４２およびエミッタ絶縁膜６２の膜厚を厚くすることにより、相対的にダミー絶縁膜３２の膜厚を薄くしてもよい。
　ダミートレンチ部３０のトレンチ深さは、ゲートトレンチ部４０のトレンチ深さおよびエミッタトレンチ部６０のトレンチ深さよりも深い。これにより、半導体装置１００のゲートエミッタ間容量が増加する。なお、本例では、ダミートレンチ部３０のトレンチ深さを深くしているが、ゲートトレンチ部４０およびエミッタトレンチ部６０を設けるためのトレンチの深さを浅くすることにより、相対的にダミートレンチ部３０のトレンチ深さを深くしてもよい。
　本例の半導体装置１００は、ダミー絶縁膜３２の膜厚を薄くし、ダミートレンチ部３０のトレンチ深さを深くすることにより、ゲートエミッタ間容量を増加させることができる。これにより、半導体装置１００に対するノイズの影響が小さくなる。なお、半導体装置１００は、ダミー絶縁膜３２の膜厚又はダミートレンチ部３０のトレンチ深さのいずれか一方を調整することにより、ゲートエミッタ間容量を増加させてもよい。
　図１２は、実施例６に係る半導体装置２００の上面図の一例である。本例の半導体装置２００は、トランジスタ部７０および電流センス部２１０を備える。トランジスタ部７０の構造は、図１Ａから図１１において説明したいずれかの態様のトランジスタ部７０と同一であってよく、いずれかの態様のトランジスタ部７０の一部分の構造と同一であってよく、異なる態様であってもよい。
　本例のトランジスタ部７０は、ゲートトレンチ部４０およびエミッタトレンチ部６０を有する。ゲートトレンチ部４０に接するメサ部、および、エミッタトレンチ部６０に接するメサ部は、図１Ａから図１１において説明した第１メサ部９１と同一の構造を有してよい。また、トランジスタ部７０は、ダミートレンチ部３０と、ダミートレンチ部３０に接する第２メサ部９２を更に備えていてもよい。
　半導体装置２００は、ダイオード部８０を更に備えていてもよい。この場合、トランジスタ部７０およびダイオード部８０の配列は、図１Ａから図１１において説明した半導体装置１００と同一であってよい。本例においても、ゲートトレンチ部４０、エミッタトレンチ部６０およびダミートレンチ部３０の各トレンチ部は、Ｘ軸方向に延伸して設けられており、且つ、Ｙ軸方向に配列されている。
　本例の半導体基板１０の上面には、ゲート配線部４６と接続されるゲートパッド２０８、電流センス部２１０に接続される電流センスパッド２０２、アノードパッド２０４およびカソードパッド２０６が設けられている。アノードパッド２０４およびカソードパッド２０６は、半導体基板１０の上面の上方に配置された温度検出部に接続されるパッドである。温度検出部は、例えばポリシリコン等で形成されたＰＮダイオードである。なお半導体基板１０の上面に配置されるパッドは、これらに限定されない。
　上述したように各パッドは、外側領域１０４に配置される。電流センス部２１０も、外側領域１０４に配置されてよい。電流センス部２１０の少なくとも一部分は、上面視において、いずれか２つのパッドに挟まれていてよい。電流センス部２１０を外側領域１０４に設けることで、トランジスタ部７０等の面積が減少することを抑制できる。
　本例では、ゲートパッド２０８と、電流センス部２１０および電流センスパッド２０２とが、半導体基板１０の上面において逆側に配置されている。図１２の例では、ゲートパッド２０８が設けられた外側領域１０４－１と、電流センス部２１０および電流センスパッド２０２が設けられた外側領域１０４－２は、Ｙ軸方向においてトランジスタ部７０を挟んで配置されている。外側領域１０４－２には、アノードパッド２０４およびカソードパッド２０６が配置されていてよい。ただし各パッドの配置は、図１２の例に限定されない。各パッドの配置は、図１Ａから図１１において説明した半導体装置１００と同様であってもよい。
　ゲート配線部４６は、ゲート金属層５０およびゲートランナー４８を有する。ゲート金属層５０は、上面視においてトランジスタ部７０（ダイオード部８０が設けられている場合、トランジスタ部７０およびダイオード部８０）を囲んで配置されている。ゲートランナー４８は、ゲート金属層５０に沿って配置されてよい。ゲートランナー４８は、少なくとも部分的に、ゲート金属層５０の下方に重なって配置されていてよい。ゲートランナー４８は、トランジスタ部７０を横切って配置されていてもよい。ゲートランナー４８は、外側領域１０４に沿って配置されていてもよい。ゲートランナー４８は、ゲートトレンチ部４０およびダミートレンチ部３０に接続されており、ゲート電圧を伝達する。
　電流センス部２１０は、トランジスタ部７０に流れる電流を検出する。本例の電流センス部２１０は、少なくとも一つのゲートトレンチ部４０および第１メサ部９１を備える。本例の電流センス部２１０においても、各トレンチ部は、Ｘ軸方向に延伸して設けられており、且つ、Ｙ軸方向に配列されている。ただし、電流センス部２１０の各トレンチ部の延伸方向および配列方向は、トランジスタ部７０における各トレンチ部の延伸方向および配列方向とは異なっていてもよい。
　本例の電流センス部２１０は、トランジスタ部７０と同様の構造を有することで、トランジスタ部７０に流れる電流を、上面視におけるチャネル面積比に応じた比率で模擬する。上面視における電流センス部２１０の面積は、トランジスタ部７０の面積よりも小さい。電流センス部２１０の面積は、半導体基板１０の上面に配置されたゲートパッド２０８等の各パッドの面積より小さくてもよい。
　本例では、各トレンチ部の配列方向の単位長さに含まれる、ゲートトレンチ部４０の本数Ｇを、エミッタトレンチ部６０の本数Ｅで除算した値Ｇ／Ｅを、ゲートエミッタ比と称する。なお、ダミートレンチ部３０が設けられている場合、ゲートエミッタ比は、ゲートトレンチ部４０の本数Ｇとダミートレンチ部３０の本数Ｄの和を、エミッタトレンチ部６０の本数Ｅで除算した値（Ｇ＋Ｄ）／Ｅをゲートエミッタ比としてよい。
　電流センス部２１０のゲートエミッタ比は、トランジスタ部７０のゲートエミッタ比よりも大きい。つまり、電流センス部２１０においては、トランジスタ部７０に比べて、ゲートトレンチ部４０が高い密度で配置されている。電流センス部２１０のゲートエミッタ比は、電流センス部２１０内においてＹ軸方向に配列された全てのトレンチ部の本数から算出してよい。トランジスタ部７０のゲートエミッタ比も、トランジスタ部７０内においてＹ軸方向に配列された全てのトレンチ部の本数から算出してよい。
　電流センス部２１０は、トランジスタ部７０に比べて面積が小さいので、絶縁耐量が低くなる傾向がある。これに対して、電流センス部２１０のゲートエミッタ比を高くすることで、電流センス部２１０におけるゲートエミッタ間の絶縁膜容量を大きくすることができる。このため、ＥＳＤ（静電気放電）等により各電極に電荷が注入された場合でも電圧上昇を抑制できる。従って、電流センス部２１０の絶縁耐量を高くできる。また、電流センス部２１０にエミッタトレンチ部６０を設けない場合、電流センス部２１０のエミッタトレンチ部６０のスクリーニング試験を省略することができる。
　図１３は、トランジスタ部７０の断面の一例を示す図である。図１３においては、エミッタ領域１２を通るＹＺ断面を示している。本例のトランジスタ部７０は、１本のゲートトレンチ部４０と、１本のエミッタトレンチ部６０とが、Ｙ軸方向に沿って交互に配列されている。この場合、トランジスタ部７０のゲートエミッタ比は、１／１＝１である。
　なお、それぞれのコンタクトホール５４には、バリアメタル５７が設けられていてよい。バリアメタル５７は、チタン膜および窒化チタン膜の少なくとも一つの膜を含んでよい。バリアメタル５７は、層間絶縁膜３８を覆って設けられていてもよい。また、コンタクトホール５４には、タングステンプラグ５８が設けられていてもよい。バリアメタル５７およびタングステンプラグ５８は、図１Ａから図１１において説明した半導体装置１００にも設けられていてよい。
　図１４は、電流センス部２１０の断面の一例を示す図である。図１４においては、エミッタ領域１２を通るＹＺ断面を示している。本例の電流センス部２１０は、Ｙ軸方向に沿ってゲートトレンチ部４０が連続的に配列されており、エミッタトレンチ部６０は設けられていない。つまり、本例の電流センス部２１０の全てのトレンチ部はゲートトレンチ部４０である。この場合、電流センス部２１０のゲートエミッタ比は１／０となり、無限大の値になる。本例の電流センス部２１０であっても、トレンチ部の配列方向（Ｙ軸方向）の両端にいくつかのエミッタトレンチ部６０が設けられてもよい。電流センス部２１０のゲートエミッタ比は、トランジスタ部７０のゲートエミッタ比の２倍以上であってよく、１０倍以上であってもよい。
　また、電流センス部２１０およびトランジスタ部７０のそれぞれにおいて、上面視における蓄積領域１６の面積を、エミッタ領域１２の面積で除算した値を、蓄積領域１６の面積比と称する。つまり、電流センス部２１０の蓄積領域１６の面積比は、上面視において電流センス部２１０に含まれる蓄積領域１６の総面積を、電流センス部２１０に含まれるエミッタ領域１２の総面積で除算した値である。同様に、トランジスタ部７０の蓄積領域１６の面積比は、上面視においてトランジスタ部７０に含まれる蓄積領域１６の総面積を、トランジスタ部７０に含まれるエミッタ領域１２の総面積で除算した値である。
　電流センス部２１０の蓄積領域１６の面積比は、トランジスタ部７０の蓄積領域１６の面積比よりも小さいことが好ましい。電流センス部２１０に含まれる蓄積領域１６の面積比を小さくすることで、電流センス部２１０におけるＩＥ効果を小さくでき、少数キャリア蓄積によるクランプ電圧の低下を抑制できる。従って、例えばターンオフ時にトランジスタ部７０で電圧がクランプしても、電流センス部２１０におけるアバランシェの発生を抑制し、電流センス部２１０での破壊を抑制できる。また、電流センス部２１０の蓄積領域１６の面積比を小さくすることで、電流センス部２１０における電圧波形が、過剰に急峻に変動することを抑制できる。このため、電流センス部２１０内における動作のアンバランスを抑制して、電流センス部２１０の破壊を抑制できる。
　図１３の例では、トランジスタ部７０は、エミッタ領域１２および蓄積領域１６の両方が設けられている。図１４の例では、電流センス部２１０は、エミッタ領域１２が設けられる一方で、蓄積領域１６が設けられていない。つまり、図１４に示した電流センス部２１０における蓄積領域１６の面積比はゼロである。電流センス部２１０の蓄積領域１６の面積比は、トランジスタ部７０の蓄積領域１６の面積比の半分以下であってよく、１／１０以下であってもよい。
　図１５は、外側領域１０４－２の近傍を拡大した上面図である。上述したように、ゲートランナー４８は、外側領域１０４－２を囲んで設けられている。本例のゲートランナー４８は、上面視において外側領域１０４－２を横切って設けられた横断部４７を有する。本例の横断部４７は、外側領域１０４－２をＹ軸方向に横断している。横断部４７は、外側領域１０４－２のＹ軸方向の両端に沿って設けられた２本のゲートランナー４８を接続する。横断部４７は、アノードパッド２０４およびカソードパッド２０６とは重ならないように設けられてよい。
　ゲート配線部４６は、ゲート配線部４６の上面から下面まで貫通して設けられた開口部２１２を有する。本例においては、ゲートランナー４８の横断部４７に、開口部２１２が設けられている。開口部２１２は、ポリシリコンのゲートランナー４８を貫通している。図１５では、ゲートランナー４８において開口部２１２以外の領域に斜線のハッチングを付している。
　電流センス部２１０は、ゲートランナー４８の下方において、少なくとも一部分が、開口部２１２と重なる領域に配置されている。電流センス部２１０は、少なくとも一部分が、開口部２１２以外のゲートランナー４８の領域と重なって配置されてよい。図１５の例では、電流センス部２１０の全体が、開口部２１２またはゲートランナー４８のいずれかと重なって配置されている。電流センス部２１０がゲートランナー４８の下方に配置されることで、電流センス部２１０のゲートトレンチ部４０と、ゲートランナー４８とを容易に接続することができる。
　また、電流センス部２１０の少なくとも一部が開口部２１２により露出することで、電流センス部２１０と電流センスパッド２０２とを容易に接続することができる。電流センスパッド２０２は、少なくとも一部が、開口部２１２に設けられてよい。本例の電流センスパッド２０２は、ゲートランナー４８とは重ならない位置から、ゲートランナー４８の上方を通り開口部２１２まで延伸して設けられてよい。図１５では、電流センスパッド２０２のうち、ゲートランナー４８の上方に設けられた部分を破線で示している。電流センスパッド２０２と、ゲートランナー４８とは、層間絶縁膜等により絶縁されている。電流センスパッド２０２は、開口部２１２の全体を覆って設けられてもよい。
　図１６は、開口部２１２の近傍を拡大した上面図である。図１６においては、電流センスパッド２０２を省略している。本例においては、半導体基板１０には、第１ウェル領域２２０と、第２ウェル領域２１８とが設けられている。第１ウェル領域２２０および第２ウェル領域２１８は、半導体基板１０の上面から、トレンチ部の下端よりも深くまで設けられたＰ＋型の領域である。第１ウェル領域２２０は、図１Ａから図１１において説明した半導体装置１００のウェル領域１１に対応している。
　第１ウェル領域２２０は、上面視においてトランジスタ部７０（ダイオード部８０が設けられている場合、トランジスタ部７０およびダイオード部８０）を囲んで設けられている。第２ウェル領域２１８は、上面視において電流センス部２１０を囲んで設けられている。本例では、第２ウェル領域２１８を電流センス部２１０の一部としている。つまり、第２ウェル領域２１８の上面視における外周端が、電流センス部２１０の上面視における外周端と一致する。
　第１ウェル領域２２０および第２ウェル領域２１８は、分離して配置されている。例えば第１ウェル領域２２０および第２ウェル領域２１８の間には、ドリフト領域１８等のＮ型の領域が設けられていてよい。
　本例の電流センス部２１０は、エミッタ配置領域２１６と、エミッタ非配置領域２１４とを有する。エミッタ配置領域２１６は、上面視においてエミッタ領域１２が周期的に配置された領域である。例えばエミッタ配置領域２１６には、図１Ａ等に示したように、エミッタ領域１２とコンタクト領域１５とがＸ軸方向に沿って交互に配置されている。エミッタ配置領域２１６は、電流センス部２１０の上面視における中央を含む領域であってよい。
　エミッタ非配置領域２１４は、エミッタ領域１２が設けられていない領域である。エミッタ非配置領域２１４の上面には、Ｐ型の領域が露出していてよい。当該Ｐ型の領域は、コンタクト領域１５と同一のドーピング濃度を有してよく、ベース領域１４と同一のドーピング濃度を有してよく、他のドーピング濃度を有していてもよい。
　エミッタ非配置領域２１４は、上面視においてエミッタ配置領域２１６を囲んで設けられている。一例として、エミッタ配置領域２１６およびエミッタ非配置領域２１４の上面視における外形は矩形である。エミッタ非配置領域２１４は、上面視において第２ウェル領域２１８に囲まれている。
　エミッタ配置領域２１６およびエミッタ非配置領域２１４には、ゲートトレンチ部４０等のトレンチ部と、各メサ部が配置されている。図１６においては、一部のトレンチ部を破線で示している。それぞれのトレンチ部は、Ｘ軸方向に延伸して設けられている。Ｘ軸方向においてエミッタ配置領域２１６およびエミッタ非配置領域２１４が並んで配置されている場合、トレンチ部は、エミッタ配置領域２１６およびエミッタ非配置領域２１４の両方に跨って連続して設けられてよい。ゲートトレンチ部４０のＸ軸方向における端部は、第２ウェル領域２１８の内部に設けられてよい。これにより、ゲートトレンチ部４０の端部への電界集中を緩和できる。
　ゲートトレンチ部４０のＸ軸方向における端部は、ゲートランナー４８と重なる位置に設けられることが好ましい。つまりゲートトレンチ部４０の当該端部は、開口部２１２の外側に配置されていることが好ましい。これにより、ゲートトレンチ部４０と、ゲートランナー４８とを容易に接続できる。
　エミッタ配置領域２１６およびエミッタ非配置領域２１４は、全体が開口部２１２により露出してよい。これにより、エミッタ配置領域２１６およびエミッタ非配置領域２１４の全体を、電流センスパッド２０２と接続できる。
　図１６の例では、上面視における開口部２１２の端部は、第２ウェル領域２１８の上方に配置されている。他の例では、開口部２１２の端部は、エミッタ非配置領域２１４の上方に配置されていてもよい。
　図１７は、第２ウェル領域２１８と、エミッタ配置領域２１６との距離を説明する上面図である。図１７においては、第２ウェル領域２１８、エミッタ配置領域２１６およびエミッタ非配置領域２１４以外の構造を省略している。
　Ｘ軸方向において、エミッタ配置領域２１６と第２ウェル領域２１８との最短距離をＸ１ｓとし、エミッタ配置領域２１６の長さをＸ２ｓとする。距離Ｘ１ｓは、エミッタ配置領域２１６内でＸ軸方向の最も外側に配置されたエミッタ領域１２と、第２ウェル領域２１８との最短距離である。長さＸ２ｓは、エミッタ配置領域２１６内でＸ軸方向の両端に配置されたエミッタ領域１２の間の、Ｘ軸方向の最大距離である。
　Ｙ軸方向において、エミッタ配置領域２１６と第２ウェル領域２１８との最短距離をＹ１ｓとし、エミッタ配置領域２１６の幅をＹ２ｓとする。距離Ｙ１ｓは、エミッタ配置領域２１６内でＹ軸方向の最も外側に配置されたエミッタ領域１２と、第２ウェル領域２１８との最短距離である。長さＹ２ｓは、エミッタ配置領域２１６内でＹ軸方向の両端に配置されたエミッタ領域１２の間の最大距離である。
　本例の電流センス部２１０は、トランジスタ部７０に比べてゲートエミッタ比が高い。このため、トランジスタ部７０と同一のゲートエミッタ比を有する場合に比べて、エミッタ配置領域２１６の面積を小さくしても、同等のチャネル面積を確保できる。エミッタ配置領域２１６の面積を小さくできるので、第２ウェル領域２１８と、エミッタ領域１２との距離Ｘ１ｓ、Ｙ１ｓを大きくでき、電流センス部２１０に流れる電流と、他の領域に流れる電流とを分離しやすくなる。
　一例として、距離Ｘ１ｓは、長さＸ２ｓの１０％以上であってよく、２０％以上であってもよい。距離Ｙ１ｓは、幅Ｙ２ｓの１０％以上であってよく、２０％以上であってよく、３０％以上であってもよい。
　図１８は、距離Ｘ１ｓを説明する図である。図１８は、図１６の領域Ａの概要を示す上面図である。領域Ａは、Ｘ軸方向に並んで配置されたエミッタ配置領域２１６、エミッタ非配置領域２１４および第２ウェル領域２１８を含む領域である。
　上述したように、距離Ｘ１ｓは、Ｘ軸方向において最も外側に配置されたエミッタ領域１２と、第２ウェル領域２１８との最短距離である。当該エミッタ領域１２と、第２ウェル領域２１８との間には、コンタクト領域１５およびベース領域１４の少なくとも一方が設けられていてよい。図１８の例では、Ｘ軸方向において、最も外側のエミッタ領域１２と第２ウェル領域２１８との間の領域の半分以上にベース領域１４が配置されている。他の例では、Ｘ軸方向において、最も外側のエミッタ領域１２と第２ウェル領域２１８との間の領域の半分以上にコンタクト領域１５が配置されていてもよい。なお、Ｘ軸方向において、最も外側のエミッタ領域１２と第２ウェル領域２１８との間の領域すべてにベース領域１４やコンタクト領域１５が配置されていてもよい。
　図１９は、距離Ｙ１ｓを説明する図である。図１９は、図１６の領域Ｂの概要を示す上面図である。領域Ｂは、Ｙ軸方向に並んで配置されたエミッタ配置領域２１６、エミッタ非配置領域２１４および第２ウェル領域２１８を含む領域である。
　上述したように、距離Ｙ１ｓは、Ｙ軸方向において最も外側に配置されたエミッタ領域１２と、第２ウェル領域２１８との最短距離である。当該エミッタ領域１２と、第２ウェル領域２１８との間には、コンタクト領域１５およびベース領域１４の少なくとも一方が設けられていてよい。なお、図１６において一部のトレンチ部を破線で示しているように、本例の距離Ｙ１ｓの範囲には、Ｘ軸方向に延伸するゲートトレンチ部４０やエミッタトレンチ部６０が設けられてよい。
　図２０は、トランジスタ部７０における距離Ｘ１ｔを説明する図である。図２０は、トランジスタ部７０の上面図を部分的に示している。距離Ｘ１ｔは、トランジスタ部７０において、Ｘ軸方向の最も外側のエミッタ領域１２と、第１ウェル領域２２０との、Ｘ軸方向における最短距離である。
　図１８に示した電流センス部２１０における距離Ｘ１ｓは、トランジスタ部７０における距離Ｘ１ｔよりも大きくてよい。上述したように、電流センス部２１０における距離Ｘ１ｓを大きくすることで、電流センス部２１０に流れる電流と、他の領域に流れる電流とを分離しやすくなる。距離Ｘ１ｓは、距離Ｘ１ｔの２倍以上であってよく、５倍以上であってもよい。
　図２１は、図１６の領域Ａの他の構成例を示す図である。図２１においては、電流センス部２１０の第２ウェル領域２１８に接するベース領域１４のＸ軸方向における長さをＸｂ、最も外側に配置されたエミッタ領域１２と当該ベース領域１４との距離をＸｃとする。本例においても、電流センス部２１０における距離Ｘ１ｓは、トランジスタ部７０における距離Ｘ１ｔよりも大きい。
　図１８の例では、電流センス部２１０の第２ウェル領域２１８に接するベース領域１４の長さＸｂは、トランジスタ部７０の第１ウェル領域２２０に接するベース領域１４の長さよりも大きかった。つまり、電流センス部２１０の当該ベース領域１４を、トランジスタ部７０の当該ベース領域よりも長くすることで、第２ウェル領域２１８と、最も外側のエミッタ領域１２との距離Ｘ１ｓを広げていた。
　本例では、最も外側に配置されたエミッタ領域１２と第２ウェル領域２１８に接するベース領域１４との距離Ｘｃを、トランジスタ部７０において最も外側に配置されたエミッタ領域１２と第１ウェル領域２１８に接するベース領域１４との距離よりも大きくする。これにより、電流センス部２１０における距離Ｘ１ｓを、トランジスタ部７０における距離Ｘ１ｔよりも大きくできる。
　なお、電流センス部２１０において、最も外側に配置されたエミッタ領域１２と第２ウェル領域２１８に接するベース領域１４との間には、コンタクト領域１５が設けられてよい。つまり、距離Ｘｃは、最も外側に配置されたエミッタ領域１２と第２ウェル領域２１８に接するベース領域１４との間に配置されたコンタクト領域１５の長さである。電流センス部２１０において、Ｘ軸方向で最も外側に配置されたコンタクト領域１５の長さＸｃは、トランジスタ部７０において、Ｘ軸方向で最も外側に配置されたコンタクト領域１５の長さより大きくてよい。
　図２２は、トランジスタ部７０における距離Ｙ１ｔを説明する図である。図２２は、トランジスタ部７０の上面図を部分的に示している。距離Ｙ１ｔは、トランジスタ部７０において、Ｙ軸方向の最も外側のエミッタ領域１２と、第１ウェル領域２２０との、Ｙ軸方向における最短距離である。なお、図１９と同様に、本例の距離Ｙ１ｔの範囲には、Ｘ軸方向に延伸するゲートトレンチ部４０やエミッタトレンチ部６０が設けられてよい。
　図１９に示した電流センス部２１０における距離Ｙ１ｓは、トランジスタ部７０における距離Ｙ１ｔよりも大きくてよい。上述したように、電流センス部２１０における距離Ｙ１ｓを大きくすることで、電流センス部２１０に流れる電流と、他の領域に流れる電流とを分離しやすくなる。距離Ｙ１ｓは、距離Ｙ１ｔの２倍以上であってよく、５倍以上であってもよい。
　なお、半導体装置２００の電流センス部２１０には、トランジスタ部７０と同様に、下面ライフタイムキラー９６が設けられていてよい。また、電流センス部２１０には、上面ライフタイムキラー９５が設けられていてもよい。例えば、トランジスタ部７０に上面ライフタイムキラー９５が設けられている場合、電流センス部２１０にも上面ライフタイムキラー９５が設けられる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　本明細書および図面には、以下の各項目に記載された形態も開示されている。
　（項目１）
　トランジスタ部とダイオード部とを有する半導体装置であって、
　前記トランジスタ部と前記ダイオード部とが隣接する領域に形成され、前記トランジスタ部と前記ダイオード部との干渉を防止する境界領域を有し、
　前記トランジスタ部および前記ダイオード部は、予め定められた配列方向に配列された複数のトレンチ部を備え、
　前記ダイオード部は、半導体基板のおもて面側とは反対側の面に第１導電型のカソード領域を備え、
　前記ダイオード部の前記配列方向における幅は、前記トランジスタ部の前記配列方向における幅よりも大きく、
　前記カソード領域は、前記配列方向において前記境界領域まで延伸して設けられている
　半導体装置。
　（項目２）
　前記配列方向において、前記ダイオード部の幅が、１５００μｍ以上である
　項目１に記載の半導体装置。
　（項目３）
　複数のトランジスタ部および複数のダイオード部を備え、
　前記複数のダイオード部の総面積は、前記複数のトランジスタ部の総面積より大きい
　項目１または２に記載の半導体装置。
　（項目４）
　前記半導体基板の上面の上方に設けられたゲート金属層と、
　前記半導体基板の上面の上方に設けられたエミッタ電極と、
　前記トランジスタ部において前記半導体基板の上面側に設けられた第１導電型のエミッタ領域と、
　前記トランジスタ部において前記半導体基板の上面側に設けられ、前記ゲート金属層と電気的に接続され、前記エミッタ領域と接するゲートトレンチ部と、
　前記ダイオード部において前記半導体基板の上面側に設けられ、前記エミッタ電極と電気的に接続されたエミッタトレンチ部とを更に備え、
　前記エミッタトレンチ部は、前記トランジスタ部においても、前記ゲートトレンチ部の間に一定の周期で配置されている
　項目１から３のいずれか一項に記載の半導体装置。
　（項目５）
　前記半導体基板の上面側に設けられ、前記ゲート金属層と電気的に接続され、前記エミッタ領域と接していないダミートレンチ部を更に備える
　項目４に記載の半導体装置。
　（項目６）
　前記境界領域は、前記トランジスタ部のデバイス構造とも、前記ダイオード部のデバイス構造とも異なるデバイス構造を有する領域である
　項目１から５のいずれか一項に記載の半導体装置。
　（項目７）
　前記半導体基板の上面側の上方に設けられる層間絶縁膜と、
　前記トランジスタ部および前記ダイオード部において、トレンチ部間の前記層間絶縁膜に設けられエミッタ電極が埋め込まれるコンタクトホールとを更に備え、
　前記境界領域のトレンチ部間の前記層間絶縁膜には、前記コンタクトホールが設けられていない
　項目１から６のいずれか一項に記載の半導体装置。
　（項目８）
　前記ダイオード部は、前記境界領域と非境界領域とを有し、
　前記ダイオード部の前記境界領域における前記カソード領域の濃度は、前記ダイオード部の前記非境界領域における前記カソード領域の濃度よりも高い
　項目１から７のいずれか一項に記載の半導体装置。
　（項目９）
　前記半導体基板の上面側とは反対側に設けられた下面ライフタイムキラーを更に備え、
　前記ダイオード部は、前記境界領域と非境界領域とを有し、
　前記ダイオード部の前記境界領域における前記下面ライフタイムキラーの濃度は、前記ダイオード部の前記非境界領域における前記下面ライフタイムキラーの濃度よりも低い
　項目１から８のいずれか一項に記載の半導体装置。
　（項目１０）
　前記半導体基板の上面側において、少なくとも前記ダイオード部の非境界領域に導入される上面ライフタイムキラーを更に備え、
　前記カソード領域は、前記上面ライフタイムキラーよりもトランジスタ部側に延伸して設けられる
　項目１から９のいずれか一項に記載の半導体装置。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、４６・・・ゲート配線部、４７・・・横断部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、５７・・・バリアメタル、５８・・・タングステンプラグ、６０・・・エミッタトレンチ部、６１・・・延伸部分、６２・・・エミッタ絶縁膜、６３・・・接続部分、６４・・・エミッタ導電部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・境界領域、８２・・・カソード領域、８３・・・非境界領域、８４・・・エッジ隣接領域、９１・・・第１メサ部、９２・・・第２メサ部、９３・・・第３メサ部、９５・・・上面ライフタイムキラー、９６・・・下面ライフタイムキラー、１００・・・半導体装置、１０２・・・エッジ終端領域、１０４・・・外側領域、２００・・・半導体装置、２０２・・・電流センスパッド、２０４・・・アノードパッド、２０６・・・カソードパッド、２０８・・・ゲートパッド、２１０・・・電流センス部、２１２・・・開口部、２１４・・・エミッタ非配置領域、２１６・・・エミッタ配置領域、２１８・・・第２ウェル領域、２２０・・・第１ウェル領域、５００・・・半導体装置、５７０・・・トランジスタ部、５８０・・・ダイオード部

Claims (21)

  1. 　トランジスタ部とダイオード部とを有する半導体装置であって、
    　半導体基板の上面の上方に設けられたゲート金属層と、
    　前記半導体基板の上面の上方に設けられたエミッタ電極と、
    　前記トランジスタ部において前記半導体基板の上面側に設けられた第１導電型のエミッタ領域と、
    　前記トランジスタ部において前記半導体基板の上面側に設けられ、前記ゲート金属層と電気的に接続され、前記エミッタ領域と接するゲートトレンチ部と、
    　前記ダイオード部において前記半導体基板の上面側に設けられ、前記エミッタ電極と電気的に接続されたエミッタトレンチ部と、
    　前記半導体基板の上面側に設けられ、前記ゲート金属層と電気的に接続され、前記エミッタ領域と接していないダミートレンチ部と
    　を備える半導体装置。
  2. 　前記トランジスタ部と前記ダイオード部とが隣接する領域に形成され、前記トランジスタ部と前記ダイオード部との干渉を防止する境界領域を更に備え、
    　前記ダミートレンチ部は、前記境界領域に配置される
    　請求項１に記載の半導体装置。
  3. 　前記ダミートレンチ部は、前記トランジスタ部又は前記ダイオード部の非境界領域にも設けられる
    　請求項２に記載の半導体装置。
  4. 　前記トランジスタ部と前記ダイオード部とが隣接する領域に形成され、前記トランジスタ部と前記ダイオード部との干渉を防止する境界領域を更に備え、
    　前記ダミートレンチ部は、前記トランジスタ部又は前記ダイオード部の非境界領域に設けられる
    　請求項１に記載の半導体装置。
  5. 　前記トランジスタ部は、エッジ終端領域に隣接するエッジ隣接領域を有し、
    　前記ダミートレンチ部は、前記エッジ隣接領域に設けられる
    　請求項１から４のいずれか１項に記載の半導体装置。
  6. 　前記ゲートトレンチ部の本数をＧとし、前記ダミートレンチ部の本数をＤとした場合、
    　０．０１＜Ｄ／（Ｄ＋Ｇ）＜０．２
    　が成り立つ
    　請求項１から５のいずれか一項に記載の半導体装置。
  7. 　前記ゲートトレンチ部、前記エミッタトレンチ部および前記ダミートレンチ部は、予め定められた配列方向に沿って配列されており、
    　前記ダイオード部の前記配列方向における幅が、前記トランジスタ部の前記配列方向における幅よりも大きい
    　請求項１から６のいずれか一項に記載の半導体装置。
  8. 　前記半導体基板の上面側において、少なくとも前記ダイオード部の非境界領域に導入される上面ライフタイムキラーと、
    　前記半導体基板の下面側の前記ダイオード部に設けられる第１導電型のカソード領域と
    　を更に備え、
    　前記カソード領域は、前記上面ライフタイムキラーよりもトランジスタ部側に延伸して設けられる
    　請求項１から７のいずれか一項に記載の半導体装置。
  9. 　前記トランジスタ部において前記半導体基板の上面側に、前記エミッタ領域よりも高濃度である第１導電型の蓄積領域を更に備え、
    　前記蓄積領域は、前記ダミートレンチ部と隣接したメサ部には設けられていない
    　請求項１から８のいずれか一項に記載の半導体装置。
  10. 　前記半導体基板に設けられた第１導電型のドリフト領域を更に備え、
    　前記ダミートレンチ部と隣接したメサ部は、
    　前記半導体基板の上面側に設けられた第２導電型のコンタクト領域と、
    　前記ドリフト領域と前記コンタクト領域との間に設けられた第２導電型のベース領域と
    　を備え、
    　前記コンタクト領域は、前記ベース領域よりも高ドーピング濃度である
    　請求項１から９のいずれか一項に記載の半導体装置。
  11. 　前記ダミートレンチ部のダミー絶縁膜の膜厚は、前記ゲートトレンチ部のゲート絶縁膜および前記エミッタトレンチ部のエミッタ絶縁膜よりも薄い
    　請求項１から１０のいずれか一項に記載の半導体装置。
  12. 　前記ダミートレンチ部のトレンチ深さは、前記ゲートトレンチ部のトレンチ深さおよび前記エミッタトレンチ部のトレンチ深さよりも深い
    　請求項１から１１のいずれか一項に記載の半導体装置。
  13. 　電流センス部を更に備え、
    　前記ゲートトレンチ部、前記エミッタトレンチ部および前記ダミートレンチ部の各トレンチ部は、前記半導体基板の上面側において、予め定められた配列方向に沿って配列されており、
    　前記配列方向の単位長さに含まれる前記ゲートトレンチ部の本数を前記エミッタトレンチ部の本数で除算したゲートエミッタ比が、前記電流センス部のほうが、前記トランジスタ部よりも大きい
    　請求項１から１２のいずれか一項に記載の半導体装置。
  14. 　トランジスタ部と電流センス部とを有する半導体装置であって、
    　半導体基板の上面の上方に設けられたゲート配線部と、
    　前記半導体基板の上面の上方に設けられたエミッタ電極と、
    　前記半導体基板の上面側において、予め定められた配列方向に沿って配列された複数のトレンチ部と
    　を備え、
    　前記複数のトレンチ部は、
    　前記ゲート配線部に電気的に接続されたゲートトレンチ部と、
    　前記エミッタ電極に電気的に接続されたエミッタトレンチ部と
    　を有し、
    　前記配列方向の単位長さに含まれる前記ゲートトレンチ部の本数を前記エミッタトレンチ部の本数で除算したゲートエミッタ比が、前記電流センス部のほうが、前記トランジスタ部よりも大きい半導体装置。
  15. 　前記トランジスタ部は、前記ゲートトレンチ部と前記エミッタトレンチ部の両方が配置されており、
    　前記電流センス部は、前記ゲートトレンチ部が配置され、前記エミッタトレンチ部が配置されていない
    　請求項１４に記載の半導体装置。
  16. 　前記半導体基板に設けられた第１導電型のドリフト領域と、
    　前記半導体基板の上面側に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    　前記半導体基板の内部において前記エミッタ領域よりも下方に設けられ、且つ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と
    　を更に備え、
    　前記半導体基板の上面と平行な面において、前記電流センス部に含まれる前記蓄積領域の面積を前記エミッタ領域の面積で除算した面積比が、前記トランジスタ部に含まれる前記蓄積領域の面積を前記エミッタ領域の面積で除算した面積比よりも小さい
    　請求項１４または１５に記載の半導体装置。
  17. 　前記トランジスタ部は、前記エミッタ領域および前記蓄積領域の両方が設けられており、
    　前記電流センス部は、前記エミッタ領域が設けられ、前記蓄積領域が設けられていない
    　請求項１６に記載の半導体装置。
  18. 　前記ゲート配線部は、前記ゲート配線部の上面から下面まで貫通して設けられた開口部を有し、
    　前記電流センス部の少なくとも一部は、前記開口部と重なる領域に配置されている
    　請求項１４から１７のいずれか一項に記載の半導体装置。
  19. 　前記ゲート配線部は、金属で形成されたゲート金属層と、不純物が添加された半導体で形成されたゲートランナーとを有し、
    　前記開口部は前記ゲートランナーに設けられている
    　請求項１８に記載の半導体装置。
  20. 　前記半導体基板に設けられた第１導電型のドリフト領域と、
    　前記半導体基板の上面側に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    　前記半導体基板の上面と平行な面において前記トランジスタ部を囲んで設けられ、且つ、前記半導体基板の上面からトレンチ部の下端よりも深くまで設けられた第１ウェル領域と、
    　前記半導体基板の上面と平行な面において前記電流センス部を囲んで設けられ、且つ、前記半導体基板の上面からトレンチ部の下端よりも深くまで設けられた第２ウェル領域と
    　を更に備え、
    　前記電流センス部に設けられた前記エミッタ領域と前記第２ウェル領域との、前記配列方向における最短距離は、前記トランジスタ部に設けられた前記エミッタ領域と前記第１ウェル領域との、前記配列方向における最短距離よりも大きい
    　請求項１４または１５に記載の半導体装置。
  21. 　前記半導体基板に設けられた第１導電型のドリフト領域と、
    　前記半導体基板の上面側に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    　前記半導体基板の上面と平行な面において前記トランジスタ部を囲んで設けられ、且つ、前記半導体基板の上面からトレンチ部の下端よりも深くまで設けられた第１ウェル領域と、
    　前記半導体基板の上面と平行な面において前記電流センス部を囲んで設けられ、且つ、前記半導体基板の上面からトレンチ部の下端よりも深くまで設けられた第２ウェル領域と
    　を更に備え、
    　前記電流センス部に設けられた前記エミッタ領域と前記第２ウェル領域との、前記配列方向と垂直な方向における最短距離は、前記トランジスタ部に設けられた前記エミッタ領域と前記第１ウェル領域との、前記配列方向と垂直な方向における最短距離よりも大きい
    　請求項１４または１５に記載の半導体装置。
PCT/JP2018/037481 2017-12-14 2018-10-05 半導体装置 WO2019116696A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019558931A JP7001104B2 (ja) 2017-12-14 2018-10-05 半導体装置
CN201880036426.9A CN110692140B (zh) 2017-12-14 2018-10-05 半导体装置
DE112018006404.2T DE112018006404T5 (de) 2017-12-14 2018-10-05 Halbleitervorrichtung
US16/693,367 US11239234B2 (en) 2017-12-14 2019-11-24 Semiconductor device
US17/577,048 US11810914B2 (en) 2017-12-14 2022-01-17 Semiconductor device
US18/476,284 US20240021607A1 (en) 2017-12-14 2023-09-27 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017239713 2017-12-14
JP2017-239713 2017-12-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/693,367 Continuation US11239234B2 (en) 2017-12-14 2019-11-24 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019116696A1 true WO2019116696A1 (ja) 2019-06-20

Family

ID=66820163

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/037481 WO2019116696A1 (ja) 2017-12-14 2018-10-05 半導体装置

Country Status (5)

Country Link
US (3) US11239234B2 (ja)
JP (3) JP7001104B2 (ja)
CN (1) CN110692140B (ja)
DE (1) DE112018006404T5 (ja)
WO (1) WO2019116696A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251011A1 (ja) * 2020-06-09 2021-12-16 富士電機株式会社 半導体装置
WO2024080002A1 (ja) * 2022-10-13 2024-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2024095578A1 (ja) * 2022-11-04 2024-05-10 株式会社デンソー 半導体装置とその製造方法
US12027611B2 (en) 2021-03-10 2024-07-02 Kabushiki Kaisha Toshiba Semiconductor device and method for driving same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7231064B2 (ja) * 2020-01-17 2023-03-01 富士電機株式会社 半導体装置
WO2023189754A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置
DE102022127527A1 (de) 2022-10-19 2024-04-25 Infineon Technologies Austria Ag Rc-igbt und herstellungsverfahren für einen rc-igbt

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021104A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
WO2014188570A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 半導体装置
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
WO2017141998A1 (ja) * 2016-02-15 2017-08-24 富士電機株式会社 半導体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3504085B2 (ja) 1996-09-30 2004-03-08 株式会社東芝 半導体装置
JP2001168333A (ja) * 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
CN101933141B (zh) * 2008-01-29 2013-02-13 富士电机株式会社 半导体装置
WO2013046377A1 (ja) 2011-09-28 2013-04-04 トヨタ自動車株式会社 半導体装置およびその製造方法
JP6182875B2 (ja) * 2012-12-05 2017-08-23 サンケン電気株式会社 半導体装置及びその駆動方法
WO2015068203A1 (ja) 2013-11-05 2015-05-14 トヨタ自動車株式会社 半導体装置
JP6320808B2 (ja) 2014-03-19 2018-05-09 富士電機株式会社 トレンチｍｏｓ型半導体装置
WO2015162811A1 (ja) * 2014-04-21 2015-10-29 三菱電機株式会社 電力用半導体装置
JP6344483B2 (ja) 2014-11-17 2018-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016174029A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6335829B2 (ja) 2015-04-06 2018-05-30 三菱電機株式会社 半導体装置
US10217738B2 (en) 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
JP6406454B2 (ja) 2015-07-07 2018-10-17 富士電機株式会社 半導体装置
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6384425B2 (ja) 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
WO2017047276A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017098359A (ja) 2015-11-20 2017-06-01 トヨタ自動車株式会社 逆導通ｉｇｂｔ
CN107086217B (zh) 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
CN107924951B (zh) 2016-03-10 2021-11-23 富士电机株式会社 半导体装置
US10205012B2 (en) 2016-03-11 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device
DE112017000727T5 (de) * 2016-09-14 2018-10-31 Fuji Electric Co., Ltd. RC-IGBT und Herstellungsverfahren dafür
CN108780814B (zh) * 2016-09-14 2021-12-21 富士电机株式会社 半导体装置及其制造方法
JP7104917B2 (ja) * 2016-12-09 2022-07-22 国立大学法人九州工業大学 絶縁ゲートバイポーラトランジスタ装置、半導体装置の生産方法、及び、絶縁ゲートバイポーラトランジスタ装置の生産方法
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
JP7139861B2 (ja) * 2017-12-12 2022-09-21 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021104A (ja) * 2011-07-11 2013-01-31 Toyota Central R&D Labs Inc 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
WO2014188570A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 半導体装置
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
WO2017141998A1 (ja) * 2016-02-15 2017-08-24 富士電機株式会社 半導体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021251011A1 (ja) * 2020-06-09 2021-12-16 富士電機株式会社 半導体装置
JPWO2021251011A1 (ja) * 2020-06-09 2021-12-16
JP7384287B2 (ja) 2020-06-09 2023-11-21 富士電機株式会社 半導体装置
US12027611B2 (en) 2021-03-10 2024-07-02 Kabushiki Kaisha Toshiba Semiconductor device and method for driving same
WO2024080002A1 (ja) * 2022-10-13 2024-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2024095578A1 (ja) * 2022-11-04 2024-05-10 株式会社デンソー 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2023065461A (ja) 2023-05-12
US20200105745A1 (en) 2020-04-02
US11810914B2 (en) 2023-11-07
JP7001104B2 (ja) 2022-01-19
DE112018006404T5 (de) 2020-09-03
JPWO2019116696A1 (ja) 2020-04-02
JP2021192447A (ja) 2021-12-16
US11239234B2 (en) 2022-02-01
CN110692140B (zh) 2023-07-04
US20220139908A1 (en) 2022-05-05
US20240021607A1 (en) 2024-01-18
CN110692140A (zh) 2020-01-14
JP7230969B2 (ja) 2023-03-01

Similar Documents

Publication Publication Date Title
WO2019116696A1 (ja) 半導体装置
US11094808B2 (en) Semiconductor device
US11309310B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
US11195908B2 (en) Semiconductor device with carrier lifetime control
US10559682B2 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
KR101679107B1 (ko) 전력 반도체 디바이스
US20200035817A1 (en) Semiconductor device
WO2019116748A1 (ja) 半導体装置およびその製造方法
JP6733829B2 (ja) 半導体装置
US20230071170A1 (en) Semiconductor device
JP6992476B2 (ja) 半導体装置
JP2019186312A (ja) 半導体装置
US10886389B2 (en) Semiconductor device
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
JP2016149429A (ja) 逆導通ｉｇｂｔ
US9147757B2 (en) Power semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18887834

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019558931

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18887834

Country of ref document: EP

Kind code of ref document: A1