TWI536559B - 電荷庫igbt頂端結構及製備方法 - Google Patents

電荷庫igbt頂端結構及製備方法 Download PDF

Info

Publication number
TWI536559B
TWI536559B TW103138650A TW103138650A TWI536559B TW I536559 B TWI536559 B TW I536559B TW 103138650 A TW103138650 A TW 103138650A TW 103138650 A TW103138650 A TW 103138650A TW I536559 B TWI536559 B TW I536559B
Authority
TW
Taiwan
Prior art keywords
conductivity type
body region
type
trench
igbt device
Prior art date
Application number
TW103138650A
Other languages
English (en)
Other versions
TW201535713A (zh
Inventor
胡軍
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201535713A publication Critical patent/TW201535713A/zh
Application granted granted Critical
Publication of TWI536559B publication Critical patent/TWI536559B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Description

電荷庫IGBT頂端結構及製備方法
本發明主要涉及功率半導體裝置，確切地說，本發明是關於用於絕緣柵雙極電晶體(IGBT)的裝置結構及其製備方法。
絕緣柵雙極電晶體(IGBT)是一種帶有合成結構或複合結構(compositing structure)的半導體功率裝置，合成結構中譬如結合了金屬-氧化物-半導體場效應電晶體(MOSFET)以及雙極結型電晶體(BJT)。設計性能增強型IGBT，以獲得高於MOSFET的電流密度，以及比BJT更快、更高效地開關性能以及更好地控制。另外，可以輕摻雜IGBT的漂流區，以提高閉鎖性能。同時，由於輕摻雜漂流區承受了來自底部P集電極區的高級別載流子注入，形成傳導模式，因此IGBT裝置仍然可以具有良好的導電性。憑藉輕鬆控制柵極電極、雙極電流機制等MOSFET的性能以及開關時間較短、功率損耗較低等優點，IGBT裝置可以廣泛應用於高壓和高功率應用方面。
配置和製備IGBT裝置的傳統技術，由於存在各種取捨關係，在進一步提高性能方面仍然遇到許多困難和侷限。在IGBT裝置中，傳導損耗和斷開開關損耗Eoff之間存在取捨。在額定電流處，傳導損耗取決於集電極到發射極的飽和電壓Vce(SAT)。當裝置打開時，較多的載流子注入提高了裝置的導電性，從而降低了傳導損耗。然而，由於斷開時清除注入的載流子所耗散的能量，較多的載流子注入也會使斷開開關損耗較高。
飽和時(Vce(SAT))IGBT的集電極-發射極電壓及其擊穿電壓(VBD)之間存在另一種取捨。增加頂部注入時，可以提高Vce(SAT)，但 是通常會降低擊穿電壓VBD。帶有高密度深溝槽的IGBT裝置能夠克服這種取捨，但是很難製備這種小間距、高縱橫比或稱高深寬比溝槽的高密度裝置。
近年來，研發出IGBT裝置的不同結構。第1A圖表示一種傳統的IGBT裝置100A的剖面圖。在第1A圖所示的示例中，N-型的重摻雜層102A沉積在通道區103A下方，以及輕摻雜漂流區101A上方，以進一步增強頂部的載流子注入。然而，由於N-型的重摻雜層102A的存在，這種裝置具有較低的擊穿電壓和很高的Crss電容。這種IGBT裝置的高Crss電容會減慢裝置的開關速度，導致較高的開關能量損耗。
第1B圖表示具有溝槽遮罩電極結構的平面柵極136的一種傳統的IGBT裝置剖面圖。IGBT裝置100B形成在具有第一導電類型的半導體基底105(例如P型基底105)中。第二導電類型的外延層110(例如N-型的外延層110)位於P型基底105上方。集電極120沉積在基底底面上。在這種類型的裝置中，遮罩溝槽135-S具有一個被電介質(例如氧化物)126包圍的遮罩電極137。裝置100B中的帶有遮罩電極的遮罩溝槽135-S沒有柵極電極部分。取而代之的是，平面柵極136沉積在平面柵極氧化物125-P上，平面柵極氧化物125-P使平面柵極136和半導體表面絕緣。遮罩電極137連接到源極/發射極電壓。在本例中，通道通常是水準的，位於本體區140上方，以及平面柵極136下方，從源極130(和可選的輕摻雜源極131)到N+型的重摻雜區145上方。由於製造帶有單獨電極的遮罩溝槽135-S比製造帶有多個電極的遮罩柵極溝槽結構更加簡便，因此平面柵極的製備更為簡單，使得製造本實施例也較為簡便。遮罩溝槽135-S仍然對N+型的重摻雜區145提供電荷補償，保持很高的擊穿電壓(BV)，以及很低的電容Crss，以便於快速、高效開關。然而第1B圖所示類型的裝置會獲得較低的Crss，並通過較低的Eon和Eoff損耗，增大注入，這需要深溝槽的密度很高。另外，N+型的重摻雜區145還會降低擊穿電壓。
第1C圖表示三維方向上帶有局部窄檯面結構的另一種IGBT的剖面圖。此種IGBT裝置100C包括發射極150、柵極151、集電極 152、氧化層153、多晶矽154、P-集電極155、P-體區156、N-漂移區157及n-FS158。在這種結構的柵極之間配置窄區域，可以提高注入增益效果。然而，這種裝置需要複雜的設計和處理。這種設計和處理的一個示例可參見M.Sumitomo、J.Asai,H.Sakane、K.Arakawa、Y.Higuchi和M.Matsui等人在功率半導體裝置和積體電路2012年度國際論壇上發表的論文(2012，第17頁)《帶有局部窄檯面結構的低損耗IGBT(PNM-IGBT)》。
有必要研發一種IGBT結構，無需高密度深溝槽或複雜的設計/處理，就能降低成本、提高性能，同時不會犧牲擊穿。
本發明提供了一種絕緣柵雙極電晶體(IGBT)裝置，包括：一個基底，包括一個第一導電類型的半導體底層以及一個第二導電類型的半導體頂層；一個或多個溝槽柵極，每個溝槽柵極都形成在沉積在基底上方相應的溝槽中，其中在溝槽的每個邊上都有一個柵極絕緣物，並用多晶矽填充；一個第一導電類型的浮動本體區，沉積在兩個相鄰的溝槽柵極之間以及基底上方；一個第二導電類型的頂區，就在兩個相鄰的溝槽柵極之間以及浮動本體區上方，其中第二導電類型的頂區為重摻雜；以及一個第一導電類型的本體區，沉積在兩個相鄰的溝槽柵極之間以及頂區上方，其中第一導電類型的浮動本體區的摻雜濃度低於第一導電類型的本體區摻雜濃度。
上述的IGBT裝置，第一導電類型為P-型，第二導電類型為N-型。
上述的IGBT裝置，第一導電類型為N-型，第二導電類型為P-型。
上述的IGBT裝置，其中，溝槽柵極的底部觸及半導體頂層。
上述的IGBT裝置，一個或多個溝槽柵極垂直延伸的深度約為5至10微米，間距約為3至15微米。
上述的IGBT裝置，任意相鄰的兩個溝槽之間的間距和該等溝槽的深度比大致可以在0.5至3這個範圍內。
上述的IGBT裝置，第一導電類型的浮動本體區的摻雜濃度約為1e16cm-3。
上述的IGBT裝置，第二導電類型的頂區摻雜濃度約在5e16cm-3至5e17cm-3範圍內。
上述的IGBT裝置，其中，第一導電類型的本體區的摻雜濃度約在1e17cm-3至1e18cm-3範圍內。
上述的IGBT裝置，其中，浮動本體區底部的深度接近於溝槽中多晶矽的底部，但在多晶矽底部之上。
上述的IGBT裝置，第一導電類型的浮動本體區的厚度約為1微米或以上。
上述的IGBT裝置，其中，還包括一個沉積在半導體基底上方的平面柵極，其中當IGBT裝置接通及/或斷開時，平面柵極起控制作用。
上述的IGBT裝置，其中，至少一個溝槽柵極在其頂部延伸，以連接到平面柵極。
上述的IGBT裝置，還包括一個第二導電類型的源極區，沉積在第一導電類型的本體區上方，其中源極區為重摻雜，摻雜濃度範圍約為1e20cm-3以上。
上述的IGBT裝置，還包括一個第二導電類型的輕摻雜源極區，沉積在重摻雜源極區和一個平面柵極之間。
同時本發明還提供了一種用於製備IGBT裝置的方法，包括： 製備基底，包括第一導電類型的半導體底層和第二導電類型的半導體頂層，半導體頂層位於半導體底層上方；為溝槽柵極製備一個或多個溝槽，其中在每個溝槽的邊上都 有一個柵極絕緣物，並用多晶矽填充，其中溝槽垂直延伸到半導體頂層中；在兩個相鄰的溝槽之間以及基底上方，製備一個第一導電類型的浮動本體區，其中浮動本體區底部的深度接近於溝槽中多晶矽的底部，但是在多晶矽底部上方；在浮動本體區上方製備一個第二導電類型的頂區，其中第二導電類型的頂區為重摻雜；並且在頂區上方製備一個第一導電類型的本體區，其中第一導電類型的浮動本體區的摻雜濃度低於第一導電類型的本體區摻雜濃度。
正是在這一前提下，提出了本發明的實施例。
100A、100B、100C、200、300、400、500‧‧‧絕緣柵雙極電晶體(IGBT)裝置
101A‧‧‧輕摻雜漂流區
102A‧‧‧N-型的重摻雜層
103A‧‧‧通道區
105‧‧‧半導體基底
110、220‧‧‧外延層
120‧‧‧集電極
125-P‧‧‧平面柵極氧化物
126‧‧‧電介質
130‧‧‧源極
131‧‧‧輕摻雜源極
135-S‧‧‧遮罩溝槽
136、280‧‧‧平面柵極
137‧‧‧遮罩電極
140‧‧‧本體區
145‧‧‧N+型的重摻雜區
150‧‧‧發射極
151‧‧‧柵極
152‧‧‧集電極
153‧‧‧氧化層
154‧‧‧多晶矽
155‧‧‧P-集電極
156‧‧‧P-體區
157‧‧‧N-漂移區
158‧‧‧n-FS
210‧‧‧半導體基底/P型基底
230‧‧‧P-型浮動本體區
240‧‧‧N+型的浮動本體區
250、250P、550‧‧‧溝槽柵極
250-1、250-2‧‧‧柵極部分
252、552‧‧‧柵極氧化物
260、560‧‧‧P-型本體區
262、562‧‧‧發射極
265‧‧‧絕緣層
270、570‧‧‧源極區
270H‧‧‧重摻雜N-型源極區
270L‧‧‧輕摻雜N-型源極區
510‧‧‧第一導電類型的半導體底層
520‧‧‧第二導電類型的半導體層
530‧‧‧第一導電類型的半導體層
540‧‧‧第二導電類型的半導體層
X‧‧‧摻雜濃度
Y‧‧‧半導體基底的深度
第1A圖至第1C圖表示三種不同結構的傳統的IGBT裝置的剖面圖。
第2A圖表示依據本發明的一個方面的實施例，一種IGBT裝置的剖面圖。
第2B圖表示依據本發明的一個方面的實施例，IGBT裝置的摻雜結構圖。
第3A圖表示依據本發明的一個方面的實施例，IGBT裝置在三維方向上的剖面圖。
第3B圖表示第3A圖的剖面圖。
第4圖表示依據本發明的一個方面的實施例，IGBT裝置的剖面圖。
第5A圖至第5C圖表示依據本發明的一個方面的實施例，IGBT裝置的製備技術剖面圖。
儘管為瞭解釋說明，以下詳細說明包含了許多具體細節，但是本領域的技術人員應明確以下細節的各種變化和修正都屬於本發明的範 圍。因此，提出以下本發明的典型實施例，並沒有使所聲明的方面損失任何普遍性，也沒有提出任何侷限。
在以下詳細說明中，參照附圖，表示本發明可以實施的典型實施例。就這一點而言，根據圖中所示方向，使用“頂部”、“底部”、“正面”、“背面”、“向前”、“向後”等方向術語。由於本發明實施例的零部件，可以位於各種不同方向上，因此所用的方向術語僅用於解釋說明，不用於侷限。應明確，無需偏離本發明的範圍，就能實現其他實施例，做出結構或邏輯上的變化。因此，以下詳細說明不用於侷限，本發明的範圍應由所附的申請專利範圍限定。
另外，本文中的濃度、數量以及其他資料都在範圍格式中表示。要理解的是，此範圍格式的目的僅僅為了方便簡潔，應被靈活理解為不僅包括明確列出的範圍極限值，而且還包括所有的獨立數值或範圍內所包含的子範圍，也就是說每個數值和子範圍都明確列出。例如，1nm左右至200nm左右的厚度範圍，應認為不僅包括1nm左右和200nm左右明確列出的極限值，還包括單獨的數值，包括但不限於2nm、3nm、4nm以及子範圍，例如10nm至50nm、20nm至100nm等都在所指的範圍內。
在下文中，第一導電類型通常為P型，第二導電類型為N型。然而，要注意的是，使用相同的技術，相反的導電類型，可以製備出類似的裝置。確切地說，本發明的各個方面包括與文中所述類似的實施例，其中N型代替了P型，反之亦然。
依據本發明的一個方面，絕緣柵雙極電晶體(IGBT)裝置包括一個基底，基底含有第一導電類型的半導體底層以及第二導電類型的半導體頂層，一個或多個溝槽柵極都形成在沉積在基底上方相應的溝槽中，第一導電類型的浮動本體區沉積在兩個相鄰的溝槽柵極之間以及基底上方，一個第二導電類型的重摻雜頂區沉積在兩個相鄰的溝槽柵極之間以及浮動本體區上方，一個第一導電類型的本體區沉積在兩個相鄰的溝槽柵極之間以及頂區上方。在溝槽的每個邊緣都配有一個柵極絕緣物，並用多晶矽填充。第一導電類型的浮動本體區的摻雜濃度低於第一導電類型的本 體區的摻雜濃度。
依據本發明的一個方面的實施例，一種製備絕緣柵雙極電晶體(IGBT)裝置的方法包括製備一個基底，基底含有第一導電類型的半導體底層以及位於半導體底層上方的第二導電類型的半導體頂層，並且為溝槽柵極製備至少一個或多個溝槽，在溝槽的每個邊緣都有一個柵極絕緣物，並用多晶矽填充，在兩個相鄰的溝槽之間以及基底上方，製備一個第一導電類型的浮動本體區，在浮動本體區上方製備一個第二導電類型的重摻雜頂區，並且在頂區上方製備一個第一導電類型的本體區。第一導電類型的浮動本體區的摻雜濃度低於第一導電類型的本體區的摻雜濃度。
第2A圖表示依據本發明的一個方面的實施例，具有配置了電荷庫(charge reservoir)的IGBT裝置的剖面圖。IGBT裝置200形成在第一導電類型的半導體基底(例如P型基底)210中。第二導電類型的外延層(例如N-型的外延層)220位於P型基底210或該外延層220位於該P型的底部基底上方。還可選擇，由於P型基底210和外延層220都具有單晶結構，因此可以一起稱作半導體基底。外延層220通常稱為半導體頂層，在作為集電極區的基底210上方作為漂流區或稱漂移區(drift region)。根據所需的擊穿電壓，作為漂流區的外延層220的摻雜濃度在1e13cm-3至1e15cm-3範圍內。作為漂流區的外延層220的摻雜濃度越低，擊穿電壓就越高。在一個實施例中，IGBT裝置200為垂直型的IGBT裝置，其中集電極(圖中沒有表示出)沉積或設置在基底底面上，發射極262沉積或設置在基底頂面上。
第2A圖所示的IGBT裝置200包括多個溝槽柵極250，在作為漂流區的外延層220中垂直向下延伸。多個溝槽柵極250中的每個溝槽柵極都形成在相應的溝槽結構中。溝槽結構在溝槽的每個邊緣上都帶有柵極絕緣物(例如覆蓋在溝槽底部和側壁上的柵極氧化物252)，並且溝槽全部用多晶矽填充。確切地說，溝槽垂直向下延伸到距離外延層220頂部5至10微米左右的深度範圍內。相鄰兩個柵極溝槽之間的間距在3至15微米左右的範圍內，最好是在5至10微米之間，6至8微米範圍內更佳。作 為一個可選的示例，相鄰兩個溝槽之間的間距與某一個任意選擇的溝槽的深度之比約在0.5至3的範圍以內。作為一可選的示例，溝槽寬度約在1至3微米之間。對於本發明所述的IGBT裝置來說，溝槽附近用於將柵極250絕緣的柵極氧化物252的厚度範圍在400至1500埃之間。
第2A圖所示的IGBT裝置200還包括一個第一導電類型的浮動本體區(例如P-型浮動本體區)230，設置在作為漂流區的外延層220上方和每相鄰兩個溝槽柵極250之間的區域。也可以理解為P-型浮動本體區230設置在相鄰的兩個內置有溝槽柵極250的溝槽之間。P-型浮動本體區230的厚度約為1微米或以上。P-型浮動本體區230的底部最好靠近柵極250的底部，但在溝槽柵極250的底部上方。作為一個可選的示例，P-型浮動本體區230的底部和柵極250的底部之間的深度差約為1微米以下。P-型浮動本體區230的摻雜濃度約在1e16cm-3至5e17cm-3的範圍內，低於P-型本體區260的摻雜濃度(下文將詳細介紹)。IGBT裝置200還包括一個第二導電類型的頂層的(例如N+型的浮動本體區)浮動本體區240，在P-型浮動本體區230上方以及溝槽柵極250之間。也可以理解為N+型的浮動本體區240設置在相鄰的兩個內置有溝槽柵極250的溝槽之間。N+型的浮動本體區240的摻雜濃度在5e16cm-3至5e17cm-3範圍內。由於N+型浮動本體區240被它下方的P-型浮動本體區230和它兩邊溝槽柵極250完全絕緣，從而可以作為電荷庫。利用重摻雜N+型的浮動本體區240，可以提高頂部注入效率。
在N+型的浮動本體區240上方，第一導電類型的本體區(例如P-型本體區)260在每兩個溝槽柵極250之間的區域，作為發射極區。也即P-型本體區260設置在相鄰的兩個內置有溝槽柵極250的溝槽之間。上面的P-型本體區260的理想深度約為溝槽深度的10%至40%。P-型本體區260的摻雜濃度高於P-型浮動本體區230的摻雜濃度。作為示例，P-型本體區260的摻雜濃度在1e17cm-3至1e18cm-3範圍內。第2A圖所示的IGBT裝置還包括一個第二導電類型的源極區270(例如N-型源極區)，位於半導體基底頂面附近的P-型本體區260上方。源極區270為重摻雜，其摻雜濃 度在1e20cm-3以上。發射極262沉積或設置在半導體基底頂面上的絕緣層265上，發射極262電連接到源極區270和P-型本體區/發射極區260。IGBT裝置的溝槽柵極250具有兩個柵極部分250-1和250-2。柵極部分250-1形成在多晶矽的溝槽柵極250和P-型本體區260之間，其他的如另一個柵極部分250-2形成在多晶矽的溝槽柵極250和P-型浮動本體區230之間。精心設計P-型本體區260和P-型浮動本體區230的摻雜濃度，確保柵極部分250-1的閥值電壓(Vth)高於250-2。因此，當裝置接通或斷開時，柵極部分250-1起控制作用。
第2B圖表示依據本發明的一個方面的實施例，示出了IGBT裝置的摻雜結構或形貌的示例圖。X軸表示摻雜濃度，Y軸表示半導體基底的深度。例如，深度為5至6微米左右，實線出現一個摻雜濃度峰值，對應於P-型浮動本體區230。
第3A圖表示第三維度上的IGBT裝置300立體剖面圖，其中平面柵極280位於半導體基底上方。通過電性連接平面柵極280和溝槽柵極250，形成IGBT裝置的柵極電極。平面柵極280的閥值電壓Vth應高於溝槽柵極250，並且當裝置接通和斷開時，起到控制作用。此外，IGBT裝置300還增加了一個輕摻雜N-型源極區270L，位於重摻雜N-型源極區270H和平面柵極280的起始部位之間。作為示範但非限制，例如輕摻雜N-型源極區270L大體上可以設置在平面柵極280的一個側緣附近的位置和重摻雜N-源極區270H之間，平面柵極280也可以在水準方向上略微延伸到源極區270H之上。輕摻雜源極區270L提供額外的串聯電阻，在電流流動時提高電壓降，導致發射極反偏置。在正常工作電流下，該電壓降很低，並且可以忽略。在高電流下，例如發生短路時，電壓降會變得很高，從而使飽和電流密度(Jsat)顯著降低，提高裝置承受短路電流的能力。這樣可以允許晶胞間距設計得很小，同時保持很低的飽和電流密度Jsat。第3B圖表示在二維方向上，IGBT裝置300的剖面圖。
第4圖表示依據本發明的一個方面的實施例，示出了IGBT裝置400的剖面圖。IGBT裝置400與第3B圖所示的IGBT裝置300類似， 並且還包括一個溝槽柵極250P，位於平面柵極280下方，以及發射極區260(即P-型本體區)之間。作為示範而非限制，例如一個額外的溝槽設置在內置溝槽柵極250的相鄰兩個溝槽之間，並位於平面柵極280下方，從而將該額外的溝槽柵極250P設置在該額外的溝槽之中。溝槽柵極250P在其頂部向上延伸，以便連接到第4圖所示的平面柵極280。在這種情況下，多晶矽的溝槽柵極250可以連接到柵極電極或發射極電極，以便調節裝置的Crss，滿足不同開關速度的要求。
本發明所述的IGBT裝置與傳統的IGBT裝置相比，具有許多優勢。對於不含浮動P本體230的溝槽IGBT裝置來說，由於擊穿電壓對P-型本體區/發射極區下方的N-型摻雜區的摻雜級別非常敏感，因此在Vce(SAT)和擊穿電壓之間存在一種基本的取捨關係。通過增大P-型本體區下方的N+型摻雜區摻雜級別，以及提高頂端的注入效率，可以獲得很低的Vce(SAT)。然而，P-型本體區下方的N+型摻雜區摻雜級別越高，裝置的擊穿電壓就會越低。對於本發明所述的IGBT裝置，P-型浮動本體區230隔離了P-型浮動本體區上方的N+型浮動本體區240，為N+型浮動本體區240提供了電荷平衡以及良好的電場遮罩。在反偏壓下，柵極部分250-1和250-2之間的N+型浮動本體區240的側壁會在很低的反向電壓下耗盡，使得P-型浮動本體區230和P本體260穿通/導通。因此，P-型本體區260的結和N+型浮動本體區240之間的電壓降，會在低於結的臨界場的電場下自鉗制。雪崩擊穿只會發生在P-型浮動本體區230和N-型漂流的外延層220之間的結處。因此，IGBT的擊穿電壓對於N+型浮動本體區240的摻雜濃度並不敏感。對於相同的額定擊穿電壓，在本發明所述的IGBT裝置中，P-型本體區260下方的N+型浮動本體區240的摻雜級別，可以比傳統IGBT裝置P-型本體區下方的N-型摻雜區的摻雜級別高5至10倍。
依據本發明所述的IGBT結構，通過在柵極溝槽之間的P-型浮動本體區，可以簡化結構和製備。由於P-型浮動本體區230和溝槽結構為N+型浮動本體區240提供良好的遮罩，因此無需高密度溝槽，柵極溝槽間距也可以更寬。另外，只需製備一個溝槽，進行一次柵極氧化和一次 多晶矽填充技術，簡化了製備過程。
由於N+型浮動本體區240的摻雜較高，從而提高了頂部的注入效率，P-型本體區下方的載流子濃度就比在開啟基態(on-state)時傳統的IGBT裝置高5至10倍。除此之外，形成在P-型本體區260側壁上的垂直通道，在柵極偏壓下，將N+型浮動本體區240通過垂直柵極通道短接至發射極電勢。在這種情況下，P-型基底210、N-型漂流的外延層220、P-型浮動本體區230以及N+型浮動本體區240就會形成一個可控矽整流器結構。可控矽整流器結構和很高的頂端注入增益，有助於顯著降低Vcesat，使其遠低於傳統的IGBT裝置。
雖然本發明所述的IGBT裝置在基態時表現出了可控矽整流器I-V曲線，但是裝置的正向I-V性能沒有像可控矽整流器那樣有快速返回。通常來說，當可控矽整流器接通時，在IV曲線上都有一個快速返回。也就是說，電壓一開始升高，然後快速回落。對於本發明所述的IGBT裝置來說，當裝置接通時，IGBT裝置的電壓升高，卻沒有快速回落。當載入正向柵極偏壓(通常為15V)接通裝置時，在柵極部分250-2會形成兩個反轉通道，該通道將N+型浮動本體區240電性連接到N-型漂流的外延層220。當集電極電壓從0V開始升高時，電流只能流經P-型浮動本體區230側壁上的反轉通道，裝置會像傳統IGBT裝置那樣打開。隨著總電流的增大，P-型浮動本體區230和N+型浮動本體區240之間的電壓差升高，越來越多的電流逐漸流至P-型浮動本體區230的中心，使裝置更像一個可控矽整流器。
此外，本發明所述的IGBT裝置具有良好的飽和電流，這對於裝置耐受短路電流的能力十分重要。當集電極的電壓增大時，N+型浮動本體區240的電勢升高，當N+型浮動本體區240的電勢高於250上的柵極偏壓時，在N+型浮動本體區240的側壁上形成耗盡層，從而使得P-型浮動本體區230和P-型本體區260穿通，為空穴電流形成一個通路。通過這個通路，流入P-型浮動本體區230的空穴將進入P-型本體區260，使得進入N+型浮動本體區240的電流受到限制，裝置就像傳統的IGBT裝置那樣出現飽和。
第5A圖至第5C圖表示本發明所述的IGBT裝置500一種可能的製備方法。第5A圖表示初始的半導體基底，包括一個第一導電類型的半導體底層510(例如P-型基底)以及一個與第一導電類型相反的第二導電類型的半導體層520(例如N-外延層)，半導體層520位於半導體底層510上方。例如可以通過外延生長或離子注入等方式，形成第一導電類型的半導體層530和第二導電類型的半導體層540。半導體層530在半導體層520上方而半導體層540則在半導體層530上方。例如利用離子注入，第一導電類型的半導體層530的P-型摻雜物可以是硼或BF2，第二導電類型的半導體層540的N-型摻雜物可以是磷、砷或銻，以上僅作為示例，並不作為侷限。
在第5B圖中，通過對半導體層540和半導體層530進行刻蝕以形成溝槽，輕微刻蝕到半導體層520中，溝槽貫穿半導體層530、540並且其底部略微延伸到半導體層520中。然後，用電介質(例如氧化物552)內襯溝槽，以將溝槽底部和側壁進行覆蓋。在氧化物沉積過程中，形成柵極氧化物552。然後，在溝槽中填充柵極電極材料(例如多晶矽)，形成柵極電極。還可選擇，在沉積柵極電極材料之後，通過離子注入，形成P-型半導體層530和N-型半導體層540，例如在溝槽之間的半導體層520上方形成P-型半導體層530和N-型半導體層540。
如第5C圖所示，在N-型半導體層540上方形成P-型本體區560和源極區570(例如通過離子注入方式形成本體區和源極區)。在一些可選實施例中，在半導體基底的頂面上形成有發射極562，發射極562例如可以位於半導體基底的頂面之上的鈍化層或絕緣層上方，發射極562通過其設於鈍化層或絕緣層中的開口內的金屬部分而電接觸源極區570和P-型本體區560。此外還形成有一個柵極電極(圖中沒有表示出)，來電連接到溝槽柵極550。集電極(圖中沒有表示出)可以形成在半導體底層510的底面上。鑒於IGBT裝置的各電極的製備方式已經被本領域的技術人員所熟知，所以本發明沒有詳細對其予以贅述。
儘管以上是本發明的較佳實施例的完整說明，但是也有可能 使用各種可選、修正和等效方案。因此，本發明的範圍不應侷限於以上說明，而應由所附的申請專利範圍及其全部等效內容決定。本方法中所述步驟的順序並不用於侷限進行相關步驟的特定順序的要求。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下申請專利範圍第中，除非特別聲明，否則不定冠詞“一個”或“一種”都指下文內容中的一個或多個專案的數量。除非在指定的申請專利範圍中用“意思是”特別指出，否則所附的申請專利範圍應認為是包括意義及功能的限制。
200‧‧‧絕緣柵雙極電晶體(IGBT)裝置
210‧‧‧半導體基底/P型基底
220‧‧‧外延層
230‧‧‧P-型浮動本體區
240‧‧‧N+型的浮動本體區
250‧‧‧溝槽柵極
250-1、250-2‧‧‧柵極部分
252‧‧‧柵極氧化物
260‧‧‧P-型本體區
262‧‧‧發射極
265‧‧‧絕緣層
270‧‧‧源極區

Claims (16)

  1. 一種絕緣柵雙極電晶體(IGBT)裝置，其特徵在於，包括：一個基底，包括一個第一導電類型的半導體底層以及一個第二導電類型的半導體頂層；一個或多個溝槽柵極，每個溝槽柵極都形成在沉積在基底上方相應的溝槽中，其中在溝槽的每個邊上都有一個柵極絕緣物，並用多晶矽填充；一個第一導電類型的浮動本體區，沉積在兩個相鄰的溝槽柵極之間以及基底上方；一個第二導電類型的頂區，就在兩個相鄰的溝槽柵極之間以及浮動本體區上方，其中第二導電類型的頂區為重摻雜；以及一個第一導電類型的本體區，沉積在兩個相鄰的溝槽柵極之間以及頂區上方，其中第一導電類型的浮動本體區的摻雜濃度低於第一導電類型的本體區摻雜濃度。
  2. 如申請專利範圍第1項所述的IGBT裝置，其中，第一導電類型為P型，第二導電類型為N型。
  3. 如申請專利範圍第1項所述的IGBT裝置，其中，第一導電類型為N型，第二導電類型為P型。
  4. 如申請專利範圍第1項所述的IGBT裝置，其中，溝槽柵極的底部觸及半導體頂層。
  5. 如申請專利範圍第1項所述的IGBT裝置，其中，一個或多個溝槽柵極垂直延伸的深度為5至10微米，間距為3至15微米。
  6. 如申請專利範圍第1項所述的IGBT裝置，其中，任意兩相鄰溝槽之間的間距和溝槽深度比為0.5至3。
  7. 如申請專利範圍第1項所述的IGBT裝置，其中，第一導電類型的浮動本體區的摻雜濃度為1e16cm-3。
  8. 如申請專利範圍第1項所述的IGBT裝置，其中，第二導電類型的頂區摻雜濃度在5e16cm-3至5e17cm-3範圍內。
  9. 如申請專利範圍第1項所述的IGBT裝置，其中，第一導電類型的本體區的摻雜濃度在1e17cm-3至1e18cm-3範圍內。
  10. 如申請專利範圍第1項所述的IGBT裝置，其中，浮動本體區底部的深度接近於溝槽中多晶矽的底部，但在多晶矽底部之上。
  11. 如申請專利範圍第1項所述的IGBT裝置，其中，第一導電類型的浮動本體區的厚度為1微米或以上。
  12. 如申請專利範圍第1項所述的IGBT裝置，其中，還包括一個沉積在半導體基底上方的平面柵極，其中當IGBT裝置接通及/或斷開時，平面柵極起控制作用。
  13. 如申請專利範圍第12項所述的IGBT裝置，其中，至少一個溝槽柵極在其頂部延伸，以連接到平面柵極。
  14. 如申請專利範圍第1項所述的IGBT裝置，其中，還包括一個第二導電類型的源極區，沉積在第一導電類型的本體區上方，其中源極區為重摻雜，摻雜濃度範圍為1e20cm-3以上。
  15. 如申請專利範圍第14項所述的IGBT裝置，其中，還包括一個第二導電類型的輕摻雜源極區，沉積在重摻雜的源極區和一平面柵極之間。
  16. 一種用於製備IGBT裝置的方法，其特徵在於，包括：製備一基底，包括第一導電類型的半導體底層和第二導電類型的半導體頂層，半導體頂層位於半導體底層上方；為溝槽柵極製備一個或多個溝槽，其中在每個溝槽的邊上都有一個柵極絕緣物，並用多晶矽填充，其中溝槽垂直延伸到半導體頂層中；在兩個相鄰的溝槽之間以及基底上方，製備一個第一導電類型的浮動本體區，其中浮動本體區底部的深度接近於溝槽中多晶矽的底部，但是在多晶矽底部上方；在浮動本體區上方製備一個第二導電類型的頂區，第二導電類型的頂區為重摻雜；並且在頂區上方製備一個第一導電類型的本體區，第一導電類型的浮動本體區的摻雜濃度低於第一導電類型的本體區摻雜濃度。
TW103138650A 2013-11-18 2014-11-07 電荷庫igbt頂端結構及製備方法 TWI536559B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/082,582 US9123770B2 (en) 2013-11-18 2013-11-18 Charge reservoir IGBT top structure

Publications (2)

Publication Number Publication Date
TW201535713A TW201535713A (zh) 2015-09-16
TWI536559B true TWI536559B (zh) 2016-06-01

Family

ID=53172392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138650A TWI536559B (zh) 2013-11-18 2014-11-07 電荷庫igbt頂端結構及製備方法

Country Status (3)

Country Link
US (2) US9123770B2 (zh)
CN (1) CN104659088A (zh)
TW (1) TWI536559B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293559B2 (en) 2013-07-31 2016-03-22 Alpha And Omega Semiconductor Incorporated Dual trench-gate IGBT structure
US9123770B2 (en) 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
CN108682688B (zh) * 2018-02-13 2020-11-10 株洲中车时代半导体有限公司 一种具有三维沟道的复合栅igbt芯片
CN117219663B (zh) * 2023-08-31 2024-04-05 海信家电集团股份有限公司 半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9921068D0 (en) 1999-09-08 1999-11-10 Univ Montfort Bipolar mosfet device
GB0326030D0 (en) 2003-11-06 2003-12-10 Koninkl Philips Electronics Nv Insulated gate field effect transistor
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
DE102006024504B4 (de) 2006-05-23 2010-09-02 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
US7884390B2 (en) 2007-10-02 2011-02-08 Fairchild Semiconductor Corporation Structure and method of forming a topside contact to a backside terminal of a semiconductor device
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
US8441046B2 (en) 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US8698196B2 (en) 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage
US8575685B2 (en) 2011-08-25 2013-11-05 Alpha And Omega Semiconductor Incorporated Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
RU2571175C2 (ru) * 2011-09-28 2015-12-20 Тойота Дзидося Кабусики Кайся Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления
US8766325B2 (en) * 2011-10-17 2014-07-01 Rohm Co., Ltd. Semiconductor device
US9245985B2 (en) * 2012-03-28 2016-01-26 Infineon Technologies Americas Corp. IGBT with buried emitter electrode
US9293559B2 (en) 2013-07-31 2016-03-22 Alpha And Omega Semiconductor Incorporated Dual trench-gate IGBT structure
US9123770B2 (en) 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure

Also Published As

Publication number Publication date
US9123770B2 (en) 2015-09-01
US20150137175A1 (en) 2015-05-21
CN104659088A (zh) 2015-05-27
TW201535713A (zh) 2015-09-16
US20150357450A1 (en) 2015-12-10
US9502547B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US9023692B2 (en) Semiconductor device and semiconductor device manufacturing method
TWI528552B (zh) 絕緣閘雙極電晶體元件及其製備方法
US9105680B2 (en) Insulated gate bipolar transistor
WO2019154219A1 (zh) Igbt功率器件及其制造方法
US9178049B2 (en) MOS type semiconductor device
JP2002353456A (ja) 半導体装置及びその製造方法
TWI536559B (zh) 電荷庫igbt頂端結構及製備方法
CN110914996A (zh) 半导体器件
US9806152B2 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
CN112201690A (zh) Mosfet晶体管
JP2012089824A (ja) 半導体素子およびその製造方法
JP6869791B2 (ja) 半導体スイッチング素子及びその製造方法
US20240063267A1 (en) Semiconductor device and method for producing same
US20220352315A1 (en) Semiconductor device and method for producing same
JP5838176B2 (ja) 半導体装置
CN104078494B (zh) 功率半导体设备及其制作方法
CN108305893B (zh) 半导体装置
JP2014075483A (ja) 半導体装置及び半導体装置の製造方法
US20220320323A1 (en) Reverse conducting igbt with controlled anode injection
CN113871455B (zh) 半导体结构及其形成方法
WO2022205556A1 (zh) 绝缘栅双极型晶体管装置及其制备方法
JPH0846192A (ja) 半導体装置
JP2021082839A (ja) 半導体スイッチング素子及びその製造方法