CN117219663B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117219663B CN117219663B CN202311119075.7A CN202311119075A CN117219663B CN 117219663 B CN117219663 B CN 117219663B CN 202311119075 A CN202311119075 A CN 202311119075A CN 117219663 B CN117219663 B CN 117219663B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- conductive type
- drift layer
- doping concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 230000010355 oscillation Effects 0.000 abstract description 11
- 239000000969 carrier Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体装置,半导体装置包括:第一导电类型的漂移层;第二导电类型的体层,第二导电类型的体层设置于第一导电类型的漂移层的一侧;第一导电类型的场截止层,第一导电类型的场截止层设置于第一导电类型的漂移层的另一侧;第一导电类型的浮置层,第一导电类型的浮置层设置于第一导电类型的漂移层内。由此,通过在第一导电类型的漂移层内设置第一导电类型的浮置层,可以在减小漂移层厚度,以降低半导体装置的正向导通压降的前提下,可以有效抑制电压尖峰,以及可以防止电压和电流的振荡,可以提升半导体装置的电路稳定性和可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种半导体装置。
背景技术
随着科技的发展,半导体装置的应用越来越广泛,而更低的功率损耗也成为半导体装置的设计目标。为了降低功率损耗,要求半导体装置具有低的开关损耗和正向导通压降。
在相关技术中,多通过同时减小衬底电阻率和芯片厚度,在保证反向耐压的基础上减小正向导通压降。但是,这样在半导体装置关断过程中,较小的电阻率和厚度会导致耗尽层展宽速度过快,在关断末期的小电流情况下,反向耐压接进母线电压,耗尽线已进入存储载流子很少的场截止层,此时可能导致电流减小速度突然增大,从而通过回路寄生电感产生高电压、电流尖峰和振荡,会降低电路的稳定性和可靠性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明的一个目的在于提出一种半导体装置,该半导体装置的电路稳定性和可靠性更高。
根据本发明实施例的半导体装置,包括:第一导电类型的漂移层;第二导电类型的体层,所述第二导电类型的体层设置于所述第一导电类型的漂移层的一侧;第一导电类型的场截止层,所述第一导电类型的场截止层设置于所述第一导电类型的漂移层的另一侧;第一导电类型的浮置层,所述第一导电类型的浮置层设置于所述第一导电类型的漂移层内。
由此,通过在第一导电类型的漂移层内设置第一导电类型的浮置层,可以在减小漂移层厚度,以降低半导体装置的正向导通压降的前提下,可以有效抑制电压尖峰,以及可以防止电压和电流的振荡,可以提升半导体装置的电路稳定性和可靠性。
在本发明的一些示例中,所述第一导电类型的浮置层的掺杂浓度大于所述第一导电类型的漂移层的掺杂浓度。
在本发明的一些示例中,所述第一导电类型的浮置层的掺杂浓度小于所述第一导电类型的场截止层的掺杂浓度。
在本发明的一些示例中,所述第一导电类型的漂移层的掺杂浓度为α,α满足关系式:1.3×1014cm-3≤α≤2×1014cm-3。
在本发明的一些示例中,所述第一导电类型的浮置层与所述第一导电类型的场截止层相互间隔设置。
在本发明的一些示例中,所述第一导电类型的漂移层对应所述第一导电类型的浮置层和所述第一导电类型的场截止层之间的部分为第一子漂移层,所述第一子漂移层邻近所述第一导电类型的浮置层一侧的掺杂浓度为α,在从所述第一导电类型的浮置层到所述第一导电类型的场截止层的方向上,所述第一子漂移层的掺杂浓度逐渐增大。
在本发明的一些示例中,所述第一子漂移层邻近所述第一导电类型的场截止层一侧的掺杂浓度小于所述第一导电类型的场截止层的掺杂浓度。
在本发明的一些示例中,所述第一导电类型的浮置层与所述第二导电类型的体层间隔设置,所述第一导电类型的漂移层对应所述第一导电类型的浮置层和所述第二导电类型的体层之间的部分为第二子漂移层,所述第二子漂移层的掺杂浓度为α。
在本发明的一些示例中,所述第一导电类型的浮置层与所述第二导电类型的体层之间的距离为L1,所述第一导电类型的浮置层与所述第一导电类型的场截止层之间的距离为L2,L1和L2满足关系式:L1>L2。
在本发明的一些示例中,所述第一导电类型的漂移层的厚度为D1,所述第一导电类型的浮置层的厚度为D2,D1和D2满足关系式:0.1≤D2/D1≤0.2。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明实施例的半导体装置的截面图;
图2是根据现有技术的半导体装置的电压、电流关断末期的波形图;
图3是根据本发明实施例的半导体装置电压、电流关断末期的波形图;
图4是根据本发明实施例的半导体装置与现有技术的半导体装置的纵向电场强度的分布对比图;
图5是根据本发明另一实施例的半导体装置与现有技术的半导体装置的纵向掺杂浓度的分布对比图;
图6是根据本发明另一实施例的半导体装置与现有技术的半导体装置的纵向电场强度的分布对比图。
附图标记:
100、半导体装置;
11、体层;
12、场截止层;
13、漂移层;131、第一子漂移层;132、第二子漂移层;
14、浮置层;
20、发射层;30、发射极金属层;40、集电极层;50、集电极金属层;
60、栅极;61、绝缘层;62、沟槽部。
具体实施方式
下面详细描述本发明的实施例,参考附图描述的实施例是示例性的,下面详细描述本发明的实施例。
下面参考图1-图6描述根据本发明实施例的半导体装置100。该半导体装置100例如是IGBT(绝缘栅型双极晶体管Insulated Gate Bipolar Transistor)。在以下的说明中,N及P表示半导体的导电类型,在本发明中,以第一导电类型设为N型、第二导电类型设为P型而进行说明。
结合图1所示,根据本发明的半导体装置100可以主要包括:第一导电类型的漂移层13、第二导电类型的体层11和第一导电类型的场截止层12。
具体地,第二导电类型的体层11设置于第一导电类型的漂移层13的一侧,第一导电类型的场截止层12设置于第一导电类型的漂移层13的另一侧,以及,体层11之上还设置有第一导电类型的发射层20,场截止层12之下还设置有第二导电类型的集电极层40。
进一步地,半导体装置100设置有沟槽部62,沟槽部62将发射层20和体层11贯穿而达到漂移层13,并且可以在沟槽部62沉积绝缘层61和多晶硅,栅极60可以形成于沟槽部62,以及,在发射层20之上设置发射极金属层30,在集电极层40之下设置集电极金属层50,从而可以形成半导体装置100的基本结构,保证半导体装置100的正常工作。
结合图1-图6所示,半导体装置100还可以包括第一导电类型的浮置层14,第一导电类型的浮置层14设置于第一导电类型的漂移层13内。
具体地,为降低半导体装置100的导通压降,可以缩小漂移层13厚度,但是漂移层13厚度薄,耗尽层会更容易进入场截止层12,在关断末期的小电流情况下,集电极-发射极两端反向耐压接近母线电压,耗尽层已进入存储载流子很少的场截止层12,场截止层12内没有足够载流子来维持电流,此时可能导致电流减小速度突然增大,从而通过回路寄生电感产生高电压尖峰和振荡,会降低电路的稳定性和可靠性。
通过设置与漂移层13的导电类型相同的浮置层14,将浮置层14设置于漂移层13内,在半导体装置100关断时,浮置层14可以对耗尽层的展宽起到阻碍作用,从而保证关断末期,可以防止耗尽层进入场截止层12,使漂移层13内可以存储足量的载流子来维持电流,保证不会出现电流迅速减小,如此,在减小漂移层13厚度,以降低半导体装置100的正向导通压降的前提下,可以有效抑制集电极到发射极的电压(VCE)尖峰,以及可以防止集电极到发射极的电压和集电极电流(IC)的振荡,可以提升半导体装置100的电路稳定性和可靠性。
由此,通过在第一导电类型的漂移层13内设置第一导电类型的浮置层14,在减小漂移层13厚度,以降低半导体装置100的正向导通压降的前提下,可以有效抑制电压尖峰,以及可以防止电压和电流的振荡,从而可以提升半导体装置100的电路稳定性和可靠性。
结合图4-图6所示,第一导电类型的浮置层14的掺杂浓度大于第一导电类型的漂移层13的掺杂浓度。具体地,掺杂浓度与电场梯度呈正相关,通过将浮置层14的浓度设置地大于漂移层13的掺杂浓度,这样可以使浮置层14内的电场梯度大于漂移层13内的电场梯度,从而可以在半导体装置100关断时,使浮置层14可以对耗尽线的展宽起到阻碍作用,缩窄耗尽层,从而保证关断末期,漂移层13内可以存储足量的载流子来维持电流,保证不会出现电流迅速减小,有效抑制电压尖峰,避免电压和电流振荡。
进一步地,第一导电类型的浮置层14的掺杂浓度小于第一导电类型的场截止层12的掺杂浓度。具体地,通过将浮置层14的掺杂浓度设置地小于场截止层12的掺杂浓度,这样可以防止浮置层14的掺杂浓度过高,导致半导体装置100在关断时直接在浮置层14内截止,引起电流减小速度突变,从而可以保证半导体装置100的正常工作,保证半导体装置100的电路稳定性和可靠性。
结合图1所示,第一导电类型的浮置层14与第一导电类型的场截止层12间隔设置。具体地,通过将浮置层14与场截止层12间隔设置,这样在半导体装置100关断过程中,浮置层14和场截止层12之间的漂移层13内可以存储载流子,从而可以保证载流子的数量,可以维持电流,避免电流迅速减小,进而可以抑制电压尖峰,以及避免电压和电流振荡,可以提升半导体装置100的电路稳定性和可靠性。
进一步地,结合图1所示,第一导电类型的浮置层14与第二导电类型的体层11间隔设置。具体地,通过将浮置层14与体层11间隔设置,这样可以防止浮置层14与体层11距离太近甚至相连接,导致半导体装置100的反向耐压能力降低,从而可以保证半导体装置100的反向耐压能力,可以提升半导体装置100的结构可靠性。
结合图1所示,第一导电类型的浮置层14与第二导电类型的体层11之间的距离为L1,第一导电类型的浮置层14与第一导电类型的场截止层12之间的距离为L2,L1和L2满足关系式:L1>L2。
具体地,通过将浮置层14与体层11之间的距离设置地大于浮置层14与场截止层12之间的距离,这样可以使浮置层14在漂移层13中的设置位置更加合理,不仅可以避免反向耐压能力的降低,而且可以保证浮置层14和场截止层12之间的载流子的数量,从而可以实现半导体装置100在反向耐压能力与防电压和电流振荡之间的平衡,可以提升半导体装置100的电路稳定性和可靠性。进一步地,可以使浮置层14与体层11之间的距离远大于浮置层14与场截止层12之间的距离,从而进一步地提升半导体装置100的工作性能。
第一导电类型的漂移层13的掺杂浓度为α,α满足关系式:1.3×1014cm-3≤α≤2×1014cm-3。具体地,掺杂浓度影响反向耐压能力,具体而言,低掺杂浓度有利于提升耐压能力,通过将漂移层13的掺杂浓度设置在合理范围内,不仅可以避免漂移层13的掺杂浓度过低,导致漂移层13内载流子数量过低,降低半导体装置100的工作性能,而且可以避免漂移层13的掺杂浓度过高,导致漂移层13的耐压能力较低,从而可以实现与反向耐压更好的折中,提升半导体装置100的可靠性。
需要说明的是,可以使本发明的漂移层13的掺杂浓度设置地与现有技术中的漂移层的掺杂浓度相同,即:本发明的半导体装置100相较于现有技术中的半导体装置,仅仅在漂移层13内增设浮置层14,其余均保持相同,也可以使本发明的漂移层13的掺杂浓度设置地与现有技术中的漂移层的掺杂浓度不同,即:本发明的半导体装置100相较于现有技术中的半导体装置,不仅在漂移层13内增设浮置层14,而且对漂移层13的掺杂浓度进行设计。
在本发明的一些实施例中,结合图4所示,第一导电类型的漂移层13各位置处的掺杂浓度均匀一致,并且位于1.3×1014cm-3和2×1014cm-3之间,这样在缩窄耗尽层,提高半导体装置100的电路稳定性和可靠性的前提下,可以使漂移层13乃至半导体装置100的结构更加简单,可以降低半导体装置100的生产难度。
在本发明的另一些实施例中,结合图1、图5和图6所示,第一导电类型的漂移层13对应第一导电类型的浮置层14和第一导电类型的场截止层12之间的部分为第一子漂移层131,第一子漂移层131邻近浮置层14一侧的掺杂浓度为α,在从浮置层14到场截止层12的方向上,第一子漂移层131的掺杂浓度逐渐增大。
具体地,第一子漂移层131邻近浮置层14一侧的掺杂浓度设置于1.3×1014cm-3和2×1014cm-3之间,通过在从浮置层14到场截止层12的方向上,即:纵向上,使第一子漂移层131的掺杂浓度逐渐增大,这样可以使第一子漂移层131内的电阻率逐渐减小,从而不仅可以保证第一子漂移层131中具有足够的载流子,而且可以降低导通压降。
进一步地,第一子漂移层131邻近第一导电类型的场截止层12一侧的掺杂浓度小于第一导电类型的场截止层12的掺杂浓度。具体地,在从浮置层14到场截止层12的方向上,第一子漂移层131的掺杂浓度逐渐增大,通过对第一子漂移层131的最大掺杂浓度进行设计,将第一子漂移层131邻近场截止层12一侧的掺杂浓度设置地小于场截止层12的掺杂浓度,这样可以避免第一子漂移层131的电阻率过小,导致耗尽层在第一子漂移层131内的展宽速度速度过快,从而可以更加有效可靠地防止耗尽层进入场截止层12,抑制电压尖峰,避免电压和电流振荡。
结合图1、图5和图6所示,第一导电类型的漂移层13对应第一导电类型的浮置层14和第二导电类型的体层11之间的部分为第二子漂移层132,第二子漂移层132的掺杂浓度为α。
具体地,通过使第二子漂移层132各位置处的掺杂浓度均匀一致,并对应设置在1.3×1014cm-3和2×1014cm-3之间,其中,可以将第二子漂移层132的掺杂浓度设置地稍低,从而可以更好地阻碍耗尽层展宽,保证浮置层14与场截止层12之间的漂移层13剩余更多载流子,提升半导体装置100的结构可靠性。
结合图1所示,第一导电类型的漂移层13的厚度为D1,第一导电类型的浮置层14的厚度为D2,D1和D2满足关系式:0.1≤D2/D1≤0.2。
具体地,通过将浮置层14的厚度与漂移层13的厚度之间的比值设置在合理范围内,可以控制浮置层14在漂移层13的占比,这样不仅可以防止浮置层14在漂移层13的占比过小,导致浮置层14对耗尽层展宽的阻碍作用过小,而且可以防止浮置层14在漂移层13的占比过大,导致耗尽层的展宽速度过快,从而可以更加可靠地缩窄耗尽层,避免耗尽层进入场截止层12,有效抑制电压尖峰,防止电压和电流振荡。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (9)
1.一种半导体装置,其特征在于,包括:
第一导电类型的漂移层;
第二导电类型的体层,所述第二导电类型的体层设置于所述第一导电类型的漂移层的一侧;
第一导电类型的场截止层,所述第一导电类型的场截止层设置于所述第一导电类型的漂移层的另一侧;
第一导电类型的浮置层,所述第一导电类型的浮置层设置于所述第一导电类型的漂移层内,所述第一导电类型的浮置层的掺杂浓度小于所述第一导电类型的场截止层的掺杂浓度。
2.根据权利要求1所述的半导体装置,其特征在于,所述第一导电类型的浮置层的掺杂浓度大于所述第一导电类型的漂移层的掺杂浓度。
3.根据权利要求2所述的半导体装置,其特征在于,所述第一导电类型的漂移层的掺杂浓度为α,α满足关系式:1.3×1014cm-3≤α≤2×1014cm-3。
4.根据权利要求3所述的半导体装置,其特征在于,所述第一导电类型的浮置层与所述第一导电类型的场截止层相互间隔设置。
5.根据权利要求4所述的半导体装置,其特征在于,所述第一导电类型的漂移层对应所述第一导电类型的浮置层和所述第一导电类型的场截止层之间的部分为第一子漂移层,所述第一子漂移层邻近所述第一导电类型的浮置层一侧的掺杂浓度为α,在从所述第一导电类型的浮置层到所述第一导电类型的场截止层的方向上,所述第一子漂移层的掺杂浓度逐渐增大。
6.根据权利要求5所述的半导体装置,其特征在于,所述第一子漂移层邻近所述第一导电类型的场截止层一侧的掺杂浓度小于所述第一导电类型的场截止层的掺杂浓度。
7.根据权利要求4所述的半导体装置,其特征在于,所述第一导电类型的浮置层与所述第二导电类型的体层间隔设置,所述第一导电类型的漂移层对应所述第一导电类型的浮置层和所述第二导电类型的体层之间的部分为第二子漂移层,所述第二子漂移层的掺杂浓度为α。
8.根据权利要求7所述的半导体装置,其特征在于,所述第一导电类型的浮置层与所述第二导电类型的体层之间的距离为L1,所述第一导电类型的浮置层与所述第一导电类型的场截止层之间的距离为L2,L1和L2满足关系式:L1>L2。
9.根据权利要求1所述的半导体装置,其特征在于,所述第一导电类型的漂移层的厚度为D1,所述第一导电类型的浮置层的厚度为D2,D1和D2满足关系式:0.1≤D2/D1≤0.2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311119075.7A CN117219663B (zh) | 2023-08-31 | 2023-08-31 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311119075.7A CN117219663B (zh) | 2023-08-31 | 2023-08-31 | 半导体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117219663A CN117219663A (zh) | 2023-12-12 |
CN117219663B true CN117219663B (zh) | 2024-04-05 |
Family
ID=89041732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311119075.7A Active CN117219663B (zh) | 2023-08-31 | 2023-08-31 | 半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117219663B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103597602A (zh) * | 2011-04-06 | 2014-02-19 | Abb技术有限公司 | 双极穿通半导体器件和制造这种半导体器件的方法 |
KR101437275B1 (ko) * | 2013-03-25 | 2014-10-27 | 고려대학교 산학협력단 | 다수의 fli 구조를 갖는 반도체 소자 |
CN105097905A (zh) * | 2014-05-15 | 2015-11-25 | 英飞凌科技股份有限公司 | 绝缘栅双极晶体管 |
CN107731894A (zh) * | 2017-09-02 | 2018-02-23 | 西安交通大学 | 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法 |
CN113644123A (zh) * | 2021-06-28 | 2021-11-12 | 华为技术有限公司 | 半导体器件及相关芯片和制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10181513B2 (en) * | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
US9123770B2 (en) * | 2013-11-18 | 2015-09-01 | Alpha And Omega Semiconductor Incorporated | Charge reservoir IGBT top structure |
JP6332446B2 (ja) * | 2014-06-12 | 2018-05-30 | 富士電機株式会社 | 半導体装置 |
-
2023
- 2023-08-31 CN CN202311119075.7A patent/CN117219663B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103597602A (zh) * | 2011-04-06 | 2014-02-19 | Abb技术有限公司 | 双极穿通半导体器件和制造这种半导体器件的方法 |
KR101437275B1 (ko) * | 2013-03-25 | 2014-10-27 | 고려대학교 산학협력단 | 다수의 fli 구조를 갖는 반도체 소자 |
CN105097905A (zh) * | 2014-05-15 | 2015-11-25 | 英飞凌科技股份有限公司 | 绝缘栅双极晶体管 |
CN107731894A (zh) * | 2017-09-02 | 2018-02-23 | 西安交通大学 | 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法 |
CN113644123A (zh) * | 2021-06-28 | 2021-11-12 | 华为技术有限公司 | 半导体器件及相关芯片和制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117219663A (zh) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7615846B2 (en) | Semiconductor device | |
JP4895918B2 (ja) | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 | |
US6696705B1 (en) | Power semiconductor component having a mesa edge termination | |
US9214535B2 (en) | Semiconductor device | |
CN110797403B (zh) | 一种rc-igbt半导体装置 | |
US6580108B1 (en) | Insulated gate bipolar transistor decreasing the gate resistance | |
US8564097B2 (en) | Reverse conducting IGBT | |
JP2008186921A (ja) | 半導体装置 | |
US6462378B1 (en) | Power MOSFET with decreased body resistance under source region | |
CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
KR20130098831A (ko) | 반도체 장치 | |
CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
CN114784108B (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
US20090146177A1 (en) | Variable threshold trench igbt with offset emitter contacts | |
CN114784107B (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
US8907374B2 (en) | Insulated gate bipolar transistor | |
US20220376094A1 (en) | Insulated gate bipolar transistor | |
CN117219663B (zh) | 半导体装置 | |
US11984473B2 (en) | Semiconductor device | |
CN115621303A (zh) | 一种集成辅助耗尽栅的低功耗rc-igbt器件 | |
CN117650165B (zh) | 半导体装置 | |
CN114864573B (zh) | Igbt器件 | |
CN112825328B (zh) | 半导体装置 | |
US20220190147A1 (en) | Power semiconductor device and power semiconductor chip | |
US9356116B2 (en) | Power semiconductor device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |