CN115621303A - 一种集成辅助耗尽栅的低功耗rc-igbt器件 - Google Patents
一种集成辅助耗尽栅的低功耗rc-igbt器件 Download PDFInfo
- Publication number
- CN115621303A CN115621303A CN202211392381.3A CN202211392381A CN115621303A CN 115621303 A CN115621303 A CN 115621303A CN 202211392381 A CN202211392381 A CN 202211392381A CN 115621303 A CN115621303 A CN 115621303A
- Authority
- CN
- China
- Prior art keywords
- region
- anode
- gate
- cathode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 8
- 230000000779 depleting effect Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 18
- 238000009826 distribution Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种集成辅助耗尽栅的低功耗RC‑IGBT器件，属于半导体技术领域。该器件集成的辅助耗尽栅由栅极氧化层、多晶硅栅极组成，其特点在于辅助耗尽栅与主栅短接在一起，对其施加电压可以耗尽漂移区P柱形成自适应的电阻。本发明的突出优势主要有两点。第一，正向导通功耗降相比于传统SJ‑IGBT器件低了21％。第二，关断损耗相比传统RC‑IGBT器件降低了53％，大幅改善了器件的关断损耗与通态压降之间的折中关系。
Description
技术领域
本发明属于半导体技术领域，涉及一种集成辅助耗尽栅的低功耗RC-IGBT器件。
背景技术
IGBT(Lateral Insulated Gate Bipolar Transistor，绝缘栅双极性晶体管)是一种MOSFET和BJT管相结合的双极性半导体功率器件，具有输入阻抗高、导通压降低、驱动电路简单、驱动功耗低和工作频率高等优点，被广泛应用于通信技术、新能源设备和各类消费电子领域，是电子电力系统的核心器件。
由于IGBT不具备反向导通能力，因此在实际使用中通常都需要在IGBT旁边并联一个反向的续流二极管以起到保护的作用。早期的IGBT与二极管都是单独封装独立使用，这导致两者的性能不匹配，且在焊接过程中容易引入寄生电感，从而导致IGBT的应用成本增加以及可靠性降低。为了解决这一问题，人们尝试将IGBT与二极管封装到一起，虽然降低各寄生参数但仍然没有实现工艺集成。同时为了进一步提高器件的集成度，降低制造成本，人们开始尝试将起保护作用的续流二极管集成在IGBT的内部，形成了RC-IGBT(Reverse-Conducting Insulated Gate Bipolar Transistor，逆导型绝缘栅双极型晶体管)。RC-IGBT的出现显著简化了电子电子电路的拓扑结构，降低寄生参数缩小了芯片面积，但也存在一些不可忽视的缺点。
传统RC-IGBT以SA-IGBT为例，SA-IGBT(Short-Anode-IGBT，阳极短路绝缘栅双极型晶体管)的阳极N+区与P+区被阳极电极短接在一起，在器件体内引入了寄生的二极管，拥有反向导通的能力。在器件关断过程中阳极N+区能够直接抽取漂移区内的电子，提高器件的开关速度，降低器件的关断损耗。然而由于阳极N+区的引入，降低了导通状态下空穴的注入效率，从而导致导通压降增大，更严重的是存在Snapback电压回折现象。在导通电流较小的情况下，NMOS注入的电子直接从阳极N+区流出，P+/N-buffer结未导通，器件处于单极型模式，导通电阻较高；随着导通电流的逐渐增大，电子流过P+区下方N-buffer区产生的压降逐渐增大，当压降大于P+/N-buffer结的内建电势后，P+区开始向漂移区注入空穴发生电导调制效应，器件进入双极型模式，电阻大幅降低，造成Snapback现象。这会在电路系统中引入电磁振荡，影响系统的稳定性。总之，如何在有效降低IGBT功耗的情况下不对其他性能造成影响，这是亟待解决的。
发明内容
有鉴于此，本发明的目的在于提供一种集成辅助耗尽栅的低功耗RC-IGBT器件，在传统RC-IGBT器件的基础上引入P柱、辅助耗尽栅以及阳极氧化隔离槽。由主栅提供电子的导电沟道，辅助耗尽栅提供自适应的电阻。P柱与阳极N-collector形成反并联的二极管，提供反向导通能力；辅助耗尽栅在正向导通时能够降低通态压降，关断时降低关断损耗；阳极氧化隔离槽消除了传统RC-IGBT中出现的Snapback现象。
为达到上述目的，本发明提供如下技术方案：
一种集成辅助耗尽栅的低功耗RC-IGBT器件，包括阴极P+区1、阴极N+区2、阴极P-base区3、漂移区4、阳极N-buffer区5、阳极P-collector区6、栅极氧化层7、多晶硅栅极8、主栅9、场氧化层14、发射极金属电极15、集电极金属电极16，其特征在于，该器件还包括辅助耗尽栅10、P柱11、阳极介质隔离槽12、阳极N-collector13；
所述阴极P+区1与阴极N+区2相邻，它们共同位于阴极P-base区3的上方；所述阴极P-base区3的下方为漂移区4；所述栅极氧化层7与阴极P-base区3、漂移区4、P柱11相邻；所述多晶硅栅极8被栅极氧化层7完全包裹，它们共同组成主栅9；所述阳极P-collector区6位于阳极N-buffer区5下方，阳极N-buffer区5上方为漂移区4；
所述辅助耗尽栅10由栅极氧化层7、多晶硅栅极8组成；所述辅助耗尽栅10与主栅9相对，部分P柱11位于它两之间；
所述阳极N-collector13在P柱11的下方；所述阳极氧化隔离槽12位于阳极N-buffer区13与阳极P-collector区6之间；
发射极金属电极15与阴极P+区1、阴极N+区2、P柱11直接接触，位于它们的上方；发射极金属电极15右侧是场氧化层14；集电极金属电极16与阳极P-collector区6、阳极介质隔离槽12、阳极N-collector13直接接触，位于它们的下方。
可选的，所述主栅9与辅助耗尽栅10相连，其中主栅9提供电子的导电沟道，辅助耗尽栅10提供自适应的电阻。
可选的，多晶硅栅极8掺N型杂质能够辅助耗尽P柱区域。
可选的，所述辅助耗尽栅10在器件导通时耗尽P柱11形成自适应的电阻从而阻挡空穴，在器件关闭时辅助耗尽栅10不工作，自适应电阻消失，从而辅助抽取空穴。
可选的，所述辅助耗尽栅10在器件导通时增强发射极侧的电导调制效应从而降低通态压降，在器件关闭时降低关断损耗。
可选的，所述阳极氧化隔离槽12将阳极N-buffer区5与阳极P-collector区6同阳极N-collector13隔离开来。
可选的，所述栅极氧化层7的厚度根据需要调整。
本发明的有益效果在于：在传统RC-IGBT器件的基础上引入P柱、辅助耗尽栅以及阳极氧化隔离槽。P柱不仅能够提高漂移区的掺杂浓度、降低器件的导通压降，而且引入一个横向的电场峰值从而提高了整个器件的耐压能力。P柱还与阳极N-collector形成反并联的二极管，为器件提供反向导通能力。在正向导通时，随着栅极电压的升高，辅助耗尽栅空穴的排斥能力不断增强，阻挡沿着P柱流过辅助耗尽栅的空穴，从而增大了栅极侧空穴的浓度，降低了导通压降。P柱和阳极氧化隔离槽将N-collector完全包裹住，大部分电子都被P-collector收集，从而不会出现Snapback现象。在关断时，栅极电压不断降低，辅助耗尽栅对空穴的排斥作用不断减小形成一个低阻区域，为漂移区空穴的抽取提供了一个额外的通道，降低了器件的关断损耗。在反向导通时候，栅极处于关闭状态，寄生的二极管能够导通。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为本发明的新结构RC-IGBT器件的结构示意图；
图2为图1的等效电路图；
图3(a)为传统RC-IGBT器件的结构示意图；(b)为SJ-IGBT器件的结构示意图；
图4(a)为本发明、传统RC-IGBT器件与SJ-IGBT器件在漂移区长度LD为115μm时的阻断特性对比图；(b)为它们在雪崩击穿状态下的电场强度分布图；
图5为本发明、传统RC-IGBT器件与SJ-IGBT器件的正向导通特性；
图6为本发明的辅助耗尽栅在不同栅压下的空穴浓度的分布图；
图7(a)为本发明在正向导通下辅助耗尽栅与P-base的空穴电流密度分布图；(b)为本发明在正向导通情况下整个器件的总电流密度示意图；
图8(a)为SJ-IGBT器件在正向导通时的电导调制效应的示意图；(b)为本发明在正向导通时电导调制效应的示意图；(c)为本发明与SJ-IGBT器件在正向导通时栅极附近的空穴浓度分布图；
图9为本发明、传统RC-IGBT器件与PIN二极管的反向导通特性图；
图10(a)为本发明、传统RC-IGBT器件与PIN二极管的反向恢复测试电路；(b)为它们的反向恢复特性曲线；
图11(a)为感性本发明、传统RC-IGBT器件与SJ-IGBT器件的感性负载测试电路；(b)为相同导通压降下的关断特性曲线图；
图12本发明提供的新结构RC-IGBT器件的主要工艺流程示意图；
附图标记：阴极P+区1、阴极N+区2、阴极P-base区3、漂移区4、阳极N-buffer区5、阳极P-collector区6、栅极氧化层7、多晶硅栅极8、主栅9、辅助耗尽栅10、P柱11、阳极介质隔离槽12、阳极N-collector13、场氧化层14、发射极金属电极15、集电极金属电极16。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
如图3(a)所示，传统的RC-IGBT器件主要由阴极P+区1、阴极N+区2、阴极P-base区3、漂移区4、阳极N-buffer区5、阳极P-collector区6、栅极氧化层7、多晶硅栅极8、阳极N-collector13组成；所述阴极P+区1与阴极N+区2相邻，它们共同位于阴极P-base区3的上方；所述阴极P-base区3的下方为漂移区4；所述栅极氧化层7与阴极P-base区3、漂移区4；所述多晶硅栅极8被栅极氧化层7完全包裹；所述阳极P-collector区6与阳极N-collector13相邻它们共同位于阳极N-buffer区5下方，阳极N-buffer区5上方为漂移区4。
如图3(b)所示，传统的SJ-IGBT器件主要由阴极P+区1、阴极N+区2、阴极P-base区3、漂移区4、阳极N-buffer区5、阳极P-collector区6、栅极氧化层7、多晶硅栅极8、P柱11；所述阴极P+区1与阴极N+区2相邻，它们共同位于阴极P-base区3的上方；所述阴极P-base区3的下方为漂移区4和P柱11；所述栅极氧化层7与阴极P-base区3、漂移区4；所述多晶硅栅极8被栅极氧化层7完全包裹；所述阳极P-collector区6位于阳极N-buffer区5下方，阳极N-buffer区5上方为漂移区4与P柱11；P柱与阴极P-base区3、漂移区4和阳极N-buffer区5相邻。
实施例：
如图1所示，在传统的RC-IGBT器件上进行改进，本实施例提供了一种集成辅助耗尽栅的低功耗RC-IGBT器件，包括阴极P+区1、阴极N+区2、阴极P-base区3、漂移区4、阳极N-buffer区5、阳极P-collector区6、栅极氧化层7、多晶硅栅极8、主栅9、场氧化层14、发射极金属电极15、集电极金属电极16，其特征在于，该器件还包括辅助耗尽栅10、P柱11、阳极介质隔离槽12、阳极N-collector13；
普通IGBT区域由阴极P+区1、阴极N+区2、阴极P-base区3、漂移区4、阳极N-buffer区5、阳极P-collector区6、主栅9、栅极氧化层7、多晶硅栅极8组成；所述阴极P+区1与阴极N+区2相邻，它们共同位于阴极P-base区3的上方；所述阴极P-base区3的下方为漂移区4；所述栅极氧化层7与阴极P-base区3、漂移区4、P柱11相邻；所述多晶硅栅极8被栅极氧化层7完全包裹，它们共同组成主栅9；所述阳极P-collector区6位于阳极N-buffer区5下方，阳极N-buffer区5上方为漂移区4；
辅助耗尽栅10由栅极氧化层7、多晶硅栅极8组成；所述辅助耗尽栅10与主栅9相对，部分P柱11位于它两之间；
二极管区由P柱11、阳极氧化隔离槽12、阳极N-collector13组成；所述阳极N-collector13在P柱11的下方；所述阳极氧化隔离槽12位于阳极N-buffer区13与阳极P-collector区6之间；
发射极金属电极15与阴极P+区1、阴极N+区2、P柱11直接接触，位于它们的上方；发射极金属电极15右侧是场氧化层14；集电极金属电极16与阳极P-collector区6、阳极介质隔离槽12、阳极N-collector13直接接触，位于它们的下方；
N型漂移区4的长度(X轴方向)为4μm，宽度(Y轴方向)为115μm，该区域的掺杂浓度为1×1015cm-3。阴极P+区1的长度为2μm，宽度为1μm，掺杂浓度为1×1019cm-3。阴极N+区2的长度为1μm，宽度为1μm，掺杂浓度为1×1019cm-3。阴极P-base区3的长度为3μm，宽度为3μm，掺杂浓度为1×1017cm-3。阳极P+区6的长度为4μm，宽度为1μm，掺杂浓度为1×1018cm-3。阳极N-buffer区5的长度为4μm，宽度为1μm，掺杂浓度为5×1016cm-3。栅极氧化层7的厚度为0.1μm。多晶硅栅极8的长度为0.8μm，宽度为3.8μm，掺杂浓度为1×1019cm-3。P柱11的长度为3μm，宽度为119μm，掺杂浓度为1.2×1015cm-3。阳极氧化隔离槽12的长度为1μm，宽度为2μm。阳极N-collector13的长度为2μm，宽度为1μm，掺杂浓度为1×1018cm-3。
在正向导通时，随着栅极电压的升高，辅助耗尽栅将与主栅相对的P柱被耗尽的越来越深，区域内的大部分载流子都被排斥，形成类似于本征半导体的高阻区。想要沿着P柱流过辅助耗尽栅的空穴大部分被排斥到栅极侧，从而增大了栅极侧空穴的浓度，降低了导通压降。阳极氧化隔离槽将阳极N-collector区和P柱与阳极N-buffer区分隔开，大部分电子都被P柱阻挡在漂移区内通过P-collector收集，从而有效抑制Snapback现象。在关断时，随着栅极电阻的降低，辅助耗尽栅不再排斥、阻挡空穴流过，漂移区的空穴的可以通过P柱这一低阻通道快速抽离，大大减小拖尾电流，降低了器件的关断损耗。在反向导通时候，辅助耗尽栅不工作，P柱区域低阻状态，寄生的二极管能够轻易导通。
采用SENTAURUS仿真软件，对所提出的实施例的IGBT器件如图1、图3所示的结构进行性能仿真分析，分析其机理，并进行电学仿真。在仿真过程中，实施例器件与传统器件的各个仿真参数均一致，载流子寿命为10μs，环境温度为300K。
图2所示的是实施例的RC-IGBT器件的等效电路图，其中，IGBT等效于NMOS控制的PNP晶体管。P柱与阳极N-collector等效为寄生的PIN二极管与辅助耗尽栅14串联在一起。
图4(a)为实施例和传统RC-IGBT、SJ-IGBT在漂移区长度(Y轴方向)为115μm时的雪崩击穿特性曲线特性对比图。实施例在漂移区浓度为1×1015cm-3时的击穿电压为1683V；SJ-IGBT在漂移区浓度为1×1015cm-3时的击穿电压为1716V；传统RC-IGBT在漂移区浓度为1×1014cm-3时的击穿电压为1049V；(b)为实施例和传统RC-IGBT、SJ-IGBT漂移区的电场强度分布图。
图5为实施例和传统RC-IGBT、SJ-IGBT在漂移区长度(X轴方向)为115μm，浓度为1×1015cm-3下的对比图，可以看到传统RC-IGBT存在Snapback现象，实施例的导通压降最小。
图6为实施例的辅助耗尽栅在不同栅压下的空穴浓度分布图，随着栅压加大，与主栅相对的P柱区域的空穴浓度也随之减小，自适应电阻随之增大。
图7(a)为实施例在正向导通下发射极侧的空穴电流密度分布图，其中P-base区域的空穴电流密度为210A/cm2，辅助耗尽栅的空穴电流密度为85A/cm2；(b)为实施例在正向导通电流密度为200A/cm2下器件内的总电流密度分布示意图，通过P-base区域流过的总电流密度为191A/cm2，通过P柱的总电流密度为9A/cm2。
图8中(a)为SJ-IGBT器件内载流子分布示意图，在其发射极侧空穴能够通过P柱-阴极P-base区-阴极P+区这一低阻通道直接流入发射极，从而减小了栅极附近的空穴，削弱了电导调制效应；(b)为实施例内载流子分布示意图，原本要通过P柱进入发射极的空穴被排斥到栅极附近，增大了栅极附近的空穴浓度，增强了电导调制效应；(c)为实施例与SJ-IGBT器件在栅极侧的空穴浓度分布图(切线为P-base下方0.5um处，导通电流为200A/cm2)，可以看到实施例的空穴浓度高于SJ-IGBT器件。
图9中为实施例、传统RC-IGBT器件与PIN二极管的反向导通特性图，可以看到实施例的反向导通性能优于传统RC-IGBT，低于PIN二极管。
图10(a)为实施例、传统RC-IGBT器件与PIN二极管的反向恢复测试电路；(b)为它们的反向恢复特性曲线图，实施例的反向回复峰值电流最低，而且软度因子更大，拥有更好的EMI与软关断性能。
图11(a)为实施例、传统RC-IGBT与SJ-IGBT器件在感性负载下的关断测试电路；(b)为它们各自的关断特性曲线。实施例基本不存在拖尾电流，关断损耗最低。
本发明提出的一种集成辅助耗尽栅的低功耗RC-IGBT器件，以示意图1为例，其主要工艺流程如图12所示。其主要工艺包括：离子注入、扩散、刻蚀、氧化、淀积、多晶填充和退火等工艺。最后，淀积金属电极形成阳极、栅极、阴极。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (7)
1.一种集成辅助耗尽栅的低功耗RC-IGBT器件，其特征在于：包括阴极P+区(1)、阴极N+区(2)、阴极P-base区(3)、漂移区(4)、阳极N-buffer区(5)、阳极P-collector区(6)、栅极氧化层(7)、多晶硅栅极(8)、主栅(9)、场氧化层(14)、发射极金属电极(15)、集电极金属电极(16)，其特征在于，该器件还包括辅助耗尽栅(10)、P柱(11)、阳极介质隔离槽(12)、阳极N-collector(13)；
所述阴极P+区(1)与阴极N+区(2)相邻，它们共同位于阴极P-base区(3)的上方；所述阴极P-base区(3)的下方为漂移区(4)；所述栅极氧化层(7)与阴极P-base区(3)、漂移区(4)、P柱(11)相邻；所述多晶硅栅极(8)被栅极氧化层(7)完全包裹，它们共同组成主栅(9)；所述阳极P-collector区(6)位于阳极N-buffer区(5)下方，阳极N-buffer区(5)上方为漂移区(4)；
所述辅助耗尽栅(10)由栅极氧化层(7)、多晶硅栅极(8)组成；所述辅助耗尽栅(10)与主栅(9)相对，部分P柱(11)位于它两之间；
所述阳极N-collector(13)在P柱(11)的下方；所述阳极氧化隔离槽(12)位于阳极N-buffer区(13)与阳极P-collector区(6)之间；
发射极金属电极(15)与阴极P+区(1)、阴极N+区(2)、P柱(11)直接接触，位于它们的上方；发射极金属电极(15)右侧是场氧化层(14)；集电极金属电极(16)与阳极P-collector区(6)、阳极介质隔离槽(12)、阳极N-collector(13)直接接触，位于它们的下方。
2.根据权利要求1所述的一种集成辅助耗尽栅的低功耗RC-IGBT器件，其特征在于：所述主栅(9)与辅助耗尽栅(10)相连，其中主栅(9)提供电子的导电沟道，辅助耗尽栅(10)提供自适应的电阻。
3.根据权利要求1所述的一种集成辅助耗尽栅的低功耗RC-IGBT器件，其特征在于：多晶硅栅极(8)掺N型杂质能够辅助耗尽P柱区域。
4.根据权利要求1所述的一种集成辅助耗尽栅的低功耗RC-IGBT器件，其特征在于：所述辅助耗尽栅(10)在器件导通时耗尽P柱(11)形成自适应的电阻从而阻挡空穴，在器件关闭时辅助耗尽栅(10)不工作，自适应电阻消失，从而辅助抽取空穴。
5.根据权利要求3所述的一种集成辅助耗尽栅的低功耗RC-IGBT器件，其特征在于：所述辅助耗尽栅(10)在器件导通时增强发射极侧的电导调制效应从而降低通态压降，在器件关闭时降低关断损耗。
6.根据权利要求1所述的一种集成辅助耗尽栅的低功耗RC-IGBT器件，其特征在于：所述阳极氧化隔离槽(12)将阳极N-buffer区(5)与阳极P-collector区(6)同阳极N-collector(13)隔离开来。
7.根据权利要求1所述的一种集成辅助耗尽栅的低功耗RC-IGBT器件，其特征在于：所述栅极氧化层(7)的厚度根据需要调整。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211392381.3A CN115621303A (zh) | 2022-11-08 | 2022-11-08 | 一种集成辅助耗尽栅的低功耗rc-igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211392381.3A CN115621303A (zh) | 2022-11-08 | 2022-11-08 | 一种集成辅助耗尽栅的低功耗rc-igbt器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115621303A true CN115621303A (zh) | 2023-01-17 |
Family
ID=84878991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211392381.3A Pending CN115621303A (zh) | 2022-11-08 | 2022-11-08 | 一种集成辅助耗尽栅的低功耗rc-igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115621303A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114784087A (zh) * | 2022-03-28 | 2022-07-22 | 重庆大学 | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 |
| CN117497603A (zh) * | 2023-12-29 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 一种具有低反向恢复电荷的ac-sj mos及制备方法 |
-
2022
- 2022-11-08 CN CN202211392381.3A patent/CN115621303A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114784087A (zh) * | 2022-03-28 | 2022-07-22 | 重庆大学 | 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管 |
| CN117497603A (zh) * | 2023-12-29 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 一种具有低反向恢复电荷的ac-sj mos及制备方法 |
| CN117497603B (zh) * | 2023-12-29 | 2024-05-28 | 深圳天狼芯半导体有限公司 | 一种具有低反向恢复电荷的ac-sj mos及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| US6054748A (en) | High voltage semiconductor power device | |
| US7498634B2 (en) | Semiconductor device having IGBT and diode | |
| CA2286699C (en) | Latch-up free power mos-bipolar transistor | |
| CN110797403B (zh) | 一种rc-igbt半导体装置 | |
| US8564097B2 (en) | Reverse conducting IGBT | |
| CN115621303A (zh) | 一种集成辅助耗尽栅的低功耗rc-igbt器件 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN109888007B (zh) | 具有二极管钳位载流子存储层的soi ligbt器件 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN115832039A (zh) | 一种逆导型igbt器件 | |
| US5587595A (en) | Lateral field-effect-controlled semiconductor device on insulating substrate | |
| CN111326576B (zh) | 一种具有纵向分离阳极的sa-ligbt器件 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN109686787B (zh) | 一种利用二极管钳位的具有载流子存储层的igbt器件 | |
| KR101052498B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN116454127A (zh) | 一种低关断损耗的soi ligbt | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| US20190333999A1 (en) | Semiconductor apparatus | |
| CN112510086B (zh) | 一种igbt器件及智能功率模块 | |
| CN113066862B (zh) | 一种集成mos自适应控制soi ligbt | |
| CN114864573B (zh) | Igbt器件 | |
| KR940008259B1 (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |