CN114864573B - Igbt器件 - Google Patents

Igbt器件 Download PDF

Info

Publication number
CN114864573B
CN114864573B CN202210308049.8A CN202210308049A CN114864573B CN 114864573 B CN114864573 B CN 114864573B CN 202210308049 A CN202210308049 A CN 202210308049A CN 114864573 B CN114864573 B CN 114864573B
Authority
CN
China
Prior art keywords
region
channel
gate
igbt
igbt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210308049.8A
Other languages
English (en)
Other versions
CN114864573A (zh
Inventor
吴小利
王海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Qingmao Microelectronics Technology Co ltd
Original Assignee
Shanghai Qingmao Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Qingmao Microelectronics Technology Co ltd filed Critical Shanghai Qingmao Microelectronics Technology Co ltd
Priority to CN202210308049.8A priority Critical patent/CN114864573B/zh
Publication of CN114864573A publication Critical patent/CN114864573A/zh
Application granted granted Critical
Publication of CN114864573B publication Critical patent/CN114864573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种IGBT器件，器件原胞包括IGBT原胞和可控硅原胞。IGBT原胞的第一沟道区的沟道电流具有第一方向；发射区和体区通过第一接触孔连接到发射极。可控硅原胞具有浮置的第二掺杂区，第二掺杂区和发射区之间通过第二沟道区的沟道电流连接，第二沟道区的沟道电流具有和第一方向具有夹角的第二方向；第二沟道区中包括掺杂浓度大于体区的第二体区，使得第二沟道区形成沟道电流的第二阈值电压大于第一沟道区形成沟道电流的第一阈值电压。第二掺杂区、体区、漂移区和集电区形成寄生可控硅，第二掺杂区和所述漂移区之间的体区具有第二厚度，使寄生可控硅在栅极电压大于第二阈值电压时能导通。本发明能使器件的饱和压降和关断能耗同时得到优化。

Description

IGBT器件
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种绝缘栅双极型晶体管(IGBT)器件。
背景技术
在特定的工艺条件下，IGBT器件的饱和压降(Vcesat)和关断能耗(Eoff)遵从一点的折中曲线，当电子电流较高或提高收集结浓度来提高空穴注入效率时，可以增加漂移区载流子浓度，而有效降低电阻，从而降低Vcesat。但是，增加的载流子浓度在关断过程中延长了输出电容的充放电，同时增加了关断电流的拖尾，这些都使得关断能耗不可避免的增加。而低漂移区浓度可以有效的降低能耗，但因为载流子浓度低器件具有很高的导通电阻。所以，IGBT的Vcesat和Eoff对漂移区的载流子浓度的要求是互相矛盾的，如果要改善Vcesat即降低Vcesat，则需要提高漂移区的载流子浓度，但是这会增加Eoff；而如果要降低Eoff，则需要降低漂移区的载流子浓度，但是这会增Vcesat。
发明内容
本发明所要解决的技术问题是提供一种IGBT器件，能降低器件导通时的饱和压降，同时能避免饱和压降降低对关断能耗的不利影响，能使器件的饱和压降和关断能耗同时得到优化。
本发明提供的IGBT器件的原胞包括IGBT原胞和可控硅原胞。
所述IGBT原胞包括：第一导电类型重掺杂的发射区、第二导电类型掺杂的体区、第一导电类型掺杂的漂移区、第二导电类型重掺杂的集电区和栅极结构；所述发射区形成于所述体区的选定区域的表面，所述栅极结构覆盖所述体区的选定区域表面并用于形成所述IGBT原胞的第一沟道区，所述第一沟道区的沟道电流具有第一方向；所述发射区和所述体区通过第一接触孔连接到由正面金属层组成的发射极。
所述可控硅原胞包括：第一导电类型重掺杂的第二掺杂区；所述第二掺杂区形成于所述体区的选定区域中；所述第二掺杂区呈浮置结构；所述发射区和所述第二掺杂区之间的所述体区的选定区域中形成有第二体区，所述栅极结构还覆盖所述发射区和所述第二掺杂区之间的所述体区和所述第二体区并形成所述可控硅原胞的第二沟道区，所述第二沟道区的沟道电流具有第二方向，所述第一方向和所述第二方向之间具有夹角；所述第二体区的掺杂浓度大于所述体区的掺杂浓度，使得所述第二沟道区形成沟道电流的第二阈值电压大于所述第一沟道区形成沟道电流的第一阈值电压。
所述第二掺杂区、所述体区、所述漂移区和所述集电区形成寄生可控硅，所述第二掺杂区和所述漂移区之间的所述体区具有第二厚度。
IGBT器件的工作状态包括：
第一种工作状态，栅极电压大于所述第二阈值电压，所述第一沟道区的沟道电流导通并使所述IGBT原胞导通，所述第二沟道区的沟道电流导通从而使得所述发射区和所述第二掺杂区之间在第二方向上导通，所述集电区注入的第二导电类型载流子会跨越所述第二厚度的所述体区使所述第二掺杂区和所述体区形成的PN结导通并从而使得所述寄生可控硅导通，所述可控硅原胞导通。
第二种工作状态，在栅极电压小于所述第二阈值电压以及大于所述第一阈值电压，所述第一沟道区的沟道电流导通并使所述IGBT原胞导通，所述第二沟道区的沟道电流截止从而断开所述第二掺杂区和所述发射区的连接，从而使所述寄生可控硅断开。
第三种工作状态，所述栅极电压小于所述第一阈值电压，所述第一沟道区的沟道电流和所述第二沟道区的沟道电流都关闭。
所述第一种工作状态的所述漂移区的载流子数量大于所述第二种工作状态的所述漂移区的载流子数量并使得所述第一种工作状态的第一饱和压降小于所述第二种工作状态的第二饱和压降。所述IGBT器件关断时，先从而所述第一种工作状态进入到所述第二种工作状态，再从所述第二种工作状态进入到所述第三种工作状态。
进一步的改进是，所述第二掺杂区的掺杂浓度大于所述发射区的掺杂浓度以及所述第二掺杂区的结深大于所述发射区的结深，以保证在所述第一种工作状态时，所述集电区注入的第二导电类型载流子会跨越所述第二厚度的所述体区使所述第二掺杂区和所述体区形成的PN导通。
进一步的改进是，所述第一方向和所述第二方向垂直。
进一步的改进是，所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
进一步的改进是，所述栅极结构为沟槽栅，所述栅介质层形成在栅极沟槽的内侧表面，所述多晶硅栅填充在形成有所述栅介质层的所述栅极沟槽中。
进一步的改进是，在版图上，所述IGBT器件包括多个所述栅极结构，各所述栅极结构互相平行。
进一步的改进是，在版图上，各所述发射区和所述栅极结构的侧面自对准，同一列上的各所述IGBT原胞的所述发射区对齐且呈条形结构；各所述第二掺杂区和所述栅极结构的侧面自对准，同一列上的各所述可控硅原胞的所述第二掺杂区对齐且呈条形结构，所述发射区的条形结构和所述第二掺杂区的条形结构平行，所述发射区的条形结构和所述栅极结构垂直。
各所述所述可控硅原胞的所述第二体区的条形结构和所述发射区的条形结构平行，所述栅极结构穿过所述第二体区。
进一步的改进是，在所述版图上，各所述第一接触孔位于相邻的所述栅极结构之间且和所述栅极结构平行，所述第一接触孔从所述发射区的表面上横向延伸到所述第二体区的表面上。
进一步的改进是，在深度方向上，各所述第一接触孔穿过所述发射区并和所述发射区底部的所述体区接触。
进一步的改进是，所述栅极结构还侧面覆盖所述第二掺杂区底部的所述体区并形成第三沟道区，所述第三沟道区的沟道电流也具有所述第一方向。
进一步的改进是，所述栅极结构为平面栅，所述栅介质层形成在半导体衬底表面，所述多晶硅栅形成于所述半导体衬底表面。
进一步的改进是，所述栅介质层的材料包括氧化层。
进一步的改进是，所述IGBT器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述IGBT器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明在IGBT器件集成有可控硅，可控硅原胞能在栅极电压大于第二阈值电压时导通，从而使得漂移区的载流子数量增加，从而使器件的饱和压降即第一饱和压降降低，从而能提高器件的导通性能；在关断过程中，栅极电压会从大于第二阈值电压逐渐降低到第二阈值电压和第一阈值电压之间并最后降低到第一阈值电压以下，而降低到第二阈值电压和第一阈值电压之间时即器件会处于第二种工作状态，此时器件第一导电类型载流子电流及漂移区的载流子浓度因为可控硅的关断而大为降低，器件在关断前提前进入具有第二饱和压降的高阻状态，这种高阻状态有利于器件的关断并降低关断能耗。所以，本发明能在器件正常导通时使漂移区具有较高浓度的载流子，从而降低器件的Vcesat；而在器件关断时，能使器件先过渡到Vcesat较大值，之后再关断，这样就能降低Eoff，也即本发明既能保持器件导通时的低饱和压降，同时能避免饱和压降降低对关断能耗的不利影响，能使器件的饱和压降和关断能耗同时得到优化。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例IGBT器件的版图；
图2是图1中一个IGBT器件的原胞的等效电路图；
图3A是沿图1中的AA线的剖面图；
图3B是沿图1中的BB线的剖面图；
图3C是沿图1中的CC线的剖面图；
图4A是本发明实施例IGBT器件在第一种工作状态时IGBT原胞的电流路径分布图；
图4B是本发明实施例IGBT器件在第一种工作状态时可控硅原胞的电流路径分布图；
图4C是本发明实施例IGBT器件在第一种工作状态时漂移区的载流子浓度分布曲线；
图5A是本发明实施例IGBT器件在第二种工作状态时IGBT原胞的电流路径分布图；
图5B是本发明实施例IGBT器件在第二种工作状态时可控硅原胞的电流路径分布图；
图5C是本发明实施例IGBT器件在第二种工作状态时漂移区的载流子浓度分布曲线；
图6是本发明实施例IGBT器件在开关过程中的时序图。
具体实施方式
如图1所示，是本发明实施例IGBT器件的版图；如图2所示，是图1中一个IGBT器件的原胞201的等效电路图；如图3A所示，是沿图1中的AA线的剖面图；如图3B所示，是沿图1中的BB线的剖面图；如图3C所示，是沿图1中的CC线的剖面图；本发明实施例IGBT器件的原胞201包括IGBT原胞202和可控硅原胞203。
图3A为所述IGBT原胞202的剖面图，如图3A所示，所述IGBT原胞202包括：第一导电类型重掺杂的发射区102、第二导电类型掺杂的体区302、第一导电类型掺杂的漂移区301、第二导电类型重掺杂的集电区303和栅极结构；本发明实施例中，所述栅极结构包括依次叠加的栅介质层306和多晶硅栅101。所述栅介质层306的材料包括氧化层。图1所示的版图中显示了所述多晶硅栅101的图形。本发明实施例中，所述多晶硅栅101采用第一导电类型重掺杂。在其他实施例中，所述栅极结构也能金属栅结构。本领域技术人员能根据需要对所述栅极结构进行相应的设置。
所述发射区102形成于所述体区302的选定区域的表面，图1中显示了所述发射区102的图形结构。
所述栅极结构覆盖所述体区302的选定区域表面并用于形成所述IGBT原胞202的第一沟道区，所述第一沟道区的沟道电流401具有第一方向；所述发射区102和所述体区302通过第一接触孔105连接到由正面金属层304组成的发射极。所述第一沟道区的沟道电流401请参考图4A所示。
所述可控硅原胞203的剖面结构需结合图3B和图3C来综合理解，所述可控硅原胞203包括：第一导电类型重掺杂的第二掺杂区103；所述第二掺杂区103形成于所述体区302的选定区域中；所述第二掺杂区103呈浮置结构；由图3B所示可知，所述第二掺杂区103的顶部表面直接覆盖层间膜307，故所述第二掺杂区103未和外部电极连接，故呈浮置结构。图1中也显示了所述第二掺杂区103在版图上的图形结构。
所述发射区102和所述第二掺杂区103之间的所述体区302的选定区域中形成有第二体区302104。图1中也显示了所述第二体区302104在版图上的图形结构。所述栅极结构还覆盖所述发射区102和所述第二掺杂区103之间的所述体区302和所述第二体区302104并形成所述可控硅原胞203的第二沟道区，所述第二沟道区的沟道电流403具有第二方向，所述第一方向和所述第二方向之间具有夹角。所述第二沟道区的沟道电流403请参考图4B所示。
在一些较佳实施例中，所述第一方向和所述第二方向垂直。在其他实施例中，所述第一方向和所述第二方向也能采用垂直以外的其他夹角。
所述第二体区302104的掺杂浓度大于所述体区302的掺杂浓度，使得所述第二沟道区形成沟道电流的第二阈值电压大于所述第一沟道区形成沟道电流的第一阈值电压。
所述第二掺杂区103、所述体区302、所述漂移区301和所述集电区303形成寄生可控硅，所述第二掺杂区103和所述漂移区301之间的所述体区302具有第二厚度。本发明实施例中，所述第二掺杂区103的掺杂浓度大于所述发射区102的掺杂浓度以及所述第二掺杂区103的结深大于所述发射区102的结深，以保证在所述第一种工作状态时，所述集电区303注入的第二导电类型载流子会跨越所述第二厚度的所述体区302使所述第二掺杂区103和所述体区302形成的PN导通。比较图3A和图3B所示可知，所述第二掺杂区103底部的所述体区302的厚度即第二厚度小于所述发射区102底部的所述体区302的厚度即第一厚度。
IGBT器件的工作状态包括：
第一种工作状态，栅极电压大于所述第二阈值电压，所述第一沟道区的沟道电流401导通并使所述IGBT原胞202导通，所述第二沟道区的沟道电流403导通从而使得所述发射区102和所述第二掺杂区103之间在第二方向上导通，所述集电区303注入的第二导电类型载流子会跨越所述第二厚度的所述体区302使所述第二掺杂区103和所述体区302形成的PN结导通并从而使得所述寄生可控硅导通，所述可控硅原胞203导通。
第二种工作状态，在栅极电压小于所述第二阈值电压以及大于所述第一阈值电压，所述第一沟道区的沟道电流401导通并使所述IGBT原胞202导通，所述第二沟道区的沟道电流403截止从而断开所述第二掺杂区103和所述发射区102的连接，从而使所述寄生可控硅断开。
第三种工作状态，所述栅极电压小于所述第一阈值电压，所述第一沟道区的沟道电流401和所述第二沟道区的沟道电流403都关闭。
所述第一种工作状态的所述漂移区301的载流子数量大于所述第二种工作状态的所述漂移区301的载流子数量并使得所述第一种工作状态的第一饱和压降小于所述第二种工作状态的第二饱和压降。所述IGBT器件关断时，先从而所述第一种工作状态进入到所述第二种工作状态，再从所述第二种工作状态进入到所述第三种工作状态。
本发明实施例中，所述栅极结构为沟槽栅，所述栅介质层306形成在栅极沟槽的内侧表面，所述多晶硅栅101填充在形成有所述栅介质层306的所述栅极沟槽中。在其他实施例中，也能为：所述栅极结构为平面栅，所述栅介质层306形成在半导体衬底表面，所述多晶硅栅101形成于所述半导体衬底表面。本发明说明书中仅对所述沟槽栅做详细描述，经过相应的变换即可得到所述平面栅结构。
由图1所示可知，在版图上，所述IGBT器件包括多个所述栅极结构，各所述栅极结构互相平行。图1中所述栅极结构的图形结构为所述多晶硅栅101的图形结构。
在版图上，各所述发射区102和所述栅极结构的侧面自对准，同一列上的各所述IGBT原胞202的所述发射区102对齐且呈条形结构。在形成所述发射区102的工艺中，所述发射区102的形成区域采用图1中的所述发射区102的图形进行定义，进行所述发射区102的离子注入时，所述发射区102会自对准形成在所述多晶硅栅101两侧的所述体区302中。
各所述第二掺杂区103和所述栅极结构的侧面自对准，同一列上的各所述可控硅原胞203的所述第二掺杂区103对齐且呈条形结构，所述发射区102的条形结构和所述第二掺杂区103的条形结构平行，所述发射区102的条形结构和所述栅极结构垂直。
各所述所述可控硅原胞203的所述第二体区302104的条形结构和所述发射区102的条形结构平行，所述栅极结构穿过所述第二体区302104。
在所述版图上，各所述第一接触孔105位于相邻的所述栅极结构之间且和所述栅极结构平行，所述第一接触孔105从所述发射区102的表面上横向延伸到所述第二体区302104的表面上。如图3A的剖面图所示，在深度方向上，各所述第一接触孔105穿过所述发射区102并和所述发射区102底部的所述体区302接触。
如图3B所示，所述栅极结构还侧面覆盖所述第二掺杂区103底部的所述体区302并形成第三沟道区，所述第三沟道区的沟道电流也具有所述第一方向。
所述栅极结构还侧面覆盖所述第二掺杂区103底部的所述体区302并形成第三沟道区，所述第三沟道区的沟道电流也具有所述第一方向。
本发明实施例中，所述IGBT器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：所述IGBT器件为P型器件，第一导电类型为P型，第二导电类型为N型。
图2中，c表示集电极，图3A中，所述集电极采用形成于所述集电区303背面的背面金属层305形成。e表示发射极，图3A中，所述发射极采用图形化后的正面金属层304形成，所述发射极位于所述发射区102的顶部并通过第一接触孔105连接。g表示栅极金属，所述栅极金属也是采用图形化后的正面金属层304形成，栅极金属并没有显示在图3A的剖面结构中。节点npls1表示所述发射区102，节点npls2表示所述第二掺杂区103。
MOS晶体管204为所述发射区102、所述第二沟道区和所述第二掺杂区103以及所述栅极结构形成的MOS晶体管，用于控制所述第二沟道区的沟道电流403的导通和关断。
MOS晶体管205为图3B对应的所述第二掺杂区103、所述第三沟道区和所述漂移区301形成MOS晶体管，MOS晶体管205和背面的集电区303一起则合并形成另一个IGBT原胞。
PN结二极管206表示图3C中，所述第二掺杂区103底部的所述体区302和所述漂移区301之间形成的PN结二极管。所述PN结二极管206加上顶部的所述第二掺杂区103以及底部的所述集电区303组成所述寄生可控硅。
如图4A所示，是本发明实施例IGBT器件在第一种工作状态时IGBT原胞的电流路径分布图；所述IGBT原胞202导通，所述IGBT原胞202导通时对应的电流路径包括所述第一沟道区的沟道电流401以及所述集电区303背面注入形成的背面注入电流402。由于本发明实施例中第一导电类型为N型，第二导电类型为P型；沟道电流401为电子电流，背面注入电流402为空穴电流。
如图4B所示，是本发明实施例IGBT器件在第一种工作状态时可控硅原胞的电流路径分布图；可以看出，图2中对应的MOS晶体管204导通并形成了横向的所述第二沟道区的沟道电流403，使所述第二掺杂区103和所述发射区102之间导通，之后，所述第二掺杂区103底部的所述体区302会被耗尽，从而会使得由背面注入电流402形成的部分背面注入电流404穿过所述体区302，从而使得所述第二掺杂区103和所述体区302形成的PN结导通并从而使得所述寄生可控硅导通，所述可控硅原胞203导通。
如图4C所示，是本发明实施例IGBT器件在第一种工作状态时漂移区的载流子浓度分布曲线501；纵坐标表示载流子浓度，载流子浓度为电子浓度和空穴浓度的叠加；横坐标表示所述漂移区301的纵向尺寸。
如图5A所示，是本发明实施例IGBT器件在第二种工作状态时IGBT原胞的电流路径分布图；所述IGBT原胞202导通。图5A和图4A相同。
如图5B所示，是本发明实施例IGBT器件在第二种工作状态时可控硅原胞的电流路径分布图；可以看出，图2中对应的MOS晶体管204关断，从不会形成图4B所示的所述第二沟道区的沟道电流403，这会使所述第二掺杂区103和所述体区302形成的PN结关断并从而使得所述寄生可控硅关断，所述可控硅原胞203关断。
如图5C所示，是本发明实施例IGBT器件在第二种工作状态时漂移区的载流子浓度分布曲线502；和图4C的曲线501相比可知，曲线502的载流子浓度降低。
如图6所示，是本发明实施例IGBT器件在开关过程中的时序图503；纵坐标表示栅极和发射极之间的电压Vge，横坐标表示时间。
t1之前所述IGBT器件处于所述第一种工作状态，图6中也显示了低Vth元胞即所述IGBT原胞，高Vth元胞即MOS晶体管204和寄生可控硅同时开启，IGBT器件处于低导通电阻状态。
t1到t2为由第一种工作状态到第二种工作状态的切换过程，这个过程使高Vth原胞和寄生可控硅关断。
t2到t3所述IGBT器件处于所述第二种工作状态，此时只有低Vth原胞开启，IGBT器件进入高导通电阻状态。
t3到t4为由第二种工作状态到第三种工作状态的切换过程，这个过程使低Vth原胞关断。
t4到t5所述IGBT器件处于所述第三种工作状态，此时所有原胞都关断。
t5到t6为由第三种工作状态切换为第二种工作状态的切换过程，此时，低Vth原胞开启。
t6到t7为由第二种工作状态切换为第一种工作状态的切换过程，此时，高Vth原胞开始开启，寄生可控硅开启。
t7之后所述IGBT器件处于所述第一种工作状态，所有原胞都开启。
本发明实施例在IGBT器件集成有可控硅，可控硅原胞203能在栅极电压大于第二阈值电压时导通，从而使得漂移区301的载流子数量增加，从而使器件的饱和压降即第一饱和压降降低，从而能提高器件的导通性能；在关断过程中，栅极电压会从大于第二阈值电压逐渐降低到第二阈值电压和第一阈值电压之间并最后降低到第一阈值电压以下，而降低到第二阈值电压和第一阈值电压之间时即器件会处于第二种工作状态，此时器件的第一导电类型载流子电流及漂移区的载流子浓度因为可控硅的关断而大为降低，器件在关断前提前进入具有第二饱和压降的高阻状态，这种高阻状态有利于器件的关断并降低关断能耗；其中，第一导电类型载流子是从漂移区的正面进入到所述漂移区的载流子，所述IGBT器件为N型器件时，第一导电类型为N型，第一导电类型载流子电流为电子电流。所以，本发明实施例能在器件正常导通时使漂移区301具有较高浓度的载流子，从而降低器件的Vcesat；而在器件关断时，能使器件先过渡到Vcesat较大值，之后在关断，这样就能降低Eoff，也即本发明既能保持器件导通时的低饱和压降，同时能避免饱和压降降低对关断能耗的不利影响，能使器件的饱和压降和关断能耗同时得到优化。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (13)

1.一种IGBT器件，其特征在于，IGBT器件的原胞包括IGBT原胞和可控硅原胞；
所述IGBT原胞包括：第一导电类型重掺杂的发射区、第二导电类型掺杂的体区、第一导电类型掺杂的漂移区、第二导电类型重掺杂的集电区和栅极结构；所述发射区形成于所述体区的选定区域的表面，所述栅极结构覆盖所述体区的选定区域表面并用于形成所述IGBT原胞的第一沟道区，所述第一沟道区的沟道电流具有第一方向；所述发射区和所述体区通过第一接触孔连接到由正面金属层组成的发射极；
所述可控硅原胞包括：第一导电类型重掺杂的第二掺杂区；所述第二掺杂区形成于所述体区的选定区域中；所述第二掺杂区呈浮置结构；所述发射区和所述第二掺杂区之间的所述体区的选定区域中形成有第二体区，所述栅极结构还覆盖所述发射区和所述第二掺杂区之间的所述体区和所述第二体区并形成所述可控硅原胞的第二沟道区，所述第二沟道区的沟道电流具有第二方向，所述第一方向和所述第二方向之间具有夹角；所述第二体区的掺杂浓度大于所述体区的掺杂浓度，使得所述第二沟道区形成沟道电流的第二阈值电压大于所述第一沟道区形成沟道电流的第一阈值电压；
所述第二掺杂区、所述体区、所述漂移区和所述集电区形成寄生可控硅，所述第二掺杂区和所述漂移区之间的所述体区具有第二厚度；
IGBT器件的工作状态包括：
第一种工作状态，栅极电压大于所述第二阈值电压，所述第一沟道区的沟道电流导通并使所述IGBT原胞导通，所述第二沟道区的沟道电流导通从而使得所述发射区和所述第二掺杂区之间在第二方向上导通，所述集电区注入的第二导电类型载流子会跨越所述第二厚度的所述体区使所述第二掺杂区和所述体区形成的PN结导通并从而使得所述寄生可控硅导通，所述可控硅原胞导通；
第二种工作状态，在栅极电压小于所述第二阈值电压以及大于所述第一阈值电压，所述第一沟道区的沟道电流导通并使所述IGBT原胞导通，所述第二沟道区的沟道电流截止从而断开所述第二掺杂区和所述发射区的连接，从而使所述寄生可控硅断开；
第三种工作状态，所述栅极电压小于所述第一阈值电压，所述第一沟道区的沟道电流和所述第二沟道区的沟道电流都关闭；
所述第一种工作状态的所述漂移区的载流子数量大于所述第二种工作状态的所述漂移区的载流子数量并使得所述第一种工作状态的第一饱和压降小于所述第二种工作状态的第二饱和压降；所述IGBT器件关断时，先从而所述第一种工作状态进入到所述第二种工作状态，再从所述第二种工作状态进入到所述第三种工作状态。
2.如权利要求1所述的IGBT器件，其特征在于：所述第二掺杂区的掺杂浓度大于所述发射区的掺杂浓度以及所述第二掺杂区的结深大于所述发射区的结深，以保证在所述第一种工作状态时，所述集电区注入的第二导电类型载流子会跨越所述第二厚度的所述体区使所述第二掺杂区和所述体区形成的PN导通。
3.如权利要求1所述的IGBT器件，其特征在于：所述第一方向和所述第二方向垂直。
4.如权利要求1所述的IGBT器件，其特征在于：所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
5.如权利要求4所述的IGBT器件，其特征在于：所述栅极结构为沟槽栅，所述栅介质层形成在栅极沟槽的内侧表面，所述多晶硅栅填充在形成有所述栅介质层的所述栅极沟槽中。
6.如权利要求5所述的IGBT器件，其特征在于：在版图上，所述IGBT器件包括多个所述栅极结构，各所述栅极结构互相平行。
7.如权利要求6所述的IGBT器件，其特征在于：在版图上，各所述发射区和所述栅极结构的侧面自对准，同一列上的各所述IGBT原胞的所述发射区对齐且呈条形结构；各所述第二掺杂区和所述栅极结构的侧面自对准，同一列上的各所述可控硅原胞的所述第二掺杂区对齐且呈条形结构，所述发射区的条形结构和所述第二掺杂区的条形结构平行，所述发射区的条形结构和所述栅极结构垂直；
各所述所述可控硅原胞的所述第二体区的条形结构和所述发射区的条形结构平行，所述栅极结构穿过所述第二体区。
8.如权利要求7所述的IGBT器件，其特征在于：在所述版图上，各所述第一接触孔位于相邻的所述栅极结构之间且和所述栅极结构平行，所述第一接触孔从所述发射区的表面上横向延伸到所述第二体区的表面上。
9.如权利要求8所述的IGBT器件，其特征在于：在深度方向上，各所述第一接触孔穿过所述发射区并和所述发射区底部的所述体区接触。
10.如权利要求7所述的IGBT器件，其特征在于：所述栅极结构还侧面覆盖所述第二掺杂区底部的所述体区并形成第三沟道区，所述第三沟道区的沟道电流也具有所述第一方向。
11.如权利要求4所述的IGBT器件，其特征在于：所述栅极结构为平面栅，所述栅介质层形成在半导体衬底表面，所述多晶硅栅形成于所述半导体衬底表面。
12.如权利要求4所述的IGBT器件，其特征在于：所述栅介质层的材料包括氧化层。
13.如权利要求1-12中任一权项所述的IGBT器件，其特征在于：所述IGBT器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述IGBT器件为P型器件，第一导电类型为P型，第二导电类型为N型。
CN202210308049.8A 2022-03-26 2022-03-26 Igbt器件 Active CN114864573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210308049.8A CN114864573B (zh) 2022-03-26 2022-03-26 Igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210308049.8A CN114864573B (zh) 2022-03-26 2022-03-26 Igbt器件

Publications (2)

Publication Number Publication Date
CN114864573A CN114864573A (zh) 2022-08-05
CN114864573B true CN114864573B (zh) 2024-06-07

Family

ID=82630364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210308049.8A Active CN114864573B (zh) 2022-03-26 2022-03-26 Igbt器件

Country Status (1)

Country Link
CN (1) CN114864573B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178101A (zh) * 2011-12-21 2013-06-26 上海华虹Nec电子有限公司 绝缘栅双极晶体管及制造方法
CN209183553U (zh) * 2018-12-28 2019-07-30 上海擎茂微电子科技有限公司 一种带有双外延层的沟槽栅双极型晶体管器件
CN113451400A (zh) * 2021-06-28 2021-09-28 宁波达新半导体有限公司 沟槽栅逆导型igbt器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9438227B2 (en) * 2013-12-02 2016-09-06 The Hong Kong University Of Science And Technology Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
US9337270B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
CN109768080B (zh) * 2019-01-23 2021-03-30 电子科技大学 一种具有mos控制空穴通路的igbt器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178101A (zh) * 2011-12-21 2013-06-26 上海华虹Nec电子有限公司 绝缘栅双极晶体管及制造方法
CN209183553U (zh) * 2018-12-28 2019-07-30 上海擎茂微电子科技有限公司 一种带有双外延层的沟槽栅双极型晶体管器件
CN113451400A (zh) * 2021-06-28 2021-09-28 宁波达新半导体有限公司 沟槽栅逆导型igbt器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
N-LDMOSFET的掺杂分布与热载流子效应;罗扣;陈军宁;高珊;张志伟;;合肥工业大学学报(自然科学版);20120728(第07期);全文 *

Also Published As

Publication number Publication date
CN114864573A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US6803627B2 (en) Reverse-blocking power semiconductor component having a region short-circuited to a drain-side part of a body zone
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN113451400A (zh) 沟槽栅逆导型igbt器件
US8415747B2 (en) Semiconductor device including diode
CN114122123B (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
US20150187877A1 (en) Power semiconductor device
CN108682688B (zh) 一种具有三维沟道的复合栅igbt芯片
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
CN115832039A (zh) 一种逆导型igbt器件
US6084254A (en) Lateral bipolar mode field effect transistor
CN114864573B (zh) Igbt器件
CN113054012B (zh) 绝缘栅双极晶体管及其制造方法
KR20150076716A (ko) 전력 반도체 소자
CN110504168B (zh) 一种多槽栅横向高压功率器件制造方法
CN116978925A (zh) 一种超结mosfet及其制作方法
WO2023213108A1 (zh) 一种逆导igbt晶体管及其制备方法
US20240072178A1 (en) Diode and manufacturing method therefor, and semiconductor device
CN118693138A (zh) 一种逆导型ligbt器件及其制备方法
CN115732534A (zh) Igbt元胞结构、芯片及车辆
CN116759452A (zh) 逆导型igbt器件及其制备方法
CN117747640A (zh) 一种ligbt结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant