CN117497603B - 一种具有低反向恢复电荷的ac-sj mos及制备方法 - Google Patents

一种具有低反向恢复电荷的ac-sj mos及制备方法 Download PDF

Info

Publication number
CN117497603B
CN117497603B CN202311854198.5A CN202311854198A CN117497603B CN 117497603 B CN117497603 B CN 117497603B CN 202311854198 A CN202311854198 A CN 202311854198A CN 117497603 B CN117497603 B CN 117497603B
Authority
CN
China
Prior art keywords
substrate
column
mos
reverse recovery
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311854198.5A
Other languages
English (en)
Other versions
CN117497603A (zh
Inventor
贺俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202311854198.5A priority Critical patent/CN117497603B/zh
Publication of CN117497603A publication Critical patent/CN117497603A/zh
Application granted granted Critical
Publication of CN117497603B publication Critical patent/CN117497603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有低反向恢复电荷的AC‑SJ MOS及制备方法，具有低反向恢复电荷的AC‑SJ MOS包括栅极扩展结构，其中栅极扩展结构包括第一栅极、第一N柱、P+层以及第一衬底。第一衬底位于漏极上方，并与漏极和P+层邻接；P+层位于第一衬底和第一N柱之间，并与第一N柱邻接；第一N柱位于第一栅极和P+层之间，并与第一栅极邻接；第一栅极位于N柱上方。本发明提供的具有低反向恢复电荷的AC‑SJ MOS在传统的SJ MOS基础上设置栅极扩展结构，减少了P柱的数量，进而减少了反向导通时在P柱中积累的电子，减少了反向恢复电荷，优化了反向恢复特性，使得器件的反向恢复电流更小，降低了器件的功耗。

Description

一种具有低反向恢复电荷的AC-SJ MOS及制备方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种具有低反向恢复电荷的AC-SJMOS及制备方法。
背景技术
SJ MOS英文全称为Super Junction MOSFET，即超结MOSFET（金属氧化物半导体场效应晶体管），其具有低电阻和高电压能力的特点。相较于传统的普通MOSFET，SJ MOS采用了特殊的结构设计，能够实现更好的性能。SJ MOS的结构包括P型和N型沟道之间的PN结构，并在沟道区域之间交叉排列多个PN结，比如会在漂移区设置交替排列的N-pillar和P-pillar。这种结构可以提高器件的电压能力和电流承载能力，同时降低导通电阻，减小开关损耗。SJ MOS常用于高电压应用中，如电源转换器、电动汽车、工业电机驱动器等。
然而，SJ MOS在体二极管反向导通时存在较差的反向恢复特性。当给SJ MOS漏极施加负电位，源极施加正电位时，SJ MOS内部存在的体二极管会反向导通。在体二极管会反向导通时，SJ MOS的N+衬底的电子会经N-drift区注入到P-pillar，在P-pillar中形成少子，从而造成较大的反向恢复电流，导致较大的功耗，影响器件在整流和高频中的使用。
发明内容
为了解决上述提出的至少一个技术问题，本发明提供一种具有低反向恢复电荷的AC-SJ MOS及制备方法，能够减少SJ MOS中的反向恢复电荷，优化SJ MOS的反向恢复特性，降低SJ MOS的功耗。
本发明提供了一种具有低反向恢复电荷的AC-SJ MOS，包括：
栅极扩展结构；
栅极扩展结构包括第一栅极、第一N柱、P+层以及第一衬底；
第一衬底位于漏极上方，并与漏极和P+层邻接；
P+层位于第一衬底和第一N柱之间，并与第一N柱邻接；
第一N柱位于第一栅极和P+层之间，并与第一栅极邻接；
第一栅极位于第一N柱上方。
在一种可能实施的方式中，具有低反向恢复电荷的AC-SJ MOS还包括氧化层；
氧化层位于所述栅极扩展结构与第二N柱、第二衬底之间，并与所述栅极扩展结构、所述第二N柱和所述第二衬底邻接。
在一种可能实施的方式中，第一N柱的掺杂浓度为1*1015-5*1015cm-3。
在一种可能实施的方式中，第一N柱的宽度为2-6微米。
在一种可能实施的方式中，氧化层的厚度为0.1-1微米。
在一种可能实施的方式中，P+层的掺杂浓度为3*1016-8*1016cm-3。
在一种可能实施的方式中，P+层的厚度为0.5-5微米。
在一种可能实施的方式中，第一衬底的厚度为0.5-5微米。
在一种可能实施的方式中，具有低反向恢复电荷的AC-SJ MOS还包括第二栅极、源极、第二N柱、P柱、第二衬底、漏极、N+区和体区；
漏极位于第一衬底和第二衬底下方；
第二衬底位于第二N柱和P柱下方；
第二N柱位于第二栅极下方；
P柱位于源极下方；
N+区位于源极下方；
体区位于栅极和源极下方；
源极位于N+区和体区上方；
第二栅极位于N柱、N+区和体区上方。
本发明还提供了一种具有低反向恢复电荷的AC-SJ MOS制备方法，方法包括：
在同一块晶圆上制备掺杂浓度不同的第一衬底和第二衬底；
在第一衬底和第二衬底上方外延形成P+层、第一N柱、第二N柱和P柱；
蚀刻第一N柱和第二N柱的接触面形成沟槽，在沟槽中填充氧化层；
在P柱上层离子注入形成N+区和体区；
沉积漏极、第一栅极、第二栅极和源极。
与现有技术相比，本发明的有益效果在于：
本发明公开了一种具有低反向恢复电荷的AC-SJ MOS，包括栅极扩展结构，其中栅极扩展结构包括第一栅极、第一N柱、P+层以及第一衬底。第一衬底位于漏极上方，并与漏极和P+层邻接；P+层位于第一衬底和第一N柱之间，并与第一N柱邻接；第一N柱位于第一栅极和P+层之间，并与第一栅极邻接；第一栅极位于N柱上方。
本发明提供的具有低反向恢复电荷的AC-SJ MOS在传统的SJ MOS基础上将左侧的P-pillar（P柱）和源极部分变为栅极扩展结构，减少了P-pillar的数量，进而减少了SJ MOS反向导通时在P-pillar中积累的电子，相较于传统的SJ MOS减少了反向恢复电荷，优化了反向恢复特性，使得器件的反向恢复电流更小，降低了器件的功耗，使得器件在整流和高频中的应用可靠性更高、效果更好。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种SJ MOS器件的结构示意图；
图2为本发明实施例提供的一种具有低反向恢复电荷的AC-SJ MOS的结构示意图；
图3为本发明实施例提供的一种具有低反向恢复电荷的AC-SJ MOS的制备方法的流程示意图。
附图标记：21、第一栅极；22、第一N柱；23、P+层；24、第一衬底；25、漏极；26、氧化层；27、第二N柱；28、第二衬底；29、第二栅极；210、源极；211、P柱；212、N+区；213、体区。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下揭露内容提供诸多不同的实施例或实例以实施所提供标的物的不同特征。下文描述组件及布置的具体实例以使本揭露简明。当然，这些仅是实例并不旨在进行限制。举例来说，在以下说明中，第一特征形成在第二特征之上或形成在第二特征上可包括第一特征与第二特征形成为直接接触的实施例，且还可包括额外特征可形成在第一特征与第二特征之间以使得第一特征与第二特征可能不直接接触的实施例。另外，本揭露可在各种实例中重复使用参考编号及/或字母。此重复是出于简明及清晰目的，本质上并不规定所论述的各种实施例及/或配置之间的关系。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
另外，为了更好地说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样能够实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。
目前，传统的SJ MOS在体二极管反向导通时存在较差的反向恢复特性。当给SJMOS漏极施加负电位，源极施加正电位时，SJ MOS内部存在的体二极管会反向导通。参见图1，图1提供了一种现有的SJ MOS器件的结构。根据图1可知，在体二极管会反向导通时，SJMOS的N+衬底的电子会经N-drift区注入到P-pillar，在P-pillar中形成少子，从而造成较大的反向恢复电流，导致较大的功耗，影响器件在整流和高频中的使用。
需要说明的是，MOSFET的反向恢复是指在MOSFET中，当通道导通状态转变为截止状态时，从漏极到源极的电荷需要被移除，以便实现快速的关断，这个过程称为反向恢复。由于电荷储存于两个电极之间，在移除电荷时会产生一个短暂的反向恢复电流，这种反向恢复电流会对器件的性能和稳定性产生负面影响。在MOSFET中，反向恢复速度的快慢对于高频应用和开关速度至关重要。
为此，本发明实施例提出了一种具有低反向恢复电荷的AC-SJ MOS，在传统的SJMOS基础上将左侧的P-pillar和源极部分变为栅极扩展结构，减少了P-pillar的数量，进而减少了SJ MOS反向导通时在P-pillar中积累的电子，相较于传统的SJ MOS减少了反向恢复电荷，优化了反向恢复特性，使得器件的反向恢复电流更小，降低了器件的功耗，使得器件在整流和高频中的应用可靠性更高、效果更好。
请参阅图2，图2为本发明实施例提供了的一种具有低反向恢复电荷的AC-SJ MOS的器件结构。
参照图2，一种具有低反向恢复电荷的AC-SJ MOS，包括：栅极扩展结构。
其中，栅极扩展结构包括第一栅极21、第一N柱22、P+层23以及第一衬底24；
第一衬底24位于漏极25上方，并与漏极25和P+层23邻接；
P+层23位于第一衬底24和第一N柱22之间，并与第一N柱22邻接；
第一N柱22位于第一栅极21和P+层23之间，并与第一栅极21邻接；
第一栅极21位于第一N柱22上方。
其中，AC-SJ表示栅极扩展的积累模式超结结构。可以理解的是，虽然传统的SJ结构利用横向的电荷耦合效应打破了硅极限，能够在保持高BV的前提下，降低了导通电阻Ron，但当器件漏极加负压，源极加正压时，其漂移区存在的交替排列的N-pillar和P-pillar会在体二极管反向导通时存储少子，具有较大的反向恢复电荷，引起较大的反向恢复电流，导致其具有较低的整流特性，在高频的应用中受到限制。为了提高SJ MOS的整流特性，降低其反向恢复特性，减少体二极管在反向导通时P-pillar和N-pillar中积累的少子电荷是有效的手段。与图1中传统的SJ MOS相比，本发明实施例的具有低反向恢复电荷的AC-SJ MOS保留了传统SJ MOS的右侧P-pillar、源极部分和N-drift部分，将传统SJ MOS左侧的P-pillar和源极部分替换为上述的栅极扩展结构。可以理解的是，由于栅极扩展结构的存在，本发明实施例的具有低反向恢复电荷的AC-SJ MOS相较于传统的SJ MOS具有较少的P-pillar数量，进而减少了器件体二极管反向导通时在P-pillar中积累的电子，减少了器件的反向恢复电荷，优化了器件的反向恢复特性，降低了器件的功耗。
其中，第一衬底24为N-衬底，是低反向恢复电荷的AC-SJ MOS中的基底以及主要承载高电压的区域。第一衬底24通常使用低掺杂浓度的硅衬底。由于第一衬底24主要用于漏电流阻断，其掺杂浓度应选择适当高阻的数值。
第一N柱22位于P+层23上方并与P+层23邻接，与P+层23形成PN结（图2中的J1结）。当本发明实施例的具有低反向恢复电荷的AC-SJ MOS处于开态时，J1结反偏。
P+层23位于第一衬底24上方并与第一衬底24邻接，与第一衬底24形成PN结（图2中的J2结）。当本发明实施例的具有低反向恢复电荷的AC-SJ MOS处于关态时，J2结起到反向阻断承压的作用。
可以理解的是，与图1的传统SJ MOS相比，本发明实施例的具有低反向恢复电荷的AC-SJ MOS由于缺少左边的源极210，可能会导致器件的驱动饱和电流下降。然而，本发明实施例的栅极扩展结构会增加第二N柱27（N-drift区）的电子密度，从而达到补偿源极210减少造成的电流损失。具体地，当本发明实施例的具有低反向恢复电荷的AC-SJ MOS处于开态时，栅极加正电压，在栅极扩展结构中，J1结反偏，在J1结处会形成耗尽层。随着栅极电压的增加，耗尽层会向第一N柱22一侧扩展，在第一N柱22耗尽层中留下不可移动的正电荷，这些正电荷会在第二N柱27（N-drift区）中感应出电子，从而增大第二N柱27（N-drift区）中的电子密度，弥补器件电流的损失，使得器件的驱动饱和电流与传统SJ MOS的驱动饱和电流基本一致。此外，由于第二N柱27（N-drift区）中电子密度增加，具有低反向恢复电荷的AC-SJMOS的漂移区电阻会降低，从而降低了器件的导通电阻。由此可知，相较于传统的SJ MOS，本发明实施例的具有低反向恢复电荷的AC-SJ MOS在不降低器件的驱动饱和电流的前提下，优化了器件的反向恢复特性，并降低了器件的导通电阻。
继续参照图2，可选地，在一些实施例中，具有低反向恢复电荷的AC-SJ MOS还包括氧化层26。
氧化层26位于栅极扩展结构与第二N柱27（N-drift区）、第二衬底28（N+ sub）之间，并与栅极扩展结构、第二N柱27和第二衬底28邻接。
参照图2，氧化层26还与漏极25邻接。
其中，氧化层26用于隔离栅极扩展结构与其右侧区域（第二N柱27、第二衬底28），能够增强AC-SJ MOS的耐压性能。氧化层26在器件工作时还能起到阻挡电荷注入的作用，提高器件的可靠性。可以理解的是，由于氧化层26的存在，第二N柱27（N-drift区）中被第一N柱22耗尽层中正电荷感应出的电子会留在第二N柱27（N-drift区）的区域，从而增大第二N柱27（N-drift区）中的电子密度，弥补了器件电流的损失，使得器件的驱动饱和电流与传统SJ MOS的驱动饱和电流基本一致。
其中，第二衬底28为N+衬底，与第一衬底24的掺杂浓度不相同。
可选地，在一些实施例中，第一N柱22的掺杂浓度为1*1015-5*1015cm-3。
可以理解的是，第一N柱22的掺杂浓度应足够低，以确保有足够长的耗尽区，但又不至于导致留下少的不可移动的正电荷。本发明实施例将第一N柱22的掺杂浓度设置为1*1015-5*1015cm-3，有利于在第二N柱27感应出较多的电子。
优选地，第一N柱22的掺杂浓度为1.2*1015cm-3。
可选地，在一些实施例中，第一N柱22的宽度为2-6微米。
可以理解的是，第一N柱22的宽度不能太宽，以避免浪费空间占比，也不能太窄，以避免达不到设计要求。本发明实施例将第一N柱22的宽度设置为2-6微米，有利于在第二N柱27感应出较多的电子。
优选地，第一N柱的宽度为4微米。
可选地，在一些实施例中，氧化层26的厚度为0.1-1微米。
可以理解的是，氧化层26的厚度应够薄，以达到感应电子的目的。本发明实施例将氧化层26的厚度设置为0.1微米，有利于在第二N柱27感应出较多的电子。
可选地，在一些实施例中，P+层23的掺杂浓度为3*1016-8*1016cm-3。
可以理解的是，P+层23的掺杂浓度与J1结的耗尽宽度直接相关。本发明实施例将P+层23的掺杂浓度设置为3*1016-8*1016cm-3，有利于得到适当的J1结耗尽宽度。
优选地，P+层23的掺杂浓度为5*1016cm-3。
可选地，在一些实施例中，P+层23的厚度为0.5-5微米。
可以理解的是，P+层23的厚度要适配第二衬底28和器件关断时的承压，本发明实施例将P+层23的厚度设置为0.5-5微米，有利于阻断承压。
优选地，P+层23的厚度为2微米。
可选地，在一些实施例中，第一衬底24的厚度为0.5-5微米。
可以理解的是，第一衬底24的厚度与P+层23的厚度和第二衬底28的厚度有直接的关系。本发明实施例将第一衬底24的厚度设置为2微米，有利于关断承压。
优选地，第一衬底24的厚度为2微米。
可选地，在一些实施例中，具有低反向恢复电荷的AC-SJ MOS还包括第二栅极29、源极210、第二N柱27、P柱211、第二衬底28、漏极25、N+区212和体区213；
漏极25位于第一衬底24和第二衬底28下方；
第二衬底28位于第二N柱27和P柱211下方；
第二N柱27位于第二栅极29下方；
P柱211位于源极210下方；
N+区212位于源极210下方；
体区213位于栅极和源极210下方；
源极210位于N+区212和体区213上方；
第二栅极29位于N柱、N+区212和体区213上方。
可以理解的是，第一栅极21、第二栅极29、源极210和漏极25是本发明实施例的具有低反向恢复电荷的AC-SJ MOS沟道部分的典型电极。其中，第一栅极21和第二栅极29用于控制沟道的电荷密度，源极210和漏极25则负责器件的信号输入和输出。
与图1的传统SJ MOS类似，第二N柱27是本发明实施例的具有低反向恢复电荷的AC-SJ MOS的关键部件，与P柱211形成PN结承担开关作用，能够确保器件的低电阻和大功率承载能力。
N+区212为源极210的接触区，体区213为P型掺杂区域，靠近表面，包覆N+区212。体区213与N+区212结合，能够抑制PN结的扩散电容，并降低开关时的损耗和噪声。可以理解的是，体区213的掺杂浓度和深度可以通过优化来调整器件的性能。
参见图3，基于图2的结构，本发明实施例还提供一种具有低反向恢复电荷的AC-SJMOS制备方法，包括以下步骤：
S10、在同一块晶圆上制备掺杂浓度不同的第一衬底24和第二衬底28；
S20、在第一衬底24和第二衬底28上方外延形成P+层23、第一N柱22、第二N柱27和P柱211；
S30、蚀刻第一N柱22和第二N柱27的接触面形成沟槽，在沟槽中填充氧化层26；
S40、在P柱211上层离子注入形成N+区212和体区213；
S50、沉积漏极25、第一栅极21、第二栅极29和源极210。
其中，第一衬底24位于漏极25上方，并与漏极25和所述P+层23邻接；P+层23位于第一衬底24和第一N柱22之间，并与第一N柱22邻接；第一N柱22位于第一栅极21和P+层23之间，并与第一栅极21邻接；第一栅极21位于第一N柱22上方；漏极25位于第一衬底24和第二衬底28下方；第二衬底28位于第二N柱27和P柱211下方；第二N柱27位于第二栅极29下方；P柱211位于源极210下方；N+区212位于源极210下方；体区213位于栅极和源极210下方；源极210位于N+区212和体区213上方；第二栅极29位于N柱、N+区212和体区213上方。通过本实施例提供的制备方法，可以得到如图2所示的器件结构。
具体地，对于步骤S10，首先对单晶硅晶圆进行化学清洗，去除晶圆表面的杂质和氧化物，然后在同一块单晶硅上通过离子注入或扩散方法形成掺杂浓度不同的掺杂剂，并通过高温退火分别使掺杂剂扩散并激活形成第一衬底24和第二衬底28。形成第一衬底24和第二衬底28后，对第一衬底24和第二衬底28进行化学清洗，去除第一衬底24和第二衬底28表面的污染物和杂质，以确保后续工艺步骤的精确度和稳定性。此外，在第一衬底24和第二衬底28的接触区域通过蚀刻的方式进行挖槽，并在槽中填充竖向的氧化层26。
对于步骤S20，首先在第一衬底24和第二衬底28的上方进行外延生长，并对第一衬底24和第二衬底28的外延生长区域进行离子注入，得到P+层23和外延生长后的第二衬底28，并在步骤S10的上方通过蚀刻的方式进行挖槽，并在槽中填充竖向氧化层26。然后继续在竖直方向上外延生长，并通过离子注入在P+层23上方制备得到第一N柱22，在第二衬底28上方制备得到第二N柱27和P柱211。
对于步骤S30，第一N柱22和第二N柱27的接触面被蚀刻形成沟槽，并在该沟槽中填充氧化层26，由此形成完整的氧化层26。该层氧化层26被用于隔离栅极扩展结构以及其右侧区域，提高器件的耐压特性。
对于步骤S40，通过离子注入或扩散等方法向P柱211上层注入N型掺杂物质，形成N+区212和体区213。N+区212会被用作器件的源极210区域，而体区213则起到了控制沟道的作用。
对于步骤S50，漏极25、第一栅极21、第二栅极29和源极210会被沉积到器件表面。它们分别用于信号的输出、控制沟道的导电性、控制沟道的耦合性和信号的输入。其中，第一栅极21和源极210直接沉积在器件表面。第二栅极29的制备包括：
栅氧化层（绝缘层）形成：在第二N柱27、体区213和N+区212的表面上形成一层薄的氧化层（SiO2），这一层通常被称为栅氧化层。栅氧化层用于隔离栅极28和器件的外延结构，并提供电子绝缘层。
第二栅极29材料沉积：在栅氧化层上沉积金属或多晶硅，用于形成第二栅极29。金属通常是铝或铜，多晶硅则是常见的选择。
第二栅极29制作：使用光刻技术，将所需的栅极形状转移到栅极材料上。这可以通过将特定的光刻涂覆在栅极材料上，然后通过光照和化学腐蚀来形成所需的栅极结构。
掩膜去除：去除未固化的掩膜，同时保留第二栅极29区域上的栅氧化层。
继续沉积栅氧化层，以使栅氧化层包覆第二栅极29。
可选地，在一些实施例中，以外延离子注入制备第一N柱22、第二N柱27和P柱211，并挖槽填充竖向的氧化层26为一个周期，多次外延挖槽制备得到第一N柱22、第二N柱27、P柱211和氧化层26。
可选地，在一些实施例中，在器件的背面进行晶圆减薄和背面金属化，从而形成漏极25。
其中，背面金属化是物理气相沉积的一种，是在减薄后的器件背面用物理的方法使金属材料淀积在器件上的薄膜制备技术。背面金属化可以降低器件的热阻，并能提高器件工作时的散热能力和冷却能力。
可以理解的是，采用晶圆减薄和背面金属化制备漏极25的具体工艺包括：
背面薄化：在晶圆加工完成后，在AC-SJ MOS背面进行切割、研磨、腐蚀等工艺步骤后达到背面薄化的效果，以便后续工艺步骤的开展。
清洗：在切割、研磨、腐蚀等工艺后，AC-SJ MOS晶圆背面已经受到不同程度的玷污，包括有机物杂质玷污、颗粒玷污、金属离子玷污和自然氧化物玷污等，这些污染物和颗粒状杂质会严重影响功率晶体管器件的金属镀膜性能、可靠性、附着性以及产品成品率。需要对AC-SJ MOS的背面进行清洗，以去除可能残留的污染物和杂质。可选地，采用酸洗-背面化抛工艺对AC-SJ MOS的背面进行清洗，通过酸性腐蚀清洗去除芯片表面的硅粉颗粒和有机杂物等杂质。
金属化：在背面薄化和清洗后，需要在背面进行铝热蒸镀等金属化工艺,以形成背面的漏极25。
值得注意的是，实际的工艺可能会因制造工艺的具体要求而有所不同，同时也会受到材料和设备的限制。
可选地，在一些实施例中，对制备好的具有低反向恢复电荷的AC-SJ MOS进行最终的加工和测试，以确保器件符合设计要求。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
此外，为便于说明起见，本文中可使用例如「在… 之下(beneath)」、「在… 下方(below)」、「下部(lower)」、「在… 上方(above)」、「上部(upper)」等空间相对术语来描述图中所说明的一个元件或特征与另外的元件或特征之间的关系。除了图中所描绘的定向之外，所述空间相对术语还旨在囊括装置在使用或操作中的不同定向。可以其它方式对设备进行定向(旋转90度或处于其它定向)，且同样地可据此对本文中所使用的空间相对描述符加以解释。
尽管数值范围及参数陈述本揭露的宽广范围，但应尽可能精确地报告在具体实例中陈述的数值。然而，任何数值固有地必然含有一些误差，这些误差通常由在各别测试测量中存在的偏差所致。此外，如本文中所使用，术语「约」、「实质」及「基本上」通常意指在给定值或范围的10％、5％、1％或0 .5％内。另一选择为，所属领域的技术人员认为，术语「约」、「实质的」及「基本上」意指在平均值的可接受标准误差内。除操作/工作实例之外或除非另有明确规定，否则本文中所揭露的所有的数值范围、量、值及百分比(例如，材料数量、持续时间、温度、操作条件、量比率等)应被理解为在所有例子中由术语「约」、「实质的」及「基本上」修饰。因此，除非有相反指示，否则本揭露及随附权利要求书中所陈述的数值参数是视需要可变化的近似值。至少，应至少鉴于所报告有效数位的数目及通过应用一般舍入技术来解释每一数值参数。范围在本文中可被表达为从一个端点到另一端点或介于两个端点之间。本文中所揭露的所有范围均包含端点，除非另有规定。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (6)

1.一种具有低反向恢复电荷的AC-SJ MOS，其特征在于，包括：栅极扩展结构、氧化层、第二栅极、源极、第二N柱、P柱、第二衬底、漏极、N+区和体区；
所述栅极扩展结构从上至下依次包括第一栅极、第一N柱、P+层以及第一衬底；
所述第一衬底位于漏极上方，并与所述漏极和所述P+层邻接；所述第一衬底为N-衬底；
所述P+层位于所述第一衬底和所述第一N柱之间，并与所述第一N柱邻接；
所述第一N柱位于所述第一栅极和所述P+层之间，并与所述第一栅极邻接；
所述第一栅极位于所述第一N柱上方；
所述第一N柱的掺杂浓度为1*1015-5*1015cm-3；所述第一N柱的宽度为2-6微米；
所述氧化层位于所述栅极扩展结构与所述第二N柱、所述第二衬底之间，并与所述栅极扩展结构、所述第二N柱和所述第二衬底邻接；
所述漏极位于所述第一衬底和所述第二衬底下方；
所述第二衬底位于所述第二N柱和所述P柱下方，所述第二衬底为N+衬底；
所述第二N柱位于所述第二栅极下方；
所述P柱位于所述源极下方；
所述N+区位于所述源极下方；
所述体区位于所述第二栅极和所述源极下方；
所述源极位于所述N+区和所述体区上方；
所述第二栅极位于所述N柱、所述N+区和所述体区上方。
2.根据权利要求1所述的一种具有低反向恢复电荷的AC-SJ MOS，其特征在于，所述氧化层的厚度为0.1-1微米。
3.根据权利要求1所述的一种具有低反向恢复电荷的AC-SJ MOS，其特征在于，所述P+层的掺杂浓度为3*1016-8*1016cm-3。
4.根据权利要求1所述的一种具有低反向恢复电荷的AC-SJ MOS，其特征在于，所述P+层的厚度为0.5-5微米。
5.根据权利要求1所述的一种具有低反向恢复电荷的AC-SJ MOS，其特征在于，所述第一衬底的厚度为0.5-5微米。
6.一种具有低反向恢复电荷的AC-SJ MOS的制备方法，其特征在于，所述制备方法用于制备如权利要求1-5任一项所述的一种具有低反向恢复电荷的AC-SJ MOS，所述制备方法包括：
在同一块晶圆上制备掺杂浓度不同的第一衬底和第二衬底，所述第一衬底为N-衬底，所述第二衬底为N+衬底；
在所述第一衬底和所述第二衬底上方外延形成P+层、第一N柱、第二N柱和P柱，所述第一N柱的掺杂浓度为1*1015-5*1015cm-3；所述第一N柱的宽度为2-6微米；
蚀刻所述第一N柱和所述第二N柱的接触面形成沟槽，在沟槽中填充氧化层；
在P柱上层离子注入形成N+区和体区；
沉积漏极、第一栅极、第二栅极和源极。
CN202311854198.5A 2023-12-29 2023-12-29 一种具有低反向恢复电荷的ac-sj mos及制备方法 Active CN117497603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311854198.5A CN117497603B (zh) 2023-12-29 2023-12-29 一种具有低反向恢复电荷的ac-sj mos及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311854198.5A CN117497603B (zh) 2023-12-29 2023-12-29 一种具有低反向恢复电荷的ac-sj mos及制备方法

Publications (2)

Publication Number Publication Date
CN117497603A CN117497603A (zh) 2024-02-02
CN117497603B true CN117497603B (zh) 2024-05-28

Family

ID=89685374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311854198.5A Active CN117497603B (zh) 2023-12-29 2023-12-29 一种具有低反向恢复电荷的ac-sj mos及制备方法

Country Status (1)

Country Link
CN (1) CN117497603B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173783A (ja) * 2005-11-25 2007-07-05 Denso Corp 半導体装置およびその製造方法
CN108376713A (zh) * 2018-02-13 2018-08-07 王振海 一种具有超结结构的半导体器件及其制作方法
CN109119461A (zh) * 2018-08-28 2019-01-01 电子科技大学 一种超结mos型功率半导体器件及其制备方法
CN111769158A (zh) * 2020-05-21 2020-10-13 南京邮电大学 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法
CN111969062A (zh) * 2020-09-21 2020-11-20 电子科技大学 一种改善反向恢复特性的超结mosfet
CN115621303A (zh) * 2022-11-08 2023-01-17 重庆邮电大学 一种集成辅助耗尽栅的低功耗rc-igbt器件
CN116598361A (zh) * 2023-05-18 2023-08-15 重庆邮电大学 一种具有超结分裂栅的ldmos器件
CN117012810A (zh) * 2023-10-07 2023-11-07 希力微电子(深圳)股份有限公司 一种超结沟槽型的功率半导体器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173783A (ja) * 2005-11-25 2007-07-05 Denso Corp 半導体装置およびその製造方法
CN108376713A (zh) * 2018-02-13 2018-08-07 王振海 一种具有超结结构的半导体器件及其制作方法
CN109119461A (zh) * 2018-08-28 2019-01-01 电子科技大学 一种超结mos型功率半导体器件及其制备方法
CN111769158A (zh) * 2020-05-21 2020-10-13 南京邮电大学 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法
CN111969062A (zh) * 2020-09-21 2020-11-20 电子科技大学 一种改善反向恢复特性的超结mosfet
CN115621303A (zh) * 2022-11-08 2023-01-17 重庆邮电大学 一种集成辅助耗尽栅的低功耗rc-igbt器件
CN116598361A (zh) * 2023-05-18 2023-08-15 重庆邮电大学 一种具有超结分裂栅的ldmos器件
CN117012810A (zh) * 2023-10-07 2023-11-07 希力微电子(深圳)股份有限公司 一种超结沟槽型的功率半导体器件及其制备方法

Also Published As

Publication number Publication date
CN117497603A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
JP5565461B2 (ja) 半導体装置
CN102439725B (zh) 一种绝缘栅双极型晶体管及其制造方法
US8557678B2 (en) Method for manufacturing semiconductor substrate of large-power device
US20130214395A1 (en) Semiconductor device and manufacturing method
CN103943688B (zh) 一种肖特基势垒二极管器件结构及其制作方法
CN114038908B (zh) 集成二极管的沟槽栅碳化硅mosfet器件及制造方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
EP2897159B1 (en) High-voltage super-junction igbt manufacturing method
CN105789331A (zh) 半导体整流器件及其制作方法
CN115832057A (zh) 一种碳化硅mosfet器件以及制备方法
CN108336133B (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN104124151B (zh) 一种沟槽结构肖特基势垒二极管及其制作方法
CN117497603B (zh) 一种具有低反向恢复电荷的ac-sj mos及制备方法
CN116525608A (zh) 一种tvs器件及其制造方法
Ye et al. Optimization of the porous-silicon-based superjunction power MOSFET
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN110010677B (zh) 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法
CN109065638B (zh) 一种功率二极管器件
CN113224135A (zh) 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法
CN108470719B (zh) 一种复合型tmbs器件及其制造方法
CN102931228B (zh) 逆导igbt器件及制造方法
CN107863378B (zh) 超结mos器件及其制造方法
CN117525151A (zh) 一种提高反向恢复特性的sj mos及制备方法
GB2589057A (en) Bipolar semiconductor device and method for manufacturing such a semiconductor device
KR101355520B1 (ko) 고전압 반도체 소자의 구조 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant