CN102439725B - 一种绝缘栅双极型晶体管及其制造方法 - Google Patents

一种绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN102439725B
CN102439725B CN201180002477.8A CN201180002477A CN102439725B CN 102439725 B CN102439725 B CN 102439725B CN 201180002477 A CN201180002477 A CN 201180002477A CN 102439725 B CN102439725 B CN 102439725B
Authority
CN
China
Prior art keywords
diffusion
region
igbt
anode
residual layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180002477.8A
Other languages
English (en)
Other versions
CN102439725A (zh
Inventor
张斌
韩雁
张世峰
胡佳贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201180002477.8A priority Critical patent/CN102439725B/zh
Publication of CN102439725A publication Critical patent/CN102439725A/zh
Application granted granted Critical
Publication of CN102439725B publication Critical patent/CN102439725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Abstract

提供一种绝缘栅双极型晶体管(IGBT)及其制备方法，该IGBT包括N型基区、P型基区(28)、背P+阳极区(21)、N+阴极区(26)、栅氧化层(24)、阳极(20)、栅电极(25)和阴极(27)，所述的N型基区由依次层叠的N+扩散残留层(29)、N-基区(23)和N+缓冲层(22)组成，所述的N+扩散残留层(29)和N+缓冲层(22)从与N-基区(23)的边界起始向外掺杂浓度逐渐增加。IGBT在N-基区(23)正面设置N+扩散残留层(29)，提高了N型正面的离子掺杂浓度，降低了结型场效应晶体管(JEFT)电阻的影响，从而有效降低IGBT的导通压降，同时对IGBT的正向阻断电压(耐压)的影响降低到最小。

Description

一种绝缘栅双极型晶体管及其制造方法
技术领域
本发明涉及半导体功率器件及制造领域，尤其是涉及一种绝缘栅双极型晶体管及其制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，以下简称IGBT)是一种集金属氧化物半导体场效应管(MOSFET)的栅电极电压控制特性和双极结型晶体管(BJT)的低导通电阻特性于一身的新型半导体功率器件。它具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，有着广阔的发展和应用前景。
根据IGBT背面结构的不同，可以把IGBT分为穿通型(PT-IGBT)和非穿通型(NPT-IGBT)两种结构。PT-IGBT一般是在均匀掺杂的厚度为数百微米的P+衬底上外延生长N+缓冲层和N-基区，然后再于N-层上制作所需的正面结构而形成。IGBT的正向阻断电压(也可简称为耐压)由N-基区的掺杂浓度与厚度所决定，正向阻断电压高的IGBT需要很厚的N-基区，如正向阻断电压在1000V以上所需的N-基区厚度会在100um以上，使用厚层外延的技术难度很大，而且制造成本很高。而NPT型的绝缘栅双极型晶体管，它是在均匀掺杂的厚度为数百微米的N-单晶衬底上先制作正面结构，然后再对衬底片背面采用研磨、腐蚀等方法减薄N-基区到正向阻断电压所需的厚度，再用离子注入的方法形成背P+阳极(也称集电极)。它不需要厚层外延，适合制造高正向阻断电压的IGBT，但由于没有N+缓冲层，因此达到相同的正向阻断电压所需的N-基区要比PT-IGBT更厚，因而其正向导通压降也比PT-IGBT要大。而且对于制造正向阻断电压在1000～2000V左右的IGBT来说，其N-基区的厚度大多在100多微米，在这很薄的薄片上加工器件，其制作难度相当大，碎片比率高。
中国专利申请00135808.1公开了一种IGBT的新结构，如图1所示。其中包括背面的阳极10、背P+阳极区11、N+缓冲层12、N-基区13、栅氧化层14、栅电极15、N+阴极区16、阴极17以及P型基区18。其制造方法是先用高温扩散在N-衬底片两面进行N+的深结扩散，然后磨去一边的扩散层，在其上做正面结构，之后再研磨背面，保留背面的扩散层到所需的厚度作为N+缓冲层，然后在这个N+缓冲层上做离子注入形成背P+阳极区。此种结构的IGBT同时具有PT-IGBT通态压降小的特点和NPT-IGBT开关时间短的特点。此发明对IGBT的背面结构及其制作方法进行了创新，与ABB公司提出的软穿通IGBT(SPT-IGBT)结构和三菱电机公司提出的轻穿通IGBT(LPT-IGBT)结构有相似之处，可以有效降低器件功耗，但是对于正面结构依然以传统方法制作完成，未有创新。
从IGBT的正面结构来看，可以分为平面栅型和沟槽栅型两种结构。平面栅型结构制作工艺简单，但由于存在着寄生的JFET(Junction FieldEffect Transistor：结型场效应晶体管)效应而产生JFET电阻，其导通压降比沟槽栅型要大，相应的电流能力也低。为减弱JFET电阻对导通压降的影响，通常的办法是提高正面表面区域的掺杂浓度，使表面电阻率下降，制造方法是在制作平面栅型IGBT的通用正面结构之前在表面先做一次整体或局部的离子注入(通常称为JFET注入)，再通过扩散达到一定深度，使表面区域掺杂浓度上升，从而使JFET电阻下降。但是这种方法由于增加了一次JFET注入工艺必然导致生产成本上升、工艺离散性增加、而且JFET注入也会降低IGBT的正向阻断电压。
发明内容
本发明提供了一种绝缘栅双极型晶体管及其制造方法，可以较好的克服或缓解传统平面栅型结构IGBT制造过程中由于JFET注入工艺而引发的上述不利因素，即生产成本上升、工艺离散性增加、正向阻断电压降低等问题。
一种绝缘栅双极型晶体管，包括N型基区、P型基区、背P+阳极区、N+阴极区、栅氧化层、阴极、栅电极和阳极，所述的N型基区由依次层叠的N+扩散残留层、N-基区和N+缓冲层组成，所述的N+扩散残留层和N+缓冲层从与N-基区的交界起始向外掺杂浓度逐渐增加。
所述的N-基区为掺杂浓度恒定区，其厚度和掺杂浓度由所需的器件正向阻断电压决定，正向阻断电压与其厚度正相关，与掺杂浓度负相关。
所述的N+缓冲层，太厚会使导通压降升高，太薄则电场中止作用不足，会使正向阻断电压降低。所述的N+缓冲层与背P+集电区交界面的掺杂浓度与N+缓冲层厚度负相关。由于缓冲层的存在可以使N-基区在达到相同正向阻断电压时更薄，因此导通压降也会更低。
所述的N+扩散残留层，若厚度小，表面的掺杂浓度就会比较低，减小JFET电阻的效果就弱，而较厚，表面的掺杂浓度就较高，减小JFET电阻的效果就强，但是会引起正向阻断电压的降低，因此N+扩散残留层厚度的优选值以数微米为宜。
本发明还提供了该绝缘栅双极型晶体管的制备方法，包括：
(1)在N型单晶硅的两面通过高温深结扩散分别形成数十微米深的第一扩散区和第二扩散区；
(2)分别对第一扩散区和第二扩散区使用研磨、抛光等减薄工艺形成N+扩散残留层和N+缓冲层；
(3)在N+扩散残留层上形成P型基区、N+阴极区、栅氧化层、阴极、栅电极；
(4)在N+缓冲层上生成背P+阳极区，背P+阳极区金属化后形成阳极。
本发明绝缘栅双极型晶体管，由于其特殊的制备方法：在N-基区正面保留了一层N+扩散残留层，提高了N型基区正面的杂质离子掺杂浓度，减弱了JEFT电阻的影响，从而有效降低IGBT的导通压降。同时，由于该制备方法形成的N+扩散残留层具有线性缓变和深结结构，比常规的JFET注入形成的突变浅结结构，对正向阻断电压的影响要小，即在增大同样集电极电流的情况下，正向阻断电压的降低会小很多。同时深结的控制性和稳定性也好，器件的集电极电流和正向阻断电压随工艺离散波动小。
本发明绝缘栅双极型晶体管在N-基区正面的N+扩散残留层通过先高温扩散，再研磨、抛光等减薄工艺形成，这些均属原有的正常工艺，不需要额外增加JFET注入，可使制造成本降低。
附图说明
图1为现有IGBT的剖面结构示意图；
图2为本发明IGBT的剖面结构示意图；
图3为本发明IGBT制造过程示意各结构剖面图；其中，图3a为原始N-型硅片的剖面图；图3b为图3a所示硅片高温扩散形成两扩散区后的剖面图；图3c为图3b所示硅片正面扩散区经加工后的剖面图；图3d为图3c所示硅片形成IGBT正面结构后的剖面图；图3e为图3d所示硅片背面扩散区加工后的结构示意图；图3f为图3e所示硅片背面注入离子形成背P+阳极区的剖面图；图3g为图3f所示硅片背P+阳极区背面金属化形成阳极后剖面图；
图4为正面残留层厚度对导通压降与集电极电流的影响对比图；
图5为正面残留层工艺与JFET工艺对IGBT集电极电流与正向阻断电压的影响对比图。
具体实施方式
如图2所示，一种绝缘栅双极型晶体管，包括N型基区、P型基区28、背P+阳极区21、N+阴极区26、栅氧化层24、阴极27、栅电极25和阳极20，其中N型基区由N+扩散残留层29、N-基区23和N+缓冲层22依次层叠组成，该绝缘栅双极型晶体管制造过程如图3所示，具体如下：
如图3a所示的晶向为<100>的N型单晶衬底30，其掺杂浓度为6×1013cm-3，厚度为500um，根据正向阻断电压即耐压的需要(比如1700V，下同)，可调整掺杂浓度至2×1013～2×1014cm-3。
如图3b所示，N型单晶衬底经高温扩散后形成依次层叠的第一N+扩散区32、N-基区23和第二N+扩散区31，其中N-基区23厚度根据正向阻断电压的要求可调整到100～250um。
如图3c所示，第一N+扩散区32经研磨和抛光后形成N+扩散残留层29，该层厚度控制在数微米之内。减薄后衬底厚度不低于300um，可保证后期加工不易碎片。
如图3d所示，在N+扩散残留层29上先通过P+光刻、刻蚀、离子注入、扩散等工艺步骤形成P型基区28，然后在其表面氧化形成栅氧化层24，接着在栅氧化层上淀积多晶硅形成栅电极25，再通过N+阴极区光刻、刻蚀、离子注入、扩散等步骤形成N+集电区26，最后再通过光刻、刻蚀之后在N+集电区上淀积金属形成阴极27，这样IGBT的正面结构就形成了。
如图3e、3f和3g所示，第二N+扩散区31经背面研磨和抛光后注入硼，形成N+缓冲层22和背P+阳极区21。
对以上面实施例工艺制作方法所做的平面栅型IGBT器件，在确定的面积下，不同的正面扩散残留层29厚度及无正面残留层器件导通压降和集电极电流的比较见图4。图中两条曲线的最左边一点即为无扩散残留层时的导通压降和集电极电流，可以看到此时的导通压降为2.07V，集电极电流为74A；而在正面残留层厚度为6um的时候，导通压降为1.98V，集电极电流为83A。从比较结果可以看出，使用正面扩散残留层减弱了JFET电阻的影响，导通压降有所降低，从而使集电极电流有了大幅度的提升，有效地改善了器件的性能。同时由于不再使用JFET注入工艺，也使器件的制造成本得到降低。
另一方面，就正向阻断电压而言，本发明绝缘栅双极型晶体管在N-基区正面形成的N+扩散残留层，是线性缓变深结结构，比起用常规JFET注入形成的突变浅结结构，对器件正向阻断电压的影响要小很多。从图5可见，在增大同样集电极电流情况下，残留层技术的耐压降低比JFET注入引起的耐压降低要小很多。同时，残留层技术其控制性和稳定性也好，与JFET注入工艺相比，注入深度或残留层厚度的工艺波动，对器件的电流和耐压性能影响明显要小。
工业实用性
本发明所述的一种绝缘栅双极型晶体管通过在正面使用N+扩散残留层的结构可以有效的减弱JFET电阻的影响，从而使器件的导通压降降低，阳极电流得到提高，同时对IGBT器件耐压的影响可以降到最低，产品性能的一致性也得到改善。本发明所述的这种绝缘栅双极型晶体管的制造方法还可以减少一次JFET注入，使得总的制造成本得以降低。因而具有较高的工业实用性。

Claims (3)

1.一种绝缘栅双极型晶体管，包括N型基区、P型基区、背P+阳极区、N+阴极区、栅氧化层、阳极、栅电极和阴极，其特征在于：所述的N型基区由依次层叠的N+扩散残留层、N-基区和N+缓冲层组成，N+扩散残留层和N+缓冲层分别位于N型单晶硅两侧，P型基区、N＋阴极区、阴极、栅氧化层、栅电极位于N＋扩散残留层上，背P＋阳极区位于N＋缓冲层下方，阳极位于背P＋阳极区下方，所述的N+扩散残留层和N+缓冲层从与N-基区的边界起始向外掺杂浓度逐渐增加。
2.根据权利要求1所述的绝缘栅双极型晶体管的制备方法，包括：
（1）在N型单晶硅两侧通过高温扩散分别形成第一N+扩散区和第二N+扩散区；
（2）分别对第一N+扩散区和第二N+扩散区进行加工形成N+扩散残留层和N+缓冲层；
（3）在N+扩散残留层上形成P型基区、N+阴极区、栅氧化层、阴极、栅电极；
（4）在N+缓冲层上注入离子形成背P+阳极区，背P+阳极区氧化形成阳极。
3.根据权利要求2所述的绝缘栅双极型晶体管的制备方法，其特征在于：所述的N+扩散残留层是对第一N+扩散区使用研磨和抛光后制得的。
CN201180002477.8A 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法 Active CN102439725B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201180002477.8A CN102439725B (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201010290339.1 2010-09-25
CN 201010290339 CN101976683B (zh) 2010-09-25 2010-09-25 一种绝缘栅双极型晶体管及其制造方法
PCT/CN2011/077041 WO2012037836A1 (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法
CN201180002477.8A CN102439725B (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN102439725A CN102439725A (zh) 2012-05-02
CN102439725B true CN102439725B (zh) 2013-10-02

Family

ID=43576550

Family Applications (2)

Application Number Title Priority Date Filing Date
CN 201010290339 Expired - Fee Related CN101976683B (zh) 2010-09-25 2010-09-25 一种绝缘栅双极型晶体管及其制造方法
CN201180002477.8A Active CN102439725B (zh) 2010-09-25 2011-07-11 一种绝缘栅双极型晶体管及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN 201010290339 Expired - Fee Related CN101976683B (zh) 2010-09-25 2010-09-25 一种绝缘栅双极型晶体管及其制造方法

Country Status (3)

Country Link
EP (1) EP2525410A4 (zh)
CN (2) CN101976683B (zh)
WO (1) WO2012037836A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976683B (zh) * 2010-09-25 2011-12-21 浙江大学 一种绝缘栅双极型晶体管及其制造方法
CN102856353B (zh) * 2011-06-27 2015-08-26 中国科学院微电子研究所 微穿通型igbt器件及其制作方法
CN102420134B (zh) * 2011-11-25 2013-09-11 上海华虹Nec电子有限公司 结合超级结穿通型沟槽igbt器件制造方法
CN102509702A (zh) * 2011-12-28 2012-06-20 上海贝岭股份有限公司 一种用于平面型功率mosfet的外延制作方法
CN102637733B (zh) * 2012-04-24 2015-02-25 北京大学深圳研究生院 一种超结绝缘栅双极型晶体管
CN103035519B (zh) * 2012-07-27 2015-10-14 上海华虹宏力半导体制造有限公司 Igbt器件及其制作工艺方法
CN103681810B (zh) * 2012-09-01 2019-11-22 朱江 一种绝缘栅双极晶体管
CN103219371B (zh) * 2013-03-25 2016-04-13 浙江大学 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN104299989B (zh) * 2013-07-19 2018-06-12 无锡华润上华科技有限公司 绝缘栅双极型晶体管及其制造方法
CN104425246B (zh) 2013-08-27 2018-01-23 无锡华润上华科技有限公司 绝缘栅双极型晶体管及其制备方法
US9318587B2 (en) * 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
CN104167356B (zh) * 2014-07-25 2017-04-19 浙江大学 绝缘栅双极型晶体管及其制备方法
CN105789287A (zh) * 2014-12-25 2016-07-20 无锡华润上华半导体有限公司 场截止绝缘栅双极晶体管及其制备方法
CN104617136A (zh) * 2015-01-08 2015-05-13 山东大学 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管
CN105870181B (zh) * 2016-06-13 2019-01-29 电子科技大学 一种平面栅igbt及其制作方法
CN110112213A (zh) * 2019-05-24 2019-08-09 厦门中能微电子有限公司 绝缘栅双极型晶体管
CN112382568B (zh) * 2020-10-26 2023-10-10 西安理工大学 一种mos控制晶闸管的制造方法
CN113451399A (zh) * 2021-06-02 2021-09-28 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296292A (zh) * 2000-12-21 2001-05-23 北京工业大学 低功耗半导体功率开关器件及其制造方法
CN1347158A (zh) * 2000-09-28 2002-05-01 株式会社东芝 半导体器件及其制造方法
CN101976683A (zh) * 2010-09-25 2011-02-16 浙江大学 一种绝缘栅双极型晶体管及其制造方法
JP5029628B2 (ja) * 2009-02-19 2012-09-19 ブラザー工業株式会社 通信装置、高周波回路装置、無線通信端末、並びにシールドケース装着方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513768A (ja) * 1991-07-08 1993-01-22 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH0529628A (ja) * 1991-07-19 1993-02-05 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2000077663A (ja) * 1998-09-02 2000-03-14 Mitsubishi Electric Corp 電界効果型半導体装置
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
KR100485855B1 (ko) * 2001-02-01 2005-04-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
TWI305927B (en) * 2001-03-29 2009-02-01 Toshiba Kk Semiconductor device and method of making the same
JP2005150651A (ja) * 2003-11-20 2005-06-09 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347158A (zh) * 2000-09-28 2002-05-01 株式会社东芝 半导体器件及其制造方法
CN1296292A (zh) * 2000-12-21 2001-05-23 北京工业大学 低功耗半导体功率开关器件及其制造方法
JP5029628B2 (ja) * 2009-02-19 2012-09-19 ブラザー工業株式会社 通信装置、高周波回路装置、無線通信端末、並びにシールドケース装着方法
CN101976683A (zh) * 2010-09-25 2011-02-16 浙江大学 一种绝缘栅双极型晶体管及其制造方法

Also Published As

Publication number Publication date
WO2012037836A1 (zh) 2012-03-29
CN101976683B (zh) 2011-12-21
CN101976683A (zh) 2011-02-16
EP2525410A1 (en) 2012-11-21
CN102439725A (zh) 2012-05-02
EP2525410A4 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
CN102439725B (zh) 一种绝缘栅双极型晶体管及其制造方法
TWI534902B (zh) 功率半導體裝置及形成功率半導體裝置之方法
US9318587B2 (en) Injection control in semiconductor power devices
US11728421B2 (en) Split trench gate super junction power device
US9293559B2 (en) Dual trench-gate IGBT structure
US10593788B2 (en) Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
JP6139312B2 (ja) 半導体装置
EP1801885A2 (en) Trench IGBT with depletion stop layer
US9685335B2 (en) Power device including a field stop layer
CA2285067C (en) Silicon carbide field controlled bipolar switch
US7989921B2 (en) Soi vertical bipolar power component
CN111697078A (zh) 高雪崩耐量的vdmos器件及制备方法
CN105810754A (zh) 一种具有积累层的金属氧化物半导体二极管
US20200203514A1 (en) Self-aligned and robust igbt devices
US10692995B2 (en) Insulated-gate bipolar transistor structure and method for manufacturing the same
CN105895682A (zh) 逆导绝缘栅双极型晶体管结构及其对应的制造方法
WO2017048541A1 (en) Lateral power mosfet with non-horizontal resurf structure
US11114552B2 (en) Insulated gate turn-off device with designated breakdown areas between gate trenches
KR102170068B1 (ko) 바이폴라 논-펀치-스루 전력 반도체 디바이스
CN113782586A (zh) 一种多通道超结igbt器件
CN103219371B (zh) 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法
CN114256340A (zh) 一种绝缘栅双极晶体管
CN113451397A (zh) 一种rc-igbt器件及其制备方法
CN215578578U (zh) 一种双工作模式碳化硅功率器件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant