CN105870181B - 一种平面栅igbt及其制作方法 - Google Patents
一种平面栅igbt及其制作方法 Download PDFInfo
- Publication number
- CN105870181B CN105870181B CN201610414453.8A CN201610414453A CN105870181B CN 105870181 B CN105870181 B CN 105870181B CN 201610414453 A CN201610414453 A CN 201610414453A CN 105870181 B CN105870181 B CN 105870181B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- type
- mos
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000000903 blocking effect Effects 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 230000001413 cellular effect Effects 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000011982 device technology Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000009514 concussion Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010019133 Hangover Diseases 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于功率半导体器件技术领域，涉及一种平面栅IGBT及其制作方法。本发明在传统平面栅IGBT器件结构的基础上，在器件JFET区氧化层的上部部分区域引入与发射极连接的电极，所述发射极连接电极与栅极在垂直于MOS沟道长度方向形成间隔分布，在JFET区通过在垂直于MOS沟道长度方向上从栅极往发射极连接电极方向的横向载流子扩散，本发明结构在不影响器件正向导通特性的条件下，减小了器件的栅极电容，特别是栅极‑集电极电容，提高了器件的开关速度，降低了器件的开关损耗，同时不会使器件的阻断特性劣化。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及平面栅绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了多代IGBT器件结构，使器件性能得到了稳步的提升。沟槽栅IGBT结构消除了平面栅IGBT结构的JFET区电阻，并可获得更高的MOS沟道密度，从而可使器件的特性获得显著提高。然而，与平面栅IGBT结构相比，沟槽栅结构底部的高电场是影响其可靠性的主要因数之一，因而目前高压IGBT仍主要采用平面栅结构。对于高压平面栅IGBT，为了减小器件P型基区之间的JFET区电阻并在器件正向导通时通过在JFET区栅电极下形成的电子积累层提高器件的载流子注入增强效应，器件P型基区之间的JFET区很宽。宽JFET区上部的栅极结构带来了大的器件电容，特别是栅极-集电极电容，降低了器件的开关速度，增大了器件的开关损耗，同时提高了对器件栅驱动电路能力的要求。此外，器件JFET区上部的栅极电容，在器件小电流开启过程中会形成负微分电容效应，使器件在开启过程中产生震荡并由此带来电磁辐射的问题。
发明内容
为了在不影响正向导通时器件的载流子浓度分布和导通压降以及器件的阻断电压的情况下，减小器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，减小开关损耗，进一步改善正向导通压降和开关损耗的折中，同时降低对器件栅驱动电路能力的要求，并克服负微分电容效应带来的开启过程中的震荡问题，在传统高压平面栅IGBT器件结构的基础上(如图1所示)，本发明提供一种高压平面栅IGBT(半元胞如图2所示)及其制作方法。本发明通过在器件JFET区氧化层的上部部分区域引入与发射极连接的电极，使所述发射极连接电极与栅极在垂直于MOS沟道长度方向形成间隔分布，两者之间是介质层，所述发射极连接电极在垂直于MOS沟道长度方向的长度小于器件JFET区双极载流子的扩散长度，并且在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度，通常设置的长度比至少为4倍以上。在器件正向导通时，本发明通过在JFET区垂直于MOS沟道长度方向上从栅极往发射极连接电极方向的横向载流子扩散，使发射极连接电极下的JFET区具有与栅极下的JFET区相同的载流子浓度分布，从而在不影响器件正向导通的条件下，减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低了器件的开关损耗，同时不会使器件的阻断特性劣化。此外，器件JFET区上部栅极电容的减小，减小了器件在小电流开启状态下的负微分电容效应，避免了器件在开启过程中的震荡和由此带来的电磁辐射问题，提高了器件的性能和可靠性。本发明提供的制作方法不需要增加额外的工艺步骤，与传统平面栅IGBT制作方法兼容。
本发明技术方案如下：
一种平面栅IGBT，其半元胞结构如图2所示，包括：从下至上依次层叠设置的背部集电极金属10、P型集电区9、N型场阻止层8和N-漂移区7；所述N-漂移区7上层两侧具有p型基区4，所述p型基区4上层具有相互独立的N+发射区3和P+发射区2；所述N+发射区3和P+发射区2上表面具有发射极金属1；其特征在于，位于两侧的发射极金属1之间的半导体表面具有复合栅极结构，复合栅极结构与发射极金属1之间具有间距；所述复合栅极结构包括介质层5以及位于介质层5之上的栅电极6、电极11和介质层12，所述栅电极6、电极11和介质层12在平行于MOS沟道长度方向的元胞中心左右对称；所述介质层5的下表面与部分N+发射区3、p型基区4和N-漂移区7的上表面相连；沿器件纵向方向，电极11和栅电极6分别位于器件两端，同时沿器件横向方向，电极11的两侧被栅电极6包围，所述电极11与栅电极6之间通过介质层12隔离；电极11的正下方为N-漂移区7；所述电极11在垂直于MOS沟道长度方向的长度小于器件JFET区的双极载流子扩散长度，所述电极11和所述栅电极6在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度，并且所述电极11在平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的4倍以上；所述电极11与发射极金属1电气连接。
进一步的，一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图3和图4所示，在所述介质层5和N-漂移区7之间还具有一层N型层13，所述N型层13的掺杂浓度大于N-漂移区7的掺杂浓度；并且在器件横向方向p型基区4之间的所述N-漂移区7中还具有一层p型埋层14，所述p型埋层14与p型基区4之间具有一定的距离，在器件纵向方向所述p型埋层14不连续并均匀分布在N-漂移区7中，所述p型埋层14通过上表面与N型层13相接触，所述p型埋层14的结深不大于p型基区4的结深。
进一步的，一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图5和图6所示，在所述p型埋层14之间、p型埋层14的两侧与p型基区4之间的N-漂移区7中还具有一层N型埋层15，所述N型埋层15通过上表面与N型层13相接触并且其结深不大于p型埋层14的结深，所述N型埋层15的掺杂浓度大于N-漂移区7的浓度，所述N型埋层15的掺杂浓度不大于N型层13的掺杂浓度。
进一步的，一种平面栅IGBT，其半元胞结构如图7所示，沿器件纵向方向，所述栅电极6沿电极11的中部延伸入电极11中，使电极11在器件的俯视图中呈“凹”字形。
进一步的，一种平面栅IGBT，其半元胞结构如图8所示，沿器件纵向方向，电极11贯穿栅电极6之间的整个半元胞表面。
进一步的，所述介质层5的厚度和材料在栅电极6的下方和电极11的下方可以相同也可以不同；
进一步的，所述p型基区4与N-漂移区7之间还可以具有一层N型空穴阻挡层；
进一步的，所述漂移区结构为NPT结构或FS结构；所述IGBT器件采用半导体材料Si、SiC、GaAs或者GaN制作。
进一步的，所述器件结构不仅适用于IGBT器件，将器件背面的P型集电区9换为N+层，所述结构同样适用于MOSFET器件。
一种平面栅IGBT的制作方法，包括以下步骤：
第一步：选取一定厚度和浓度的轻掺杂FZ硅片用以形成器件的N-漂移区7；
第二步：在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层8；
第三步：翻转并减薄硅片，在硅片正面制作器件的终端结构；
第四步：刻蚀有源区，在N-漂移区7表面形成介质层5；
第五步：在介质层5上淀积多晶硅层，并光刻、刻蚀形成栅电极6和电极11；沿器件纵向方向，电极11和栅电极6分别位于器件两端，同时沿器件横向方向，电极11的两侧被栅电极6包围；
第六步：采用光刻工艺，通过离子注入P型杂质并退火，在N-漂移区7上层两侧形成p型基区4；
第七步：采用光刻工艺，通过离子注入N型杂质，在p型基区4上层形成N+发射区3；
第八步：采用光刻工艺，通过离子注入P型杂质，在p型基区4上层形P+发射区2，P+发射区2和N+发射区3相互独立；
第九步：淀积介质层，并光刻、刻蚀，在电极11和栅电极6之间形成介质层12；
第十步：淀积金属，并光刻、刻蚀，在栅电极两侧的器件表面形成金属集电极1；
第十一步：翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质并退火，在N型场阻止层8下表面形成P型集电区9；
第十二步：背面淀积金属，在P型集电区9下表面形成金属集电极10。即制备得本发明平面栅IGBT。
需要说明的是，为了简化描述，上述器件结构和制备方法是以n沟道IGBT器件为例来说明，但本发明同样适用于p沟道IGBT器件的制备。且上述器件制备方法中的工艺步骤和工艺条件可根据实际需要进行增删和调整。
上述方案中，所述的器件横向方向对应的为图2中所示的坐标系中的X轴方向，器件纵向方向对应的为图2中所示的坐标系中的Z轴方向。
本发明的工作原理：
IGBT的开关过程就是对栅极电容进行冲、放电的过程，栅极电容越大冲、放电时间越长。因而，在IGBT的开关过程中，栅极电容，特别是栅极-集电极电容对器件的开关损耗具有重要的影响。对于高压平面栅IGBT器件，为了减小器件P型基区之间的JFET区电阻并在器件正向导通时通过在JFET区栅电极下形成的电子积累层提高器件的载流子注入增强效应，改善漂移区载流子的浓度分布，降低正向导通压降，改善正向导通压降和关断损耗的折中，器件P型基区之间的JFET区很宽。宽JFET区上部的栅极结构带来了大的器件电容，特别是栅极-集电极电容，降低了器件的开关速度，增大了器件的开关损耗，同时提高了对器件栅驱动电路能力的要求。此外，器件JFET区上部的栅极电容，在器件小电流开启过程中会形成负微分电容效应，使器件在开启过程中产生震荡并由此带来电磁辐射的问题。通过直接拿掉JFET区上部的栅电极而仅保留P型基区上部MOS沟道区的栅电极的方法，虽然可以减小器件的栅极电容，但是在器件正向导通时由于JFET区上部没有栅电极的作用，不能在器件的JFET区表面形成高浓度的电子积累层，作为电导调制型器件，这也意味着在JFET区不能获得高的空穴浓度，这导致了整个JFET区及JFET区下部的区域电子和空穴浓度降低，同时由于P型基区对空穴的抽取作用，在P型基区9和N-漂移区7的界面空穴载流子的浓度为0，因此，使得整个N-漂移区7的载流子浓度分布变差，消除了JFET区上部的栅极结构带来的载流子注入增强效应，使器件的正向导通压降急剧增大，并影响了器件的关断特性，特别是关断过程中当器件电压达到母线电压之后的载流子复合阶段的特性，使器件关断过程中的拖尾时间增长，增大了关断损耗。本发明结构通过在器件JFET区氧化层的上部部分区域引入与发射极连接的电极11，所述发射极连接电极11与栅电极6在垂直于MOS沟道长度方向形成间隔分布，并且所述电极11在垂直于MOS沟道长度方向的长度小于器件JFET区的双极载流子扩散长度，在器件正向导通时栅电极6下方的JFET区表面由于栅电极的作用形成高浓度的电子积累层，由于电导调制在栅电极6下方的JFET区也获得高浓度的空穴浓度，使栅电极下方的JFET区获得高的电子和空穴浓度；同时在发射极连接电极11下方的JFET区，虽然不能通过电极的作用形成高浓度的电子积累层，但是由于在垂直于MOS沟道长度方向栅电极下方JFET区高的电子和空穴浓度，通过在垂直于MOS沟道长度方向上从栅电极6往发射极连接电极11方向的横向载流子扩散，使发射极连接电极11下方的JFET区也获得了与栅电极6下方的JFET区相同的高的电子和空穴浓度，使整个器件的JFET区及JFET区下部获得了高的电子和空穴浓度，具有与传统平面栅IGBT结构相同的载流子浓度分布和相同的正向导通特性。通过使所述电极11和所述栅电极6在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度，并且使所述电极11在平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的4倍以上，本发明在不影响器件正向导通特性和击穿特性的情况下尽可能的减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低器件的开关损耗。此外，器件JFET区上部栅极电容的减小，减小了器件在小电流开启状态下的负微分电容效应，避免了器件在开启过程中的震荡和由此带来的电磁辐射问题，提高了器件的性能和可靠性。本发明提供的制作方法发射极连接电极11与栅电极6通过一步工艺形成，不需要增加额外的工艺步骤，与传统平面栅IGBT制作方法兼容。
本发明的有益效果表现在：
本发明结构通过在器件JFET区氧化层的上部部分区域引入与发射极连接的电极，所述发射极连接电极与栅极在垂直于MOS沟道长度方向形成间隔分布，在正向导通时在JFET区通过垂直于MOS沟道长度方向上从栅极往发射极连接电极方向的横向载流子扩散，本发明结构在不影响器件正向导通特性的条件下，减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低了器件的开关损耗，同时不会使器件的阻断特性劣化。通过使所述电极11和所述栅电极6在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度，并且使所述电极11在平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的4倍以上，本发明在不影响器件正向导通特性和击穿特性的情况下尽可能的减小了器件的栅极电容，特别是栅极-集电极电容。此外，器件JFET区上部栅极电容的减小，减小了器件在小电流开启状态下的负微分电容效应，避免了器件在开启过程中的震荡和由此带来的电磁辐射问题，提高了器件的性能和可靠性。本发明提供的制作方法不需要增加额外的工艺步骤，与传统平面栅IGBT制作方法兼容。本发明适用于从中等功率到大功率的高压半导体功率器件领域。
附图说明
图1是传统的平面栅IGBT器件半元胞结构示意图。
图2是本发明提供的第一种平面栅IGBT器件半元胞结构示意图。
图3是本发明提供的第二种平面栅IGBT器件半元胞结构示意图。
图4是本发明提供的第二种平面栅IGBT器件半元胞结构沿AB线的剖面示意图。
图5是本发明提供的第三种平面栅IGBT器件半元胞结构示意图。
图6是本发明提供的第三种平面栅IGBT器件半元胞结构沿AB线的剖面示意图。
图7是本发明提供的第四种平面栅IGBT器件半元胞结构示意图。
图8是本发明提供的第五种平面栅IGBT器件半元胞结构示意图。
图1至图8中，1为发射极金属，2为P+发射区，3为N+发射区，4为P型基区，5为介质层，6为栅电极，7为N-漂移区，8为N型电场阻止层，9为P型集电区，10为集电极金属，11为与发射极连接电极，12为介质层，13为N型层，14为P型埋层，15为N型埋层。
具体实施方式
以下结合附图，对本发明的原理和特性做进一步的说明，本发明的具体实施例子以6500V电压等级的IGBT为例进行说明，所举实例只用于解释本发明，并非用于限定本发明的范围。
实施例1：
一种平面栅IGBT，其半元胞结构如图2所示，包括：背部集电极金属10、位于背部集电极金属10之上并与其相连的P型集电区9、位于P型集电区9之上并与其相连的N型场阻止层8、位于N型场阻止层8之上并与其相连的N-漂移区7；位于N-漂移区7上部两侧并与其相连的p型基区4，位于p型基区4上部并与其相连的彼此独立的N+发射区3和P+发射区2；位于N+发射区3和P+发射区2上表面的发射极金属1；位于发射极金属1之间半导体表面的复合栅极结构；其特征在于：所述复合栅极结构包括介质层5以及位于介质层5之上的栅电极6、电极11和介质层12，所述介质层5的下表面与N+发射区3、p型基区4和N-漂移区7的上表面相连，所述栅电极6位于N+发射区3、p型基区4的上部区域以及N-漂移区7的上部部分区域，所述电极11位于N-漂移区7的上部部分区域，所述电极11与栅电极6在垂直于MOS沟道长度方向形成间隔分布，两者之间是介质层12；所述电极11和所述栅电极6在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度，并且所述电极11在平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的4倍以上；所述电极11与发射极金属1相连接。形成的所述半元胞在平行于MOS沟道长度方向的长度为80-90微米，p型基区4之间的JFET区宽度为65-75微米，形成的所述半元胞在垂直于MOS沟道长度方向的长度为15-20微米；形成的栅电极在垂直于MOS沟道长度方向的长度为5-10微米；形成的电极11在平行于MOS沟道长度的方向位于半元胞的中心，左右对称，长度为60-70微米，电极11在垂直于MOS沟道长度的方向长度为5-10微米。
实施例2：
一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图3和图4所示，在实施例1的基础上，在所述介质层5和N-漂移区7之间还具有一层N型层13，所述N型层13的掺杂浓度为N-漂移区7掺杂浓度的10-100倍，结深为0.1-0.2微米；并且在器件横向方向p型基区4之间的所述N-漂移区7中还具有一层p型埋层14，所述p型埋层14距离p型基区4为2-10微米，在器件纵向方向所述p型埋层14不连续并均匀分布在N-漂移区7中，宽度为1-5微米，间距为1-5微米，所述p型埋层14通过上表面与N型层13相接触，所述p型埋层14的结深为0.2-0.5微米。高浓度N型层13的存在进一步减小了器件的正向导通压降并改善了漂移区的载流子浓度分布，提高了器件正向导通压降和开关损耗的折中；均匀分布的p型埋层14的存在进一步屏蔽了N型层13对器件击穿电压的影响，可采用高的N型层13浓度；同时p型埋层14的存在对其上部的介质层5也具有电场屏蔽作用，减小了介质层5中的高电场，提高了介质层5的可靠性。在器件击穿时，N型层13全耗尽，p型埋层14为全耗尽或部分耗尽。
实施例3：
一种平面栅IGBT，其半元胞结构及沿AB线的剖面如图5和图6所示，在实施例2的基础上，在所述p型埋层14之间、p型埋层14的两侧与p型基区4之间的N-漂移区7中还具有一层N型埋层15，所述N型埋层15通过上表面与N型层13相接触并且其结深为0.2-0.5微米，所述N型埋层15的掺杂浓度为N-漂移区7掺杂浓度的10-100倍。N型埋层15的引入进一步提高了器件的正向导通特性，在器件击穿时，N型埋层15为全耗尽。
实施例4：
一种平面栅IGBT，其半元胞结构如图7所示，在实施例1-3的基础上，所述栅电极6在垂直于MOS沟道长度的方向在半元胞中心还具有1条左右对称的叉指。所述叉指在平行于MOS沟道长度方向的长度为3-5微米，在垂直于MOS沟道长度的方向长度为3-8微米。栅电极6叉指的存在进一步增强了栅极往发射极连接电极方向的横向载流子扩散，改善了正向导通特性和载流子浓度分布。
实施例5：
一种平面栅IGBT，其半元胞结构如图8所示，在实施例1-3的基础上，沿器件纵向方向，电极11贯穿栅电极6之间的整个半元胞表面。电极11面积的增加进一步的减小了器件的栅极电容，特别是栅极-集电极电容，降低了器件的开关速度，增大了器件的开关损耗。
Claims (8)
1.一种平面栅IGBT，包括：从下至上依次层叠设置的背部集电极金属(10)、P型集电区(9)、N型场阻止层(8)和N-漂移区(7)；所述N-漂移区(7)上层两侧具有p型基区(4)，所述p型基区(4)上层具有相互独立的N+发射区(3)和P+发射区(2)；所述N+发射区(3)和P+发射区(2)上表面具有发射极金属(1)；其特征在于，位于两侧的发射极金属(1)之间的半导体表面具有复合栅极结构，复合栅极结构与发射极金属(1)之间具有间距；所述复合栅极结构包括第一介质层(5)以及位于第一介质层(5)之上的栅电极(6)、电极(11)和第二介质层(12)，所述栅电极(6)、电极(11)和第二介质层(12)在平行于MOS沟道长度方向的元胞中心左右对称；所述第一介质层(5)的下表面与部分N+发射区(3)、p型基区(4)和N-漂移区(7)的上表面相连；沿垂直于MOS沟道长度方向，电极(11)嵌入栅电极(6)的一端，使得沿平行于MOS沟道长度方向，电极(11)的两侧被栅电极(6)包围，所述电极(11)与栅电极(6)之间通过第二介质层(12)隔离；电极(11)的正下方为N-漂移区(7)；所述电极(11)和所述栅电极(6)在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度，并且所述电极(11)在平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的4倍以上；所述电极(11)与发射极金属(1)电气连接。
2.根据权利要求1所述的一种平面栅IGBT，其特征在于：在所述第一介质层(5)和N-漂移区(7)之间还具有一层N型层(13)，所述N型层(13)的掺杂浓度大于N-漂移区(7)的掺杂浓度；并且在平行于MOS沟道长度方向p型基区(4)之间的所述N-漂移区(7)中还具有一层p型埋层(14)，所述p型埋层(14)与p型基区(4)之间具有一定的距离，在垂直于MOS沟道长度方向所述p型埋层(14)不连续并均匀分布在N-漂移区(7)中，所述p型埋层(14)通过上表面与N型层(13)相接触，所述p型埋层(14)的结深不大于p型基区(4)的结深。
3.根据权利要求2所述的一种平面栅IGBT，其特征在于：在所述p型埋层(14)的两侧与p型基区(4)之间的N-漂移区(7)中还具有一层N型埋层(15)，所述N型埋层(15)通过上表面与N型层(13)相接触并且其结深不大于p型埋层(14)的结深，所述N型埋层(15)的掺杂浓度大于N-漂移区(7)的浓度，所述N型埋层(15)的掺杂浓度不大于N型层(13)的掺杂浓度。
4.根据权利要求3所述的一种平面栅IGBT，其特征在于：沿垂直于MOS沟道长度方向，所述栅电极(6)沿电极(11)的中部延伸入电极(11)中，使电极(11)在器件的俯视图中呈“凹”字形。
5.根据权利要求3所述的一种平面栅IGBT，其特征在于：沿垂直于MOS沟道长度方向，电极(11)贯穿栅电极(6)之间的整个半元胞表面。
6.根据权利要求5所述的一种平面栅IGBT，其特征在于：所述第一介质层(5)的厚度和材料在栅电极(6)的下方和电极(11)的下方可以相同也可以不同。
7.根据权利要求1-6任意一项所述的一种平面栅IGBT，其特征在于：所述p型基区(4)与N-漂移区(7)之间还具有一层N型空穴阻挡层。
8.一种平面栅IGBT的制作方法，包括以下步骤：
第一步：选取一定厚度和浓度的轻掺杂FZ硅片用以形成器件的N-漂移区(7)；
第二步：在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层(8)；
第三步：翻转并减薄硅片，在硅片正面制作器件的终端结构；
第四步：刻蚀有源区，在N-漂移区(7)表面形成第一介质层(5)；
第五步：在第一介质层(5)上淀积多晶硅层，并光刻、刻蚀形成栅电极(6)和电极(11)；沿垂直于MOS沟道长度方向，电极(11)和栅电极(6)分别位于器件两端，同时沿平行于MOS沟道长度方向，电极(11)的两侧被栅电极(6)包围；
第六步：采用光刻工艺，通过离子注入P型杂质并退火，在N-漂移区(7)上层两侧形成p型基区(4)；
第七步：采用光刻工艺，通过离子注入N型杂质，在p型基区(4)上层形成N+发射区(3)；
第八步：采用光刻工艺，通过离子注入P型杂质，在p型基区(4)上层形P+发射区(2)，P+发射区(2)和N+发射区3相互独立；
第九步：淀积介质层，并光刻、刻蚀，在电极(11)和栅电极(6)之间形成第二介质层(12)；
第十步：淀积金属，并光刻、刻蚀，在栅电极两侧的器件表面形成发射极金属(1)；
第十一步：翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质并退火，在N型场阻止层(8)下表面形成P型集电区(9)；
第十二步：背面淀积金属，在P型集电区(9)下表面形成金属集电极(10)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610414453.8A CN105870181B (zh) | 2016-06-13 | 2016-06-13 | 一种平面栅igbt及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610414453.8A CN105870181B (zh) | 2016-06-13 | 2016-06-13 | 一种平面栅igbt及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105870181A CN105870181A (zh) | 2016-08-17 |
| CN105870181B true CN105870181B (zh) | 2019-01-29 |
Family
ID=56649336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610414453.8A Expired - Fee Related CN105870181B (zh) | 2016-06-13 | 2016-06-13 | 一种平面栅igbt及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105870181B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493242B (zh) * | 2018-05-31 | 2020-08-28 | 电子科技大学 | 一种优化体内电场的载流子增强型igbt器件 |
| CN114937689B (zh) * | 2022-06-06 | 2023-04-28 | 电子科技大学 | 一种平面型SiC IGBT及其制作方法 |
| CN114937690B (zh) * | 2022-06-06 | 2023-04-28 | 电子科技大学 | 一种平面型碳化硅绝缘栅双极晶体管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384431B1 (en) * | 1999-10-08 | 2002-05-07 | Denso Corporation | Insulated gate bipolar transistor |
| DE10325721A1 (de) * | 2003-06-06 | 2005-01-05 | Infineon Technologies Ag | Halbleiterbauelement |
| CN101976683A (zh) * | 2010-09-25 | 2011-02-16 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
| CN102148240A (zh) * | 2011-03-10 | 2011-08-10 | 电子科技大学 | 一种具有分裂阳极结构的soi-ligbt器件 |
-
2016
- 2016-06-13 CN CN201610414453.8A patent/CN105870181B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384431B1 (en) * | 1999-10-08 | 2002-05-07 | Denso Corporation | Insulated gate bipolar transistor |
| DE10325721A1 (de) * | 2003-06-06 | 2005-01-05 | Infineon Technologies Ag | Halbleiterbauelement |
| CN101976683A (zh) * | 2010-09-25 | 2011-02-16 | 浙江大学 | 一种绝缘栅双极型晶体管及其制造方法 |
| CN102148240A (zh) * | 2011-03-10 | 2011-08-10 | 电子科技大学 | 一种具有分裂阳极结构的soi-ligbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105870181A (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN105789290B (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN108321196A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN106098762B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107068744B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN109065621A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN105789291B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN105870181B (zh) | 一种平面栅igbt及其制作方法 | |
| CN107731898A (zh) | 一种cstbt器件及其制造方法 | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN108682688A (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190129 Termination date: 20210613 |