CN108493242B - 一种优化体内电场的载流子增强型igbt器件 - Google Patents
一种优化体内电场的载流子增强型igbt器件 Download PDFInfo
- Publication number
- CN108493242B CN108493242B CN201810550253.4A CN201810550253A CN108493242B CN 108493242 B CN108493242 B CN 108493242B CN 201810550253 A CN201810550253 A CN 201810550253A CN 108493242 B CN108493242 B CN 108493242B
- Authority
- CN
- China
- Prior art keywords
- region
- storage layer
- hole storage
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005684 electric field Effects 0.000 title claims abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 86
- 238000007667 floating Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 238000001727 in vivo Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
一种优化体内电场的载流子增强型IGBT器件，属于功率半导体器件技术领域。本发明通过在传统载流子增强型IGBT器件的P+空穴存储层内引入栅控下等效为可变电阻的JFET结构，以此减少关断时间、降低关断损耗，获得更优的Eoff‑Vcesat折衷关系；同时在P+空穴存储层下方的N‑漂移区中引入若干个沿器件垂直方向分布的P型浮空埋层，有利于降低器件正向导通时的P+空穴存储层电压，抑制JFET结构中寄生NPN开启，降低器件关断时P+空穴存储层底部的碰撞电离率，提高器件的耐压和工作可靠性；本发明提出IGBT器件与现有IGBT器件的制作工艺兼容，有利于实现产业化。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种优化体内电场的载流子增强型IGBT器件。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)作为常用的场控功率器件，具有输入阻抗高、开关速度快、电流密度大、饱和压降低等诸多优势，已经成为了中高功率电力电子领域处理与转换的主力器件之一，被广泛应用在轨道交通、新能源汽车、风力发电等领域。
降低器件损耗作为衡量功率器件设计质量的重要指标备受技术人员关注。其中开关损耗和通态损耗是器件损耗的主要部分，通态损耗主要来源于导通态下的大电流、饱和导通压降，以及关断状态下的高压、泄漏电流；而IGBT开关损耗主要是因为关断时电流存在较长时间的拖尾，关断损耗通常作为技术人员关注的重点。因为IGBT通常是应用在高压、大电流领域，所以现目前降低通态损耗的方法主要集中于降低IGBT器件饱和导通压降和关断后的泄漏电流；而降低关断损耗的方法主要集中于降低IGBT的电流拖尾时间。然而，降低饱和导通压降与减小关断损耗之间通常存在矛盾，技术人员通常采用关断损耗和饱和导通压降(Eoff-Vcesat)来表示这种折衷关系。而如何优化上述折衷关系成为了本领域技术人员成为了本领域技术人员亟待解决的技术问题。
现目前减少通态损耗主要是降低饱和导通压降，而降低饱和导通压降最常用的技术是载流子增强技术。基于载流子增强技术，业界已经提出了包括增强型绝缘栅双极型晶体管(IEGT)，载流子存储层结构的沟槽双极型晶体管(CSTBT)，高电导率IGBT(HiGT)，平面增强结构IGBT以及新型介质阻挡层IGBT、局部窄台面结构IGBT、P型埋层CSTBT等诸多结构来降低器件的饱和导通压降。而现目前降低器件关断损耗的主要方法是通过寿命控制方法来降低漂移区内少数载流子寿命，加快关断时载流子的复合过程，从而减少电流拖尾时间，以此降低器件的关断损耗；同时，对于槽栅型载流子存储型IGBT，为了降低器件短路电流，通常增大元胞间距并用P+空穴存储层填充，以降低饱和导通压降，随着P+空穴存储层面积的增加，正向导通时存储的空穴浓度增大，关断时加快存储层内载流子抽取过程，有利于减小泄漏电流，在减小关断损耗的同时，也有利抑制泄漏电流与温度之间形成正反馈，进一步提高器件热稳定性和关断能力。但是，上述这些结构无法优化关断损耗和饱和导通压降(Eoff-Vcesat)的折衷关系，而且在实际应用中会存在各种可靠性问题。如图1所示为传统槽栅结构的载流子增强型IGBT结构，其中浮空P区在增强漂移区电导调制的同时，也会因为负栅电容效应而直接影响器件的工作稳定性，槽栅型IGBT作为IGBT器件的一种结构，由于槽栅底部易形成电场聚集，导致器件击穿电压的提高受限。如果在槽栅型IGBT中引入空穴存储层，由于在关断时空穴从空穴存储层抽取，会使得该处碰撞电离率提高，击穿点发生转移。
发明内容
鉴于上文所述，本发明针对现有载流子增强型IGBT器件存在关断能力不足致使Eoff-Vcesat折衷性差、可靠性差等问题，提供一种优化体内电场的载流子增强型IGBT器件，通过在传统载流子增强型IGBT器件的P+空穴存储层内引入栅控下等效为可变电阻的JFET结构，以此减少关断时间、降低关断损耗，获得更优的Eoff-Vcesat折衷关系。
为了实现上述目的，本发明提供如下技术方案：
一种优化体内电场的载流子增强型IGBT器件，其元胞结构包括从下至上依次层叠的金属集电极7、P+集电区6、N型缓冲层5和N-漂移区4和金属发射极11；所述N-漂移区4的顶层中间区域设有P+空穴存储层8，所述P+空穴存储层8的两侧分别设有P+基区2，所述P+基区2的顶层设有N+发射区1；所述P+基区2和N+发射区1通过金属发射极11与P+空穴存储层8相接触；所述P+基区2和N+发射区1与P+空穴存储层8之间设有栅极结构，所述栅极结构包括栅电极9和栅介质层3，栅介质层3沿器件垂直方向延伸进入N-漂移区4中形成沟槽，所述栅电极9设置在沟槽中；所述栅介质层3的一侧与P+基区2、N+发射区1和N-漂移区4接触，其特征在于：所述栅介质层3的另一侧与P+空穴存储层8通过N-漂移区4相隔离；所述P+空穴存储层8中还设有N+型JFET栅极区14、P+型JFET源区13和P-型JFET沟道区15形成的JFET结构；P-型JFET沟道区15设置在P+空穴存储层8顶层的中间区域，所述P+型JFET源区13设置在P-型JFET沟道区15的顶层，所述N+型JFET栅极区14对称设置在P+型JFET源区13的两侧且通过连接桥12与栅电极9相接触；所述P+型JFET源区13通过金属发射极11与P+基区2和N+发射区1相接触；所述金属发射极11与N-漂移区4和P-型JFET沟道区15之间以及连接桥12与N-漂移区4之间分别通过介质层10相隔离；所述P+空穴存储层8下方的N-漂移区4中具有若干个沿器件垂直方向分布的P型浮空埋层16，所述P型浮空埋层16位于P+空穴存储层8与漂移区4形成的耗尽区展宽范围内。进一步的是，本发明中P+空穴存储层8的结深大于栅极结构的深度。
进一步的是，本发明中P-型JFET沟道区15的宽度小于器件通态条件下JFET产生耗尽区的宽度。
进一步地，通过调整P型浮空埋层16的数量，相邻P型浮空埋层16之间的间距以及每个P型浮空埋层16的掺杂浓度能够起到降低P+空穴存储层8电势的作用。
进一步的是，本发明中通过控制连接桥12与P+空穴存储层8、N-漂移区4之间的介质层10的厚度，使得N-漂移区4表面电场通过介质层10耦合至连接桥12，从而在器件正向阻断时，连接桥12起到场板作用，降低了该处表面电场峰值，有利于提高耐压和降低可动离子对器件可靠性的影响。
进一步的是，本发明中P+空穴存储层8的掺杂方式为非均匀掺杂或者均匀掺杂。
进一步的是，本发明中半导体材料为单晶硅、碳化硅或者氮化镓。
本发明的P+空穴存储层(8)中JFET结构需要满足以下条件：
(1)P+空穴存储层(8)与栅极结构之间通过N-漂移区(4)隔断；
(2)N+型JFET栅极区(14)位于正向阻断时P+空穴存储层(8)的中性区域；
(3)JFET结构中左右对称的N+型JFET栅极区(14)与P-型JFET沟道区(15)产生的耗尽层宽度能将沟道区完全阻断。
相比现有技术，本发明的有益效果在于：
(1)本发明通过在P+空穴存储层中引入JFET区，JFET区等效为可变电阻；在器件正向导通时得以存储空穴，降低了器件的饱和导通压降；在器件正向阻断时为空穴提供快速泄放回路，减小关断后泄漏电流，减少关断时间，降低关断损耗，提高了器件的关断能力，最终得到更优的Eoff-Vcesat折衷关系。
(2)本发明通过控制连接桥与P+空穴存储层及N-漂移区之间的介质层的厚度，使得连接桥在器件正向阻断时起到场板的作用，从而有效降低连接桥下方区域表面电场峰值，提高器件的耐压和工作可靠性。
(3)本发明通过调整P型浮空埋层的数量，相邻P型浮空埋层的间距以及P型浮空埋层的掺杂浓度，在器件正向导通时能够降低P+空穴存储层电压，抑制JFET结构中寄生NPN开启；在器件关断时能够减小P+空穴存储层底部的碰撞电离率，提高器件的耐压和导通时工作的可靠性。
(4)本发明提出的P+空穴存储层及其内的JFET结构可通过离子注入工艺实现，工艺实现性强，与现有高压IGBT器件制作工艺兼容，有利于实现产业化。
附图说明
图1是传统载流子增强型槽栅IGBT器件的结构示意图；
图2是本发明提供的一种优化体内电场的载流子增强型IGBT器件的结构示意图；
图3是本发明提供的载流子增强型IGBT器件与传统载流子增强型IGBT器件在正向阻断时的击穿曲线对比图；
图4是本发明提供的载流子增强型IGBT器件中P型浮空埋层耐压时的电场分布图；
图中：1为N+发射区，2为P+基区，3为栅介质层，4为N-漂移区，5为N型缓冲层，6为P+集电区，7为金属集电极，8为P+空穴存储层，9为栅电极，10为介质层，11为金属发射极，12为连接桥，13为P+型JFET源区，14为N+型JFET栅极区，15为P-型JFET沟道区，16为P型浮空埋层。
具体实施方式
下面结合说明书附图和具体实施方式对本发明的技术方案进行详细、清楚的阐述：
实施例：
一种优化体内电场的载流子增强型IGBT器件，如图2所示，其元胞结构包括从下至上依次层叠的金属集电极7、P+集电区6、N型缓冲层5和N-漂移区4和金属发射极11；所述N-漂移区4的顶层中间区域设有P+空穴存储层8，所述P+空穴存储层8的两侧分别设有P+基区2，所述P+基区2的顶层设有N+发射区1；所述P+基区2和N+发射区1通过金属发射极11与P+空穴存储层8相接触；所述P+基区2和N+发射区1与P+空穴存储层8之间设有栅极结构，所述栅极结构包括栅电极9和栅介质层3，栅介质层3沿器件垂直方向延伸进入N-漂移区4中形成沟槽，所述栅电极9设置在沟槽中；所述栅介质层3的一侧与P+基区2、N+发射区1和N-漂移区4接触，其特征在于：所述栅介质层3的另一侧与P+空穴存储层8通过N-漂移区4相隔离；所述P+空穴存储层8中还设有N+型JFET栅极区14、P+型JFET源区13和P-型JFET沟道区15形成的JFET结构；P-型JFET沟道区15设置在P+空穴存储层8顶层的中间区域，P-型JFET沟道区(15)的宽度小于器件通态条件下JFET产生耗尽区的宽度；所述P+型JFET源区13设置在P-型JFET沟道区15的顶层，所述N+型JFET栅极区14对称设置在P+型JFET源区13的两侧且通过连接桥12与栅电极9相接触；所述P+型JFET源区13通过金属发射极11与P+基区2和N+发射区1相接触；所述金属发射极11与N-漂移区4和P-型JFET沟道区15之间以及连接桥12与N-漂移区4之间分别通过介质层10相隔离；所述P+空穴存储层8下方的N-漂移区4中具有若干个沿器件垂直方向分布的P型浮空埋层16，所述P型浮空埋层16位于P+空穴存储层8与漂移区4形成的耗尽区展宽范围内。
作为优选实施方式，本实施例中P+空穴存储层8的结深大于栅极结构(即槽栅)的深度；这样在器件正向阻断时，P型体区8能够与N-漂移区4形成耗尽区，减弱了正向阻断时栅极结构(即槽栅)底部的电场集聚现象，从而保证了槽栅型高压IGBT器件正向耐压的可靠性。
下面结合实施例对本发明原理进行详细说明：
器件正向阻断时，IGBT栅极为零电位，此时JFET沟道导通，P+空穴存储层8通过JFET沟道直接与地相连，可以有效地将P+空穴存储层8和N-漂移区4中的空穴泄漏电流泄放，避免泄漏电流和高温之间形成正反馈，提高了器件阻断状态的稳定性，因为此时MOS沟道区消失，不存在电子的注入，此时集电极金属7、N-漂移区4和P型体区8形成PNP晶体管的增益很低，P+空穴存储层8不会使得整体的泄漏电流大小增加。同时使P+空穴存储层8的结深大于栅极结构的深度，能够减弱正向阻断时槽栅底部的电场集聚现象，从而实现与浮空场限环相同的作用，但这样会使得空穴泄漏电流经过P+空穴存储层8与N-漂移区4形成的耗尽区时，造成P+空穴存储层8底部碰撞电离率显著提升，从而限制击穿电压的提升。而本实施例进一步通过在P+空穴存储层8与漂移区4形成的耗尽区展宽范围内引入P型浮空埋层16，基于降低表面电场的原理，将原耗尽区终止于P+空穴存储层8的电压分担到P型浮空埋层16，从而有效降低P+空穴存储层8底部的电场峰值，提高正向阻断能力的可靠性。
器件正向导通时，IGBT栅极为高电位，此时N+型JFET栅极区14与P-型JFET沟道区15形成耗尽层，P+空穴存储层8将不会与地电位相接。电子从MOS沟道注入到漂移区中，空穴从背部的金属集电极7注入到N-漂移区4中，N-漂移区4发生电导调制作用；同时，空穴会存储在P+空穴存储层8中，根据电中性原理，N-漂移区4中会有相应的电子，从而增强了N-漂移区4内载流子浓度，降低了器件饱和导通压降。随着空穴在P+空穴存储层8中的数量增加，P+空穴存储层8的电位有可能超过N+型JFET栅极区14的浓度，由N+型JFET栅极区14、P+空穴存储层8和N-漂移区4形成的NPN晶体管存在开启风险，特别是在器件处于短路状态时。而引入P型浮空埋层16在P+空穴存储层8下方的N-漂移区4中，与前述正向阻断时分压原理相同，其在正向导通时也会P+空穴存储层8的电位，使得P+空穴存储层8在存储空穴时，能够抑制寄生NPN发射极正偏，从而在降低器件饱和导通压降的同时提高器件的工作稳定性。
图1为传统载流子增强型IGBT器件结构，其中，浮空P型半导体区域即为P+空穴存储层8，这一结构在器件正向导通时存储过量空穴，关断时空穴通过元胞的P+基区(即P-base区)泄放空穴；在整个开关过程中，P+空穴存储层8的电位变化由于栅电容产生位移电流(即负栅电容效应)会导致栅驱动能力和开关的稳定性的降低。同时，传统器件结构中空穴存储层是浮空的，空穴在关断过程只能通过P+基区泄放到地端；若关断过程中空穴不能及时从P+空穴存储层8中抽取，会造成关断后泄漏电流过大，增加关断损耗，还易诱发热奔现象，降低器件高温条件下的关断能力。
相比之下，本发明提出的器件结构，由于P+空穴存储层8与栅极结构(即IGBT槽栅)之间通过漂移区4隔断，以此减轻了负栅电容效应；同时P-型JFET沟道区15提供了关断时P+空穴存储层8中空穴的泄放回路，因此能够提高器件高温条件下的关断能力。同时，P型浮空埋层16的引入能够调整击穿位置，具体P型浮空埋层16的数量、间距以及掺杂浓度可根据实际器件耐压要求调整优化，实现更高的击穿电压。由于P-型JFET沟道区15在P+空穴存储层8的中性区域中，因此改变P-型JFET沟道区15的掺杂浓度不会对器件的耐压造成影响。此外，本发明中的连接桥12，实际中通常采用多晶硅材料形成多晶硅桥，由于连接桥12与栅电极9同电位，通过控制连接桥12与P+空穴存储层8、N-漂移区4之间介质层10的厚度，使得N-漂移区4表面电场通过介质层10耦合至连接桥12，从而在器件正向阻断时，连接桥12能够对其下方的N-漂移区4起到场板作用，从而降低此处表面电场峰值，有利于提高耐压和降低可动离子对器件可靠性的影响。
本发明提出的器件结构决定了器件能够实现可靠的正向阻断能力，有效地抑制寄生NPN三极管开启，提高器件的击穿电压，并且能够实现更强的关断能力和更优的Eoff-Vcesat折衷关系。
为了验证本发明的有益效果，以3300V高压N沟道槽栅型IGBT设计为例，利用MEDICI软件对图1所示的传统IGBT器件结构以及图2所示本发明提出IGBT器件结构进行仿真比较，包括器件的正向阻断电压、饱和导通压降和阈值电压，对比结果如下表所示：
| 优化体内电场的IGBT结构 | 传统IGBT结构 | |
| 正向阻断电压(V) | 4459 | 3553 |
| 阈值电压(V) | 5.02 | 4.56 |
| 导通压降(V) | 1.7 | 1.7 |
图3表明，本发明提出的IGBT器件结构的正向阻断电压相比于传统结构提高了25％；由于P型浮空埋层16的引入，使得正向阻断时集中于栅极结构和P+空穴存储层8的电场被分担，如图4所示，P型浮空埋层16起到了优化体内电场的目的，有助于正向阻断电压的提升。
综上所述，本发明提供的一种优化体内电场的载流子增强型IGBT器件，相比于目前传统结构，本发明在空穴存储层中引入的JFET结构在器件正向导通时存储空穴，增强电导调制，关断时快速泄放空穴，增强关断能力；而空穴存储层下方的浮空埋层通过参数调节能够在导通时降低空穴存储层的电压，从而抑制JFET结构中寄生NPN开启的作用，关断时降低空穴存储层底部的碰撞电离率，提高器件耐压和导通时工作的可靠性。
需要特别说明的是，本发明中关于优化体内电场的载流子增强型IGBT，不仅适用于目前普遍应用的3300V～6500V的高压范围载流子增强型IGBT器件，同样适用于基于平面栅和槽栅型的中压范围的载流子增强型IGBT器件。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种优化体内电场的载流子增强型IGBT器件，其元胞结构包括从下至上依次层叠的金属集电极(7)、P+集电区(6)、N型缓冲层(5)和N-漂移区(4)和金属发射极(11)；所述N-漂移区(4)的顶层中间区域设有P+空穴存储层(8)，所述P+空穴存储层(8)的两侧分别设有P+基区(2)，所述P+基区(2)的顶层设有N+发射区(1)；所述P+基区(2)和N+发射区(1)通过金属发射极(11)与P+空穴存储层(8)相接触；所述P+基区(2)和N+发射区(1)与P+空穴存储层(8)之间设有栅极结构，所述栅极结构包括栅电极(9)和栅介质层(3)，栅介质层(3)沿器件垂直方向延伸进入N-漂移区(4)中形成沟槽，所述栅电极(9)设置在沟槽中；所述栅介质层(3)的一侧与P+基区(2)、N+发射区(1)和N-漂移区(4)接触，其特征在于：所述栅介质层(3)的另一侧与P+空穴存储层(8)通过N-漂移区(4)相隔离；所述P+空穴存储层(8)中还设有N+型JFET栅极区(14)、P+型JFET源区(13)和P-型JFET沟道区(15)形成的JFET结构；P-型JFET沟道区(15)设置在P+空穴存储层(8)顶层的中间区域，所述P+型JFET源区(13)设置在P-型JFET沟道区(15)的顶层，所述N+型JFET栅极区(14)对称设置在P+型JFET源区(13)的两侧且通过连接桥(12)与栅电极(9)相接触；所述P+型JFET源区(13)通过金属发射极(11)与P+基区(2)和N+发射区(1)相接触；所述金属发射极(11)与N-漂移区(4)和P-型JFET沟道区(15)之间以及连接桥(12)与N-漂移区(4)之间分别通过介质层(10)相隔离；所述P+空穴存储层(8)下方的N-漂移区(4)中具有若干个沿器件垂直方向分布的P型浮空埋层(16)，所述P型浮空埋层(16)位于P+空穴存储层(8)与漂移区(4)形成的耗尽区展宽范围内。
2.根据权利要求1所述的一种优化体内电场的载流子增强型IGBT器件，其特征在于：P-型JFET沟道区(15)的宽度小于器件通态条件下JFET产生耗尽区的宽度。
3.根据权利要求1所述的一种优化体内电场的载流子增强型IGBT器件，其特征在于：所述N-漂移区(4)表面电场通过介质层(10)耦合至连接桥(12)。
4.根据权利要求1所述的一种优化体内电场的载流子增强型IGBT器件，其特征在于：所述P+空穴存储层(8)的结深大于所述栅极结构的深度。
5.根据权利要求1所述的一种优化体内电场的载流子增强型IGBT器件，其特征在于：器件所用半导体的材料为单晶硅、碳化硅或者氮化镓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810550253.4A CN108493242B (zh) | 2018-05-31 | 2018-05-31 | 一种优化体内电场的载流子增强型igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810550253.4A CN108493242B (zh) | 2018-05-31 | 2018-05-31 | 一种优化体内电场的载流子增强型igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108493242A CN108493242A (zh) | 2018-09-04 |
| CN108493242B true CN108493242B (zh) | 2020-08-28 |
Family
ID=63352407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810550253.4A Expired - Fee Related CN108493242B (zh) | 2018-05-31 | 2018-05-31 | 一种优化体内电场的载流子增强型igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108493242B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220246752A1 (en) * | 2019-07-29 | 2022-08-04 | Enkris Semiconductor, Inc. | Semiconductor Structure And Manufacturing Method For The Same |
| CN110416294B (zh) * | 2019-08-29 | 2021-01-08 | 电子科技大学 | 一种高耐压低损耗超结功率器件 |
| CN113437141A (zh) * | 2021-06-24 | 2021-09-24 | 电子科技大学 | 一种具有多晶硅二极管栅极结构的浮空p区cstbt器件 |
| CN113764510B (zh) * | 2021-07-30 | 2022-09-09 | 西安电子科技大学 | 一种低关断损耗的电子注入效应增强igbt器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349224A (en) * | 1993-06-30 | 1994-09-20 | Purdue Research Foundation | Integrable MOS and IGBT devices having trench gate structure |
| CN101997020A (zh) * | 2009-08-20 | 2011-03-30 | 电力集成公司 | 带有集成电阻的高压晶体管器件 |
| CN104485328A (zh) * | 2013-01-17 | 2015-04-01 | 英飞凌科技股份有限公司 | 带有igbt单元和去饱和沟道结构的半导体器件 |
| EP2237319B1 (en) * | 1999-02-17 | 2015-04-08 | Hitachi Power Semiconductor Device, Ltd. | Seminconductor device and power converter using the same |
| CN105870181A (zh) * | 2016-06-13 | 2016-08-17 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
| CN105932055A (zh) * | 2016-06-13 | 2016-09-07 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
-
2018
- 2018-05-31 CN CN201810550253.4A patent/CN108493242B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349224A (en) * | 1993-06-30 | 1994-09-20 | Purdue Research Foundation | Integrable MOS and IGBT devices having trench gate structure |
| EP2237319B1 (en) * | 1999-02-17 | 2015-04-08 | Hitachi Power Semiconductor Device, Ltd. | Seminconductor device and power converter using the same |
| CN101997020A (zh) * | 2009-08-20 | 2011-03-30 | 电力集成公司 | 带有集成电阻的高压晶体管器件 |
| CN104485328A (zh) * | 2013-01-17 | 2015-04-01 | 英飞凌科技股份有限公司 | 带有igbt单元和去饱和沟道结构的半导体器件 |
| CN105870181A (zh) * | 2016-06-13 | 2016-08-17 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
| CN105932055A (zh) * | 2016-06-13 | 2016-09-07 | 电子科技大学 | 一种平面栅igbt及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108493242A (zh) | 2018-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10923583B2 (en) | IGBT device with MOS controllable hole path | |
| CN108493242B (zh) | 一种优化体内电场的载流子增强型igbt器件 | |
| CN108493241B (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN109728084B (zh) | 一种具有深槽电场屏蔽结构的平面栅igbt器件 | |
| EP2822038A1 (en) | Insulated gate bipolar transistor | |
| CN110277443B (zh) | 具有pnp穿通三极管的沟槽栅igbt器件 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN113838916B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN110491937B (zh) | 一种具有自偏置分离栅结构igbt | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| CN113838917B (zh) | 一种三维分离栅沟槽电荷存储型igbt及其制作方法 | |
| US20230090883A1 (en) | Three-dimensional carrier stored trench igbt and manufacturing method thereof | |
| CN109065618B (zh) | 一种具有稳固短路承受能力的igbt | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN109065619B (zh) | 一种具有低噪声低开关损耗特性的igbt器件 | |
| CN109148572B (zh) | 一种反向阻断型fs-igbt | |
| CN107516670B (zh) | 一种具有高电流上升率的栅控晶闸管 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108766998B (zh) | 一种具有凹槽栅型jfet结构的igbt器件 | |
| CN113555424B (zh) | 一种自适应低损耗功率器件 | |
| CN214588866U (zh) | 低电容igbt器件 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN111223922B (zh) | 抗闩锁绝缘栅双极晶体管器件 | |
| CN113838913A (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 |