CN108493241B - 一种具有内置jfet结构的igbt器件 - Google Patents
一种具有内置jfet结构的igbt器件 Download PDFInfo
- Publication number
- CN108493241B CN108493241B CN201810548361.8A CN201810548361A CN108493241B CN 108493241 B CN108493241 B CN 108493241B CN 201810548361 A CN201810548361 A CN 201810548361A CN 108493241 B CN108493241 B CN 108493241B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- region
- conduction type
- jfet
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 185
- 230000005684 electric field Effects 0.000 claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims abstract description 11
- 210000000746 body region Anatomy 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229920006395 saturated elastomer Polymers 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 15
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 208000033830 Hot Flashes Diseases 0.000 description 1
- 206010060800 Hot flush Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种具有内置JFET结构的IGBT器件，属于功率半导体器件技术领域。本发明提供的IGBT器件结构通过在传统槽栅型IGBT的体区引入JEFT区，JFET区等效为可变电阻，在器件正向导通时存储空穴，正向阻断时为空穴提供快速泄放回路，从而降低了器件的饱和导通压降和关断损耗，避免了器件关断后发生的短路失效现象，提高了器件的关断能力；并且，连接栅极结构与JFET区的连接桥在器件正向阻断时能够起到场板的作用，从而有效降低连接桥下方区域表面电场峰值，提高器件的耐压和工作可靠性；本发明提出内置有JFET结构的IGBT器件与现有高压IGBT器件制作工艺兼容，有利于实现产业化。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种具有内置JFET结构的IGBT器件。
背景技术
随着轨道交通、智能电网、绿色能源等领域的快速发展，绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)凭借其栅极控制简单、输入阻抗高、开关速度快、电流密度大、饱和压降低等优势，已经成为了中高功率电力电子领域的主流功率开关器件之一；同时还将继续朝着高压、大电流、高工作温度和高可靠性等方向发展。IGBT器件的高压场合应用，特别在电机驱动过程中，器件两端会经历短路情况；器件在负载短路情况下导通，导致存在短暂的温度急剧上升。而高温过程往往容易诱发器件因动态雪崩、闩锁效应、关断后漏电过大而失效。IGBT短路失效从时间上表现为立刻失效和延迟失效，延迟失效(delayed break)现目前是高压IGBT器件的常见失效模式，其本质上是由温度升高而引发的热奔现象。
现目前高压IGBT通常采用平面栅结构，并用于高铁、电力输运等对于可靠性(特别是短路能力)要求很高的场合。研究人员为了提高IGBT器件的短路能力，提出平面栅型高电导调制IGBT(HiGT)和平面栅型发射极镇流电阻IGBT(EBR-IGBT)等诸多结构。但是由于平面栅型IGBT存在寄生JFET区电阻，其本身饱和压降较大，增加了通态损耗。因此ABB和Hitachi等国外企业陆续推出槽型栅IGBT。槽型栅IGBT的元胞具有高沟道密度的特点，这就使得器件在发生短路时的短路电流相比于额定电流有更加明显的提高，因此更加容易导致高压器件因热失效而烧毁，从而降低了器件的关断可靠性。目前提升槽栅型IGBT的抗短路能力主要方法是增大元胞间距，降低电流密度，因此发展出诸如Dummy cell、Plug Cell等器件结构。然而，增大元胞间距的同时器件的导通压降也随之增大。为了解决上述矛盾，研究人员借助于发射极载流子增强技术，进一步提出浮空P-base区(Floating Pbase，FP)结构。但是，槽栅之间的FP区，在正向导通时存储过量空穴，会引入负栅电容效应在栅极产生位移电流，影响栅控制能力；关断时空穴电流泄放需要时间，使得器件的关断损耗增加。同时，空穴在关断过程中若不能及时从FP区中抽取，会造成关断后泄漏电流过大，进而诱发延迟失效，降低器件的关断能力。现有方案通过引入钳位二极管和扩散电阻等方式，为关断时的FP区空穴提供泄放通路，但是暴露出泄放效率较低、器件击穿电压受损等问题。综上所述，如何在不影响器件基本特性的基础上解决高压IGBT器件的延迟短路现象，而且兼顾关断损耗、短路承受时间和饱和导通压降的折衷关系，成为了本领域技术人员亟待解决的技术问题。
发明内容
鉴于上文所述，本发明针对现有技术高压IGBT器件的延迟短路现象，提供了一种具有内置JFET结构的IGBT器件，通过在体区中引入JFET区为关断时的空穴提供泄放路径，以此降低饱和导通压降和关断损耗，提升高压IGBT器件的关断能力。
为了实现上述目的，本发明提供如下技术方案：
一种具有内置JFET结构的IGBT器件，其元胞结构包括从下至上依次层叠设置的金属集电极7、第一导电类型半导体集电区6、第二导电类型半导体缓冲层5、第二导电类型半导体漂移区4和金属发射极11；所述第二导电类型半导体漂移区4的顶层具有第一导电类型半导体体区8、第一导电类型半导体基区2、第二导电类型半导体发射区1和栅极结构；所述第一导电类型半导体体区8位于第二导电类型半导体漂移区4顶层的中间区域；所述第一导电类型半导体基区2分别位于第二导电类型半导体漂移区4顶层两侧的区域，所述第一导电类型半导体基区2的顶层具有第二导电类型半导体发射区1；所述栅极结构位于第二导电类型半导体发射区1和第一导电类型半导体基区2与第一导电类型半导体体区8之间；所述栅极结构包括栅电极9和栅介质层3，所述栅介质层3沿器件垂直方向延伸进入第二导电类型半导体漂移区4中形成沟槽，所述栅电极9设于沟槽中；所述栅极结构的一侧通过栅介质层3与第一导电类型半导体基区2、第二导电类型半导体发射区1和第二导电类型半导体漂移区4相接触，所述栅极结构的另一侧通过栅介质层3与第二导电类型半导体漂移区4接触且与第一导电类型半导体体区8相隔离；所述第一导电类型半导体体区8的部分上表面、第一导电类型半导体基区2的上表面以及第二导电类型半导体发射区1的上表面均具有金属发射极11；其特征在于：
第一导电类型半导体体区8顶层中具有第二导电类型半导体区12和第一导电类型半导体区13形成的JFET结构；所述第一导电类型半导体区13作为JFET结构的源极区，设置在第一导电类型半导体体区8顶层的中间区域，所述第二导电类型半导体区12作为JFET结构的栅极区，对称设置在所述第一导电类型半导体区13的两侧；所述第一导电类型半导体区13通过金属发射极11分别与第二导电类型半导体发射区1和第一导电类型半导体基区2短接；所述第二导电类型半导体区12通过连接桥14与栅电极9相连；所述连接桥14与第一导电类型半导体体区8、第二导电类型半导体漂移区4及金属发射极11之间通过介质层10相隔离。
进一步的是，本发明中对称设置的第二导电类型半导体区12之间的宽度小于器件在通态条件下JFET产生的耗尽区宽度，第一导电类型半导体体区8与第二导电类型半导体区12二者结深之差大于正向阻断时第一导电类型半导体体区8内的耗尽区宽度。
进一步的是，本发明中栅极结构的深度小于第一导电类型半导体体区8的结深。
进一步的是，本发明中通过控制连接桥14与第一导电类型半导体体区8、第二导电类型半导体漂移区4之间的介质层10的厚度，使得第二导电类型半导体漂移区4表面电场通过介质层10耦合至连接桥14，从而使得连接桥14在器件正向阻断时起到场板作用，降低该处表面电场峰值，以此提高耐压和降低可动离子对器件可靠性的影响。
进一步的是，本发明中第一导电类型半导体体区8的掺杂方式为非均匀掺杂或者均匀掺杂。
进一步的是，本发明中第一导电类型半导体或者第二导电类型半导体的材料为单晶硅、碳化硅或者氮化镓。
进一步的是，本发明中第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
进一步的是，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
本发明第一导电类型半导体体区8中内置的JFET结构需要满足以下条件：
1第一导电类型半导体体区8与栅极结构之间通过第二导电类型半导体漂移区4隔断；
2第二导电类型半导体区12位于正向阻断时第一导电类型半导体体区8的中性区域；
3JFET结构中左右对称的第二导电类型半导体区12与第一导电类型半导体体区8即JFET沟道区产生的耗尽层宽度能将沟道区完全阻断。
相比现有技术，本发明的有益效果在于：
(1)本发明通过在体区引入JFET区，JFET区等效为可变电阻，在器件正向导通时存储空穴，正向阻断时为空穴提供快速泄放回路，从而降低了器件的饱和导通压降和关断损耗，避免了器件关断后发生的短路失效现象，提高了器件的关断能力。
(2)本发明通过控制连接桥与漂移区之间的介质层的厚度，使得连接桥在器件正向阻断时起到场板的作用，从而有效降低连接桥下方区域表面电场峰值，提高器件的耐压和工作可靠性。
(3)本发明提出内置有JFET结构的IGBT器件与现有高压IGBT器件制作工艺兼容，有利于实现产业化。
附图说明
图1是传统槽栅型IGBT器件的元胞结构示意图。
图2是本发明实施例提供的一种具有内置JFET结构的IGBT的元胞结构示意图。
图3是本发明实施例提供的IGBT元胞结构与传统槽栅型IGBT元胞结构的饱和导通压降对比图。
图4是是本发明实施例提供的IGBT元胞结构与传统槽栅型IGBT元胞结构的饱和导通压降和关断损耗折衷关系对比图。
图5是是本发明实施例提供的IGBT元胞结构与传统槽栅型IGBT元胞结构的表面峰值电场对比图。
图中：1为第二导电类型半导体发射区，2为第一导电类型半导体基区，3为栅介质层，4为第二导电类型半导体漂移区，5为第二导电类型半导体缓冲层，6为第一导电类型半导体集电区，7为金属集电极，8为第一导电类型半导体体区，9为栅电极，10为介质层，11为金属发射极，12为第二导电类型半导体区，13为第一导电类型半导体区，14为连接桥。
具体实施方式
下面结合说明书附图和具体实施方式对本发明的技术方案进行详细、清楚的阐述：
实施例：
一种具有内置JFET结构的IGBT器件，如图2所示，其元胞结构包括从下至上依次层叠设置的金属集电极7、第一导电类型半导体集电区6、第二导电类型半导体缓冲层5、第二导电类型半导体漂移区4和金属发射极11；所述第二导电类型半导体漂移区4的顶层具有第一导电类型半导体体区8、第一导电类型半导体基区2、第二导电类型半导体发射区1和栅极结构；所述第一导电类型半导体体区8位于第二导电类型半导体漂移区4顶层的中间区域；所述第一导电类型半导体基区2分别位于第二导电类型半导体漂移区4顶层两侧的区域，所述第一导电类型半导体基区2的顶层具有第二导电类型半导体发射区1；所述栅极结构位于第二导电类型半导体发射区1和第一导电类型半导体基区2与第一导电类型半导体体区8之间；所述栅极结构包括栅电极9和栅介质层3，所述栅介质层3沿器件垂直方向延伸进入第二导电类型半导体漂移区4中形成沟槽，所述栅电极9设于沟槽中；所述栅极结构的深度小于第一导电类型半导体体区8的结深；所述栅极结构的一侧通过栅介质层3与第一导电类型半导体基区2、第二导电类型半导体发射区1和第二导电类型半导体漂移区4相接触，所述栅极结构的另一侧通过栅介质层3与第二导电类型半导体漂移区4接触且与第一导电类型半导体体区8相隔离；所述第一导电类型半导体体区8的部分上表面、第一导电类型半导体基区2的上表面以及第二导电类型半导体发射区1的上表面均具有金属发射极11；第一导电类型半导体体区8顶层中具有第二导电类型半导体区12和第一导电类型半导体区13形成的JFET结构；所述第一导电类型半导体区13作为JFET结构的源极区，设置在第一导电类型半导体体区8顶层的中间区域，所述第二导电类型半导体区12作为JFET结构的栅极区，对称设置在所述第一导电类型半导体区13的两侧；对称设置的第二导电类型半导体区12之间的宽度小于器件通态条件JFET结构产生的耗尽区宽度，第一导电类型半导体体区8与第二导电类型半导体区12二者结深之差大于器件正向阻断时第一导电类型半导体体区8内的耗尽区宽度；所述第一导电类型半导体区13通过金属发射极11分别与第二导电类型半导体发射区1和第一导电类型半导体基区2短接；所述第二导电类型半导体区12通过连接桥14与栅电极9相连；所述连接桥14与第一导电类型半导体体区8、第二导电类型半导体漂移区4及金属发射极11之间通过介质层10相隔离。
本领域技术人员公知的是，上述技术方案中第一导电半导体类型为P型半导体而第二导电类型半导体类型为N型半导体时，本发明提供的器件为N沟道IGBT器件；上述技术方案中第一导电类型半导体为N型半导体时而第二导电类型半导体为P型半导体时，本发明提供的器件为P沟道IGBT器件。
下面具体以N沟道高压IGBT器件为例，详细说明本发明提供的IGBT的工作原理：
本发明提出的IGBT器件元胞结构中P型体区8与栅极结构(即槽型栅)之间没有之间相接触，而是通过N-漂移区4相隔离，这样减轻了器件正向导通时空穴积累产生的电压变化，进而抑制了其通过栅极电容产生的位移电流对栅电极驱动的影响。
栅压为正时，MOS沟道区形成反型沟道，IGBT器件处于正向导通模式：
由于P型体区8中所引入JFET结构的重掺杂的N型半导体区12(N+区)与栅电极9通过连接桥14相连，且JFET的沟道区被P型体区8与重掺杂的N型半导体区12所形成的耗尽层夹断；此时，P型体区8与N型发射区1的电位连接被阻断，P型体区8的电位等效为浮动电位，其作用与图1所示传统结构的P型体区8作用相同。此时，从背面金属集电极7注入的空穴将会逐渐在P型体区8中积累，使得P型体区8下面N-漂移区4内载流子浓度增强，电导调制作用增强，降低器件导通压降。同时，连接桥14由于正向栅压的注入增强作用，会在其下方N-漂移区4中积累电子，进一步增强电导调制作用，降低饱和导通压降。
栅压为零或负时，MOS沟道区消失，IGBT器件进入正向阻断模式：
P型体区8和P型基区2分别与N-漂移区4之间形成耗尽层，器件关断时，JFET结构的重掺杂的N型半导体区12随着栅极电压的降低而降低，此时JFET区的沟道展宽，P型体区8通过沟道区直接与金属发射极11相连，此时集电极金属7、N-漂移区4和P型体区8形成PNP三级管结构；器件正向导通时，存储在P型体区8的空穴，将会迅速通过与低电位相连的金属发射极11泄放。
相比如图1所示的槽栅型IGBT结构，本发明提出器件结构的空穴泄放速度更快。这有利于降低器件的关断损耗和抑制关断后因泄漏电流过大引发的热奔现象，特别是器件处于短路条件下，关断后空穴的快速泄放将会阻断泄漏电流和温度之间形成正反馈，从而有效提升高压IGBT器件在正向阻断状态下的热稳定性，显著提高器件的关断可靠性。
同时，因为JFET结构的重掺杂的N型半导体区12位于P型体区8与N-漂移区4形成的耗尽区之外区域，即正向阻断时P型体区8的中性区域，所以将不会对器件的正向耐压产生影响；而进一步使得P型体区8的结深大于栅极结构的深度，这样在器件正向阻断时，P型体区8能够与N-漂移区4形成耗尽区，减弱了正向阻断时栅极结构(即槽栅)底部电场集聚现象，从而保证了槽栅型高压IGBT器件正向耐压的可靠性。
此外，本发明中的连接桥14，实际中通常采用多晶硅材料形成多晶硅桥，所述连接桥14与栅电极9同电位，通过控制连接桥14与P型体区8、N-漂移区4之间的介质层10的厚度，使得N-漂移区4表面电场通过介质层10耦合至连接桥14，从而在器件正向阻断时，连接桥14能够对其下方的N-漂移区4起到场板作用，降低了该处表面电场峰值，有利于提高耐压和降低可动离子对器件可靠性的影响。
为了验证本发明的有益效果，下面以3300V高压N沟道槽栅型IGBT为例，利用MEDICI软件对本发明实施例提供的如图2所示的IGBT器件和如图1所示传统槽栅型IGBT器件进行仿真比较，对比结果如下表1所示：
| 内置JFET结构的IGBT | 传统IGBT结构 | |
| 正向阻断电压(V) | 4324 | 4325 |
| 阈值电压(V) | 4.4 | 4.85 |
| 导通压降(V) | 1.68 | 2.97 |
表1
传统槽栅型IGBT器件结构由于P型体区8接地，在导通时空穴会直接泄放到地端，失去了空穴存储作用，减弱了N-漂移区内电导调制作用，所以饱和导通压降和与阈值电压较高。结合图3和图4的仿真结果可更清楚地看出：本发明提供的IGBT结构具有更低的饱和导通压降，同时对于关断损耗和饱和导通压降间的折衷关系(即Eoff-Vcesat)，本发明提供的IGBT结构更接近坐标轴，如此表明：相比于传统槽栅型IGBT结构，本发明提出的内置JFET结构的IGBT器件在获得更低饱和导通压降的同时也具有更低的关断损耗。
从图5示出的表面峰值电场数值的对比结果上可以看出，相比于传统结构，本发明提出的IGBT器件结构中连接桥在器件正向阻断时，能够显著降低表面最高峰值电场，从而提升器件耐压的可靠性，从而证实了本发明提出IGBT器件中连接桥能够起到场板作用。
综上所述，本发明提供的一种具有内置JFET结构的IGBT，相比于目前传统结构，所引入的JFET区等效为可变电阻，对于N沟道器件而言，器件在正向导通时存储空穴，增强电导调制，降低了饱和导通压降；器件在关断时快速泄放空穴，有效地降低器件关断损耗和关断后的泄漏电流，能获得更好的导通压降和关断损耗间的折衷关系，增强关断能力；所引入的连接桥能够在器件正向阻断时起到场板作用，降低表面电场，提高器件耐压可靠性。
需要特别说明的是，本发明中关于内置JFET结构的IGBT，不仅适用于目前普遍应用的3300V～6500V的高压IGBT器件，同样适用于基于平面栅和槽栅型的中压范围的IGBT器件。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种具有内置JFET结构的IGBT器件，其元胞结构包括从下至上依次层叠设置的金属集电极(7)、第一导电类型半导体集电区(6)、第二导电类型半导体缓冲层(5)、第二导电类型半导体漂移区(4)和金属发射极(11)；所述第二导电类型半导体漂移区(4)的顶层具有第一导电类型半导体体区(8)、第一导电类型半导体基区(2)、第二导电类型半导体发射区(1)和栅极结构；所述第一导电类型半导体体区(8)位于第二导电类型半导体漂移区(4)顶层的中间区域；所述第一导电类型半导体基区(2)分别位于第二导电类型半导体漂移区(4)顶层两侧的区域，所述第一导电类型半导体基区(2)的顶层具有第二导电类型半导体发射区(1)；所述栅极结构位于第二导电类型半导体发射区(1)和第一导电类型半导体基区(2)与第一导电类型半导体体区(8)之间；所述栅极结构包括栅电极(9)和栅介质层(3)，所述栅介质层(3)沿器件垂直方向延伸进入第二导电类型半导体漂移区(4)中形成沟槽，所述栅电极(9)设于沟槽中；所述栅极结构的一侧通过栅介质层(3)与第一导电类型半导体基区(2)、第二导电类型半导体发射区(1)和第二导电类型半导体漂移区(4)相接触，所述栅极结构的另一侧通过栅介质层(3)与第二导电类型半导体漂移区(4)接触且与第一导电类型半导体体区(8)相隔离；所述第一导电类型半导体体区(8)的部分上表面、第一导电类型半导体基区(2)的上表面以及第二导电类型半导体发射区(1)的上表面均具有金属发射极(11)；其特征在于：
第一导电类型半导体体区(8)顶层中具有第二导电类型半导体区(12)和第一导电类型半导体区(13)形成的JFET结构；所述第一导电类型半导体区(13)作为JFET结构的源极区，设置在第一导电类型半导体体区(8)顶层的中间区域，所述第二导电类型半导体区(12)作为JFET结构的栅极区，对称设置在所述第一导电类型半导体区(13)的两侧；所述第一导电类型半导体区(13)通过金属发射极(11)分别与第二导电类型半导体发射区(1)和第一导电类型半导体基区(2)短接；所述第二导电类型半导体区(12)通过连接桥(14)与栅电极(9)相连；所述连接桥(14)与第一导电类型半导体体区(8)、第二导电类型半导体漂移区(4)及金属发射极(11)之间通过介质层(10)相隔离。
2.根据权利要求1所述的一种具有内置JFET结构的IGBT器件，其特征在于：对称设置的第二导电类型半导体区(12)之间的宽度小于器件通态条件下JFET产生的耗尽区宽度；第一导电类型半导体体区(8)与第二导电类型半导体区(12)二者结深之差大于正向阻断时第一导电类型半导体体区(8)内的耗尽区宽度。
3.根据权利要求1所述的一种具有内置JFET结构的IGBT器件，其特征在于：所述第二导电类型半导体漂移区(4)表面电场通过介质层(10)耦合至连接桥(14)。
4.根据权利要求1所述的一种具有内置JFET结构的IGBT器件，其特征在于：所述栅极结构的深度小于第一导电类型半导体体区(8)的结深。
5.根据权利要求1所述的一种具有内置JFET结构的IGBT器件，其特征在于：所述第一导电类型半导体体区(8)的掺杂方式为非均匀掺杂或者均匀掺杂。
6.根据权利要求1所述的一种具有内置JFET结构的IGBT器件，其特征在于：所述第一导电类型半导体或者所述第二导电类型半导体的材料为单晶硅、碳化硅或者氮化镓。
7.根据权利要求1至6任一项所述的一种具有内置JFET结构的IGBT器件，其特征在于：所述第一导电类型半导体为P型半导体，所述第二导电类型半导体为N型半导体。
8.根据权利要求1至6任一项所述的一种具有内置JFET结构的IGBT器件，其特征在于：所述第一导电类型半导体为N型半导体，所述第二导电类型半导体为P型半导体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810548361.8A CN108493241B (zh) | 2018-05-31 | 2018-05-31 | 一种具有内置jfet结构的igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810548361.8A CN108493241B (zh) | 2018-05-31 | 2018-05-31 | 一种具有内置jfet结构的igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108493241A CN108493241A (zh) | 2018-09-04 |
| CN108493241B true CN108493241B (zh) | 2020-09-29 |
Family
ID=63351798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810548361.8A Active CN108493241B (zh) | 2018-05-31 | 2018-05-31 | 一种具有内置jfet结构的igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108493241B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310983B (zh) * | 2019-07-31 | 2024-02-23 | 电子科技大学 | 一种超结vdmos器件 |
| CN113764510B (zh) * | 2021-07-30 | 2022-09-09 | 西安电子科技大学 | 一种低关断损耗的电子注入效应增强igbt器件 |
| CN113964196B (zh) * | 2021-10-20 | 2023-01-20 | 重庆平创半导体研究院有限责任公司 | 一种耗尽型功率半导体结构、串联结构和加工工艺 |
| CN113823679A (zh) * | 2021-11-23 | 2021-12-21 | 成都蓉矽半导体有限公司 | 栅控二极管整流器 |
| CN117199120B (zh) * | 2023-11-07 | 2024-01-23 | 上海功成半导体科技有限公司 | Igbt器件结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767211A (zh) * | 2001-06-11 | 2006-05-03 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
| CN101997020A (zh) * | 2009-08-20 | 2011-03-30 | 电力集成公司 | 带有集成电阻的高压晶体管器件 |
| JP2012169386A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN102714224A (zh) * | 2009-11-03 | 2012-10-03 | 克里公司 | 具有选择性掺杂的jfet区的功率半导体器件及形成这样的器件的相关方法 |
| CN104409485A (zh) * | 2014-12-05 | 2015-03-11 | 国家电网公司 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
| CN104485328A (zh) * | 2013-01-17 | 2015-04-01 | 英飞凌科技股份有限公司 | 带有igbt单元和去饱和沟道结构的半导体器件 |
-
2018
- 2018-05-31 CN CN201810548361.8A patent/CN108493241B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767211A (zh) * | 2001-06-11 | 2006-05-03 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
| CN101997020A (zh) * | 2009-08-20 | 2011-03-30 | 电力集成公司 | 带有集成电阻的高压晶体管器件 |
| CN102714224A (zh) * | 2009-11-03 | 2012-10-03 | 克里公司 | 具有选择性掺杂的jfet区的功率半导体器件及形成这样的器件的相关方法 |
| JP2012169386A (ja) * | 2011-02-11 | 2012-09-06 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN104485328A (zh) * | 2013-01-17 | 2015-04-01 | 英飞凌科技股份有限公司 | 带有igbt单元和去饱和沟道结构的半导体器件 |
| CN104409485A (zh) * | 2014-12-05 | 2015-03-11 | 国家电网公司 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108493241A (zh) | 2018-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108493241B (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN109768080B (zh) | 一种具有mos控制空穴通路的igbt器件 | |
| CN111816699B (zh) | 一种具有自适应性的soi ligbt器件 | |
| CN110277443B (zh) | 具有pnp穿通三极管的沟槽栅igbt器件 | |
| CN108493242B (zh) | 一种优化体内电场的载流子增强型igbt器件 | |
| CN109065618B (zh) | 一种具有稳固短路承受能力的igbt | |
| CN109065609B (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN109728084B (zh) | 一种具有深槽电场屏蔽结构的平面栅igbt器件 | |
| CN107293585B (zh) | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN112928156B (zh) | 一种浮空p柱的逆导型槽栅超结IGBT | |
| CN111816698B (zh) | 一种集成有齐纳二极管和集电极pmos结构的功率器件 | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| CN110993687A (zh) | 一种超结逆导型栅控双极型器件 | |
| CN114256331A (zh) | 一种具有异质结的超结逆导型igbt | |
| CN109065619B (zh) | 一种具有低噪声低开关损耗特性的igbt器件 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN108766998B (zh) | 一种具有凹槽栅型jfet结构的igbt器件 | |
| CN111180518A (zh) | 一种具有两种导电模式的超结mosfet | |
| CN113707716B (zh) | 一种具有多浮空场板的自适应soi ligbt器件 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN112928155B (zh) | 一种浮空p柱的槽栅超结IGBT | |
| CN108172610B (zh) | 一种具有内置镇流电阻的高压igbt器件 | |
| CN110265477B (zh) | 具有pnp穿通三极管的igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |