CN104409485A - 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 - Google Patents
具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 Download PDFInfo
- Publication number
- CN104409485A CN104409485A CN201410737058.4A CN201410737058A CN104409485A CN 104409485 A CN104409485 A CN 104409485A CN 201410737058 A CN201410737058 A CN 201410737058A CN 104409485 A CN104409485 A CN 104409485A
- Authority
- CN
- China
- Prior art keywords
- knot
- well region
- planar gate
- oxide
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000005289 physical deposition Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 239000003513 alkali Substances 0.000 claims description 3
- 238000005234 chemical deposition Methods 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000002203 pretreatment Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 abstract description 9
- 238000012360 testing method Methods 0.000 abstract description 9
- 230000009467 reduction Effects 0.000 abstract description 7
- 230000005669 field effect Effects 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000009514 concussion Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种具有低反向传输电容抗闩锁结构的平面栅IGBT及制造方法，本发明在常规方法基础上对P阱注入进行改进，在P阱总注入剂量和总推阱时间不变的情况下采用P阱多次注入，多次推结方式，使得N+区下方P阱浓度更高，更有效的降低空穴电流流经路径的电阻，有效抑制IGBT器件大电流状态下的闩锁现象，电阻的降低同时可以降低通态压降。本发明在JFET区上方添加一层厚度1.0-1.5μm的场氧化层，减小IGBT器件的反向传输电容，降低器件关断时反向传输电容的放电时间，减小关断损耗；通过减小IGBT器件的反向传输电容同样可以达到避免短路测试时发生LC震荡的目的。
Description
技术领域
本发明涉及一种功率半导体器件及其制造方法，具体讲涉及一种具有低反向传输电容抗闩锁结构的平面栅IGBT及制造方法。
背景技术
功率半导体器件是实现电能的传输、转换及其过程控制的核心部件，它使得电能更高效、更节能、更环保地使用，将“粗电”变为“精电”，因此它是节能减排的基础技术和核心技术。在新一代功率半导体器件中，由于绝缘栅双极晶体管(IGBT)器件同时具有单极性器件和双极性器件的优点，驱动电路简单，控制电路功耗和成本低，通态压降低，器件自身损耗小，使得IGBT器件已成为大功率电力电子技术中的首选器件。
IGBT器件有源区是由许多表面MOSFET结构的元胞单位构成，其中N+区下方P阱注入浓度决定了电阻R的大小，浓度越大，电阻越小。正常情况下电流流向将按图1中实线箭头所示，但如果R过大，当有电流流过时，R上的电压超过J1结的开启电压，将导致J1结导通，电流流向按图1中虚线箭头所示，IGBT发生闩锁，从而导致器件失效。为了解决这个问题常规方法在P阱、N阱注入后再注一次形成P+区，其中P阱注入工艺采用一次注入，一次推结方式。一次注入一次推结方式形成的N+区下方P阱浓度依然不够高，不能有效的降低空穴电流流经路径的电阻，当在短路等大电流状态下依然存在闩锁(Latch-up)的风险。
IGBT的开关快慢最终体现在对表面MOSFET结构自带的内部电容的充放电速度上，其中JFET区上方氧化层厚度影响反向传输电容大小，电容越大，放电速度越慢，器件关断损耗越大；同时在器件进行短路测试时，由于测试电路存在寄生电感L，容易发生LC震荡，常规方法是在栅极和发射极之间外加一个电容，这给测试带来了不便。
发明内容
针对现有技术的不足，本发明的目的是提供一种具有低反向传输电容抗闩锁结构的平面栅IGBT及制造方法，本发明在常规方法基础上对P阱注入进行改进，在P阱总注入剂量和总推阱时间不变的情况下采用P阱多次注入，多次推结方式，此种方法较一次注入一次推结方式N+区下方P阱浓度更高，更有效的降低空穴电流流经路径的电阻，有效抑制IGBT器件大电流状态下的闩锁(Latch-up)现象，电阻的降低同时可以降低通态压降；本发明在JFET区上方添加一层厚度1.0-1.5μm的场氧化层，减小IGBT器件的反向传输电容，降低器件关断时反向传输电容的放电时间，减小关断损耗，通过减小IGBT器件的反向传输电容同样可以达到避免短路测试时发生LC震荡的目的。
本发明的目的是采用下述技术方案实现的：
本发明提供一种具有低反向传输电容抗闩锁结构的平面栅IGBT，所述平面栅IGBT包括衬底、衬底表面上的场氧化层和栅氧化层、沉积在栅氧化层上的多晶硅栅极以及栅氧化层与衬底之间的P阱区，位于P阱区表面的N阱区，从下到上依次设置于P阱区内P+型掺杂区和N+型掺杂区，结型场效应JFET区位于两个P阱之间；其改进之处在于，所述P阱区通过多次注入及推结工艺形成，注入总剂量在6E13-8E13之间，在所述结型场效应JFET区上生长有氧化层；
所述衬底为均匀掺杂的N型单晶硅片衬底，所述N型单晶硅片衬底浓度需根据不同的电压等级进行选择。
进一步地，所述平面栅IGBT包括设置于多晶硅栅极上方的隔离氧化层、设置于隔离氧化层结构上方的正面金属电极、位于隔离氧化层和多晶硅栅之间的Spacer结构以及从上到下依次设置于衬底N-层下方的P+集电区和背面金属电极。
进一步地，在所述衬底N-层生长有场氧化层，所述场氧化层的厚度为1.0-1.5μm，其刻蚀角度为30°。
进一步地，对栅氧化层上形成的多晶硅栅电极刻蚀开口，通过注入方式进行P型掺杂，再进行温度为1050℃-1150℃之间的退火推结形成P阱区，P阱区的注入和推结次数均为3，注入总剂量在6E13-8E13之间，按1:2:3比例进行注入，推结总时间140分钟-240分钟，按1:1:1时间比例进行推结，将P型掺杂推结到4至6μm，即形成P阱区；在P阱形成后进行N型注入形成N阱区。
进一步地，所述P+集电区的结深为0.5至1μm。
本发明还提供一种具有低反向传输电容抗闩锁结构的平面栅IGBT的制造方法，其改进之处在于，所述平面栅IGBT的JFET区上方添加厚度1.0-1.5μm的场氧化层，P阱区通过多次注入及推结工艺形成，所述方法包括下述步骤：
(一)对N型单晶硅片衬底预处理：所述N型单晶硅片衬底的N杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降进行选择，并通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理；
(二)制造场氧化层：采用温度1050℃-1150℃的高温氧化，在N型单晶硅片衬底表面生长氧化层，厚度为1.0-1.5μm，生长完成之后进行光刻和湿法刻蚀，其刻蚀角度为30°；
(三)制造栅氧化层和多晶硅栅电极：对N型单晶硅片衬底进行高温氧化，在硅片表面生长0.1至0.2μm的氧化膜，并采用淀积方式生长多晶硅，再对栅氧化层和多晶硅栅电极进行光刻和刻蚀；
(四)制造P阱区和N阱区：对栅氧化层上形成的多晶硅栅电极开口通过注入方式进行P型掺杂，再进行高温退火推结，P型注入及推结均为3次，注入总剂量保持不变，按1:2:3比例进行注入，推结总时间不变，按1：1：1时间比例进行推结，最终将P型掺杂推结到4至6μm，形成P阱区结构，P阱区形成后进行N型注入形成N阱区；
(五)制造P+型掺杂区和N+型掺杂区：在多晶硅栅电极上通过淀积方式生长氧化膜，全面反刻形成Spacer结构，采用自对准离子注入方式依次进行P+掺杂和N+掺杂，形成P+型掺杂区和N+型掺杂区；
(六)制造正面金属电极：在多晶硅栅电极上使用化学淀积方式生长硼磷掺杂玻璃膜质，进行接触孔的光刻和刻蚀形成隔离氧化层结构，用来隔离多晶硅栅电极及正面金属E电极，在隔离氧化层结构上使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成正面金属电极；在正面金属电极上采用淀积和涂布方式生长钝化层，采用光刻和刻蚀方式，打开焊接窗口，以保证平面栅IGBT正面的发射极、栅极电性连接，完成正面金属电极连接；
(七)制造背面P+集电区：对进行完步骤(一)至(六)的N型单晶硅片衬底进行背面研磨减薄，再进行湿法刻蚀洗净，在硅片背面采用离子注入方式进行P+集电区域的杂质生成，接着进行退火工艺，离子的激活与推结，推结到0.5至1μm的结深；
(八)制造背面金属电极：采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。
进一步地，所述步骤(一)中，平面栅IGBT的击穿电压为600V至6500V。
进一步地，所述步骤(三)中，当对多晶硅栅电极电压开启或者关断时，多晶硅栅电极对其下的场氧化层进行充电或者放电，场氧化层相当于平板电容，其电容大小取决于其厚度，厚度越大，电容越小，电容值用下述表达式表示：
C＝εS/d (1)；
其中：ε是介电常数，S是场氧化层表面积，d是场氧化层厚度。
与现有技术比，本发明达到的有益效果是：
1、本发明在常规方法基础上对P阱注入进行改进，在P阱总注入剂量和总推阱时间不变的情况下采用P阱多次注入，多次推结方式，此种方法较一次注入一次推结方式N+区下方P阱浓度更高，更有效的降低空穴电流流经路径的电阻，有效抑制IGBT器件大电流状态下的闩锁(Latch-up)现象，电阻的降低同时可以降低通态压降。
2、通过在JFET区上方增加一层场氧化层，可以降低IGBT器件的反向传输电容，有利于降低电路LC震荡风险，同时可以降低器件关断时反向传输电容的放电时间，减小关断损耗。
3、所采用的制造加工工艺为IGBT芯片通用工艺，易实现。
附图说明
图1是本发明提供的具有低反向传输电容抗闩锁结构的平面栅IGBT纵剖面示意图；
图2是本发明提供的采用3次注入推结的P阱方法和P阱常规方法注入后N+区下方P型浓度分布示意图；
其中：01-N型单晶硅片衬底，02-场氧化层，03-栅氧化层，04-多晶硅栅电极，05-P阱区、06-N阱区，07-Spacer结构，08-P+型掺杂区，09-N+型掺杂区，10-隔离氧化层，11-正面金属电极E，12-P+集电区，13-背面金属电极C，14-JFET区，J1-PN结区。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
本发明提供一种具有低反向传输电容抗闩锁结构的平面栅IGBT，所述平面栅IGBT包括衬底01、衬底表面上的场氧化层02和栅氧化层03、沉积在栅氧化层03上的多晶硅栅极04以及栅氧化层03与衬底01之间的P阱区05，位于P阱区05表面的N阱区06，从下到上依次设置于P阱区05内P+型掺杂区08和N+型掺杂区09，JFET区位于两个P阱区05之间；所述P阱区05通过多次注入及推结工艺形成，注入总剂量在6E13-8E13之间，在所述结型场效应JFET区14上生长有场氧化层02；
所述衬底01为均匀掺杂的N型单晶硅片衬底，所述N型单晶硅片衬底浓度需根据不同的电压等级进行选择。
平面栅IGBT包括设置于多晶硅栅极上方的隔离氧化层10结构、设置于隔离氧化层10结构上方的正面金属电极11、位于隔离氧化层10结构和多晶硅栅04之间的Spacer结构07以及从上到下依次设置于衬底N-层下方的P+集电区12和背面金属电极13。具有低反向传输电容抗闩锁结构的平面栅IGBT纵剖面示意图如图1所示。
本发明还提供一种具有低反向传输电容抗闩锁结构的平面栅IGBT的制造方法，包括下述步骤：
(一)对N型单晶硅片衬底01预处理：所述N型单晶硅片衬底的N杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降需求(600V至6500V)进行选择，并通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理；
(二)制造场氧化层02：采用温度为1050℃-1150℃进行高温氧化，在N型单晶硅片衬底表面生长氧化层，厚度为1.0-1.5μm，生长完成之后进行光刻和湿法刻蚀，氧化层刻蚀角度越平缓越好，最终角度约为30°；
(三)制造栅氧化层03和多晶硅栅电极04：对N型单晶硅片衬底进行高温氧化，在硅片表面生长0.1至0.2μm的氧化膜，并采用淀积方式生长多晶硅，再对栅氧化层03和多晶硅栅电极04进行光刻和刻蚀；当对多晶硅栅电极电压开启或者关断时，多晶硅栅电极对其下的场氧化层进行充电或者放电，场氧化层相当于平板电容，其电容大小取决于其厚度，厚度越大，电容越小，电容值用下述表达式表示：
C＝εS/d (1)；
其中：ε是介电常数，S是场氧化层的表面积，d是场氧化层厚度。
(四)制造P阱区05和N阱区06：对栅氧化层03上形成的多晶硅栅电极04开口通过注入方式进行P型掺杂，再进行高温退火推结，P型注入及推结均为3次，注入总剂量保持不变，按1:2:3比例进行注入，推结总时间不变，按1：1：1时间比例进行推结，最终将P型掺杂推结到4至6μm，形成P阱区05结构，P阱区05形成后进行N型注入形成N阱区06；
(五)制造P+型掺杂区08和N+型掺杂区09：在多晶硅栅电极上通过淀积方式生长隔离氧化膜，全面反刻形成Spacer结构07，保证接触孔穿通N+、但不能刻穿P+；采用自对准离子注入方式依次进行P+掺杂和N+掺杂，形成P+型掺杂区08和N+型掺杂区09；
(六)制造正面金属电极11：在多晶硅栅电极上使用化学淀积方式生长硼磷掺杂玻璃膜质，进行接触孔的光刻和刻蚀形成隔离氧化层结构，用来隔离多晶硅栅电极及正面金属电极，在隔离氧化层结构上使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，去除不需要的金属部分，形成正面金属电极；在正面金属电极上采用淀积和涂布方式生长钝化层，采用光刻和刻蚀方式，打开焊接窗口，以保证平面栅IGBT正面的发射极、栅极电性连接，完成正面金属电极连接；
(七)制造背面P+集电区12：对进行完步骤(一)至(六)的N型单晶硅片衬底进行背面研磨减薄，再进行湿法刻蚀洗净，在硅片背面采用离子注入方式进行P+集电区域的杂质生成，接着进行退火工艺，离子的激活与推结，推结到0.5至1μm的结深；
(八)制造背面金属电极13：采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。
采用3次注入推结的P阱方法和P阱常规方法注入后N+区下方P型浓度分布示意图如图2所示，本发明在常规方法基础上对P阱注入进行改进，在P阱总注入剂量和总推阱时间不变的情况下采用P阱多次注入，多次推结方式，此种方法较一次注入一次推结方式N+区下方P阱浓度更高(见图2，沿直线AA’方向切开，L段P型浓度分布发明方法浓度更高)，更有效的降低空穴电流流经路径的电阻，有效抑制IGBT器件大电流状态下的闩锁(Latch-up)现象，电阻的降低同时可以降低通态压降。IGBT的开关快慢最终体现在对表面MOSFET结构自带的内部电容的充放电速度上，其中JFET区氧化层厚度影响反向传输电容大小，本发明在JFET区上方添加一层厚度1.0-1.5μm的场氧化层，减小IGBT器件的反向传输电容，降低器件关断时反向传输电容的放电时间，减小关断损耗；同时在器件进行短路测试时，由于测试电路存在寄生电感，容易发生LC震荡，常规方法是在栅极和发射极之间外加一个电容，这个测试带来了不便，本发明通过减小IGBT器件的反向传输电容同样可以达到避免短路测试时发生LC震荡的目的。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员依然可以对本发明的具体实施方式进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换，均在申请待批的本发明的权利要求保护范围之内。
Claims (8)
1.一种具有低反向传输电容抗闩锁结构的平面栅IGBT，所述平面栅IGBT包括衬底、衬底表面上的场氧化层和栅氧化层、沉积在栅氧化层上的多晶硅栅极以及栅氧化层与衬底之间的P阱区，位于P阱区表面的N阱区，依次设置于P阱区内P+型掺杂区和N+型掺杂区，结型场效应JFET区位于两个P阱之间；其特征在于，所述P阱区通过多次注入及推结工艺形成，注入总剂量在6E13-8E13之间，在所述结型场效应JFET区上生长有场氧化层；
所述衬底为均匀掺杂的N型单晶硅片衬底，所述N型单晶硅片衬底浓度根据不同的电压等级进行选择。
2.如权利要求1所述的平面栅IGBT，其特征在于，所述平面栅IGBT包括设置于多晶硅栅极上方的隔离氧化层、设置于隔离氧化层结构上方的正面金属电极、位于隔离氧化层和多晶硅栅之间的Spacer结构以及从上到下依次设置于衬底N-层下方的P+集电区和背面金属电极。
3.如权利要求1所述的平面栅IGBT，其特征在于，在所述衬底N-层生长有场氧化层，所述场氧化层的厚度为1.0-1.5μm，其刻蚀角度为30°。
4.如权利要求1所述的平面栅IGBT，其特征在于，对栅氧化层上形成的多晶硅栅电极刻蚀开口，通过注入方式进行P型掺杂，再进行温度为1050℃-1150℃之间的退火推结形成P阱区，P阱区的注入和推结次数均为3，注入总剂量在6E13-8E13之间，按1:2:3比例进行注入，推结总时间140分钟-240分钟，按1:1:1时间比例进行推结，将P型掺杂推结到4至6μm，即形成P阱区；在P阱形成后进行N型注入形成N阱区。
5.如权利要求2所述的平面栅IGBT，其特征在于，所述P+集电区的结深为0.5至1μm。
6.一种如权利要求1-5中任一项所述的具有低反向传输电容抗闩锁结构的平面栅IGBT的制造方法，其特征在于，所述平面栅IGBT的JFET区上方添加厚度1.0-1.5μm的场氧化层，P阱区通过多次注入及推结工艺形成，所述方法包括下述步骤：
(一)对N型单晶硅片衬底预处理：所述N型单晶硅片衬底的N型杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降进行选择，并通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理；
(二)制造场氧化层：采用温度1050℃-1150℃进行氧化，在N型单晶硅片衬底表面生长氧化层，厚度为1.0-1.5μm，生长完成之后进行光刻和湿法刻蚀，其刻蚀角度为30°；
(三)制造栅氧化层和多晶硅栅电极：对N型单晶硅片衬底进行高温氧化，在硅片表面生长0.1至0.2μm的氧化膜，并采用淀积方式生长多晶硅，再对栅氧化层和多晶硅栅电极进行光刻和刻蚀；
(四)制造P阱区和N阱区：对栅氧化层上形成的多晶硅栅电极开口通过注入方式进行P型掺杂，再进行高温退火推结，P型注入及推结均为3次，注入总剂量保持不变，按1:2:3比例进行注入，推结总时间不变，按1：1：1时间比例进行推结，最终将P型掺杂推结到4至6μm，形成P阱区结构，P阱区形成后进行N型注入形成N阱区；
(五)制造P+型掺杂区和N+型掺杂区：在多晶硅栅电极上通过淀积方式生长氧化膜，全面反刻形成Spacer结构，采用自对准离子注入方式依次进行P+掺杂和N+掺杂，形成P+型掺杂区和N+型掺杂区；
(六)制造正面金属电极：在多晶硅栅电极上使用化学淀积方式生长硼磷掺杂玻璃膜质，进行接触孔的光刻和刻蚀形成隔离氧化层结构，用来隔离多晶硅栅电极及正面金属E电极，在隔离氧化层结构上使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成正面金属电极；在正面金属电极上采用淀积和涂布方式生长钝化层，采用光刻和刻蚀方式，打开焊接窗口，以保证平面栅IGBT正面的发射极、栅极电性连接，完成正面金属电极连接；
(七)制造背面P+集电区：对进行完步骤(一)至(六)的N型单晶硅片衬底进行背面研磨减薄，再进行湿法刻蚀洗净，在硅片背面采用离子注入方式进行P+集电区域的杂质生成，接着进行退火工艺，离子的激活与推结，推结到0.5至1μm的结深；
(八)制造背面金属电极：采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。
7.如权利要求6所述的制造方法，其特征在于，所述步骤(一)中，平面栅IGBT的击穿电压为600V至6500V。
8.如权利要求6所述的制造方法，其特征在于，所述步骤(三)中，当对多晶硅栅电极电压开启或者关断时，多晶硅栅电极对其下的场氧化层进行充电或者放电，场氧化层相当于平板电容，其电容大小取决于其厚度，厚度越大，电容越小，电容值用下述表达式表示：
C＝εS/d (1)；
其中：ε是介电常数，S是场氧化层的表面积，d是场氧化层厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410737058.4A CN104409485B (zh) | 2014-12-05 | 2014-12-05 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410737058.4A CN104409485B (zh) | 2014-12-05 | 2014-12-05 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409485A true CN104409485A (zh) | 2015-03-11 |
| CN104409485B CN104409485B (zh) | 2018-10-23 |
Family
ID=52647100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410737058.4A Active CN104409485B (zh) | 2014-12-05 | 2014-12-05 | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409485B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810283A (zh) * | 2015-05-13 | 2015-07-29 | 国网智能电网研究院 | 一种适用于压接式封装的igbt芯片制造方法 |
| CN106680333A (zh) * | 2017-02-13 | 2017-05-17 | 广州奥松电子有限公司 | 一种湿敏电容及其制造方法 |
| CN106783606A (zh) * | 2015-11-25 | 2017-05-31 | 比亚迪股份有限公司 | 功率半导体器件及其制备方法 |
| CN107256885A (zh) * | 2017-06-30 | 2017-10-17 | 北京工业大学 | 一种高可靠性绝缘栅双极晶体管及其制作方法 |
| CN107578998A (zh) * | 2017-07-24 | 2018-01-12 | 全球能源互联网研究院有限公司 | Igbt芯片制造方法及igbt芯片 |
| CN108022973A (zh) * | 2017-10-24 | 2018-05-11 | 全球能源互联网研究院 | 一种集成反型mos绝缘栅双极型晶体管结构及其制作方法 |
| CN108074802A (zh) * | 2016-11-14 | 2018-05-25 | 全球能源互联网研究院有限公司 | 一种金属电极制备方法及压接式igbt |
| CN108493241A (zh) * | 2018-05-31 | 2018-09-04 | 电子科技大学 | 一种具有内置jfet结构的igbt器件 |
| CN108511336A (zh) * | 2018-03-08 | 2018-09-07 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的新工艺 |
| CN109244126A (zh) * | 2018-08-30 | 2019-01-18 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489787A (en) * | 1993-07-05 | 1996-02-06 | U.S. Philips Corporation | Semiconductor device having an insulated gate field effect transistor and exhibiting thyristor action |
| CN102856192A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| CN103443926A (zh) * | 2011-02-12 | 2013-12-11 | 飞思卡尔半导体公司 | 半导体器件及相关制造方法 |
| CN203774332U (zh) * | 2014-03-18 | 2014-08-13 | 国家电网公司 | 一种igbt芯片 |
-
2014
- 2014-12-05 CN CN201410737058.4A patent/CN104409485B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489787A (en) * | 1993-07-05 | 1996-02-06 | U.S. Philips Corporation | Semiconductor device having an insulated gate field effect transistor and exhibiting thyristor action |
| CN103443926A (zh) * | 2011-02-12 | 2013-12-11 | 飞思卡尔半导体公司 | 半导体器件及相关制造方法 |
| CN102856192A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| CN203774332U (zh) * | 2014-03-18 | 2014-08-13 | 国家电网公司 | 一种igbt芯片 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810283A (zh) * | 2015-05-13 | 2015-07-29 | 国网智能电网研究院 | 一种适用于压接式封装的igbt芯片制造方法 |
| CN104810283B (zh) * | 2015-05-13 | 2019-03-12 | 国网智能电网研究院 | 一种适用于压接式封装的igbt芯片制造方法 |
| CN106783606A (zh) * | 2015-11-25 | 2017-05-31 | 比亚迪股份有限公司 | 功率半导体器件及其制备方法 |
| CN108074802B (zh) * | 2016-11-14 | 2020-11-20 | 全球能源互联网研究院有限公司 | 一种金属电极制备方法及压接式igbt |
| CN108074802A (zh) * | 2016-11-14 | 2018-05-25 | 全球能源互联网研究院有限公司 | 一种金属电极制备方法及压接式igbt |
| CN106680333A (zh) * | 2017-02-13 | 2017-05-17 | 广州奥松电子有限公司 | 一种湿敏电容及其制造方法 |
| CN107256885A (zh) * | 2017-06-30 | 2017-10-17 | 北京工业大学 | 一种高可靠性绝缘栅双极晶体管及其制作方法 |
| CN107256885B (zh) * | 2017-06-30 | 2022-08-26 | 北京工业大学 | 一种高可靠性绝缘栅双极晶体管及其制作方法 |
| CN107578998A (zh) * | 2017-07-24 | 2018-01-12 | 全球能源互联网研究院有限公司 | Igbt芯片制造方法及igbt芯片 |
| CN107578998B (zh) * | 2017-07-24 | 2021-02-09 | 全球能源互联网研究院有限公司 | Igbt芯片制造方法及igbt芯片 |
| CN108022973A (zh) * | 2017-10-24 | 2018-05-11 | 全球能源互联网研究院 | 一种集成反型mos绝缘栅双极型晶体管结构及其制作方法 |
| CN108511336A (zh) * | 2018-03-08 | 2018-09-07 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的新工艺 |
| CN108511336B (zh) * | 2018-03-08 | 2019-06-28 | 科达半导体有限公司 | 一种改善igbt芯片栅极塌陷的工艺 |
| CN108493241B (zh) * | 2018-05-31 | 2020-09-29 | 电子科技大学 | 一种具有内置jfet结构的igbt器件 |
| CN108493241A (zh) * | 2018-05-31 | 2018-09-04 | 电子科技大学 | 一种具有内置jfet结构的igbt器件 |
| CN109244126A (zh) * | 2018-08-30 | 2019-01-18 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
| CN109244126B (zh) * | 2018-08-30 | 2021-10-08 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409485B (zh) | 2018-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104409485A (zh) | 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN101789375B (zh) | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN101853878A (zh) | 一种pnp-沟槽复合隔离RC-GCT器件及制备方法 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105185826B (zh) | 一种横向rc-igbt器件 | |
| CN103579367A (zh) | 一种低浓度掺杂发射区的快恢复二极管芯片及其制造方法 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN102945858B (zh) | 具有场截止缓冲层的igbt器件及制造方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN204243050U (zh) | 一种快恢复二极管 | |
| CN103730506A (zh) | 一种低栅极电荷功率器件及其制备方法 | |
| CN204303815U (zh) | 一种具有低反向传输电容抗闩锁结构的平面栅igbt | |
| CN107452623B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN204332965U (zh) | 一种平面栅igbt | |
| CN211789033U (zh) | 一种快恢复二极管器件结构 | |
| CN209016063U (zh) | Igbt器件 | |
| CN105742179B (zh) | 一种igbt器件的制备方法 | |
| CN104393032A (zh) | 一种平面栅igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |