CN103730506A - 一种低栅极电荷功率器件及其制备方法 - Google Patents
一种低栅极电荷功率器件及其制备方法 Download PDFInfo
- Publication number
- CN103730506A CN103730506A CN201310734227.4A CN201310734227A CN103730506A CN 103730506 A CN103730506 A CN 103730506A CN 201310734227 A CN201310734227 A CN 201310734227A CN 103730506 A CN103730506 A CN 103730506A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- grid
- gate
- oxidation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 238000002513 implantation Methods 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- -1 boron ion Chemical class 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000012010 growth Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种低栅极电荷功率器件，栅区中的栅氧化层采用由主栅氧化层与次栅氧化层构成的组合式栅氧化层，其中，次栅氧化层与主栅氧化层之间形成台阶结构，且主栅氧化层的宽度小于等于N-型漂移区顶面的宽度，可单独增大主栅氧化层的厚度以增大栅氧化层的整体厚度而不影响与沟道接触的次栅极氧化层的垂直厚度，从而在不影响器件开关速度的前提下，降低栅区与漏极之间的电容，以达到减小栅极电荷的目的，降低开关器件的驱动功耗。本发明还公开了一种低栅极电荷功率器件的制备方法，在兼容现有工艺的情况下，分两步先后形成主栅氧化层与次栅氧化以得到组合式栅氧化层，工艺步骤简单，可操作性强。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种低栅极电荷功率器件及其制备方法。
背景技术
功率金属-氧化物-半导体场效应管（Power MOSFET）结构由于功能上的特殊性，在非常广阔的领域有着广泛的应用。例如，磁盘驱动、汽车电子以及功率器件等方面。以功率器件为例，如VDMOS（Vertical double-diffused metal oxide semiconductor，垂直双扩散MOS），VDMOS是一种电压控制型器件，在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，于是漏极和源极之间纵向流过适量的电流。
传统的VDMOS器件在工作时，沟道形成于栅区两侧，该结构由于多晶硅栅与漏极之间有较大的接触部分，即栅区与漏极的相对的非沟道面积较大，导致栅极电荷（Qg）较高，栅区与漏极之间的电容大，这会显著增加开关器件的驱动功耗。
目前通常通过增大栅氧化层整体厚度的方式来降低栅区与漏极之间的电容，以减小栅极电荷（Qg），传统功率器件中栅区的栅氧化层为平面结构的一体式栅氧化层，即栅氧化层的截面为矩形，由于传统的一体式栅极氧化层是经一次生长、刻蚀后得到，因此，在增大栅氧化层厚度的同时也会增加与沟道接触的栅极氧化层垂直厚度，而与沟道接触的栅极氧化层垂直厚度增加，会增大器件的开关电压，从而会影响功率器件的开关速度。
发明内容
本发明是为了解决现有技术的功率器件栅极电荷（Qg）较高，栅区与漏极之间的电容大，会显著增加开关器件的驱动功耗的问题，提供了一种低栅极电荷功率器件，本发明器件中的栅氧化层包括主栅氧化层与次栅氧化层，且次栅氧化层与主栅氧化层之间形成台阶结构，通过增加主栅氧化层的厚度，在不影响器件开关速度的情况下，以降低栅区与漏极之间的电容，达到减小栅极电荷的目的。
本发明还提供了一种低栅极电荷功率器件的制备方法，该制备方法工艺步骤简单，能在兼容现有工艺的情况下，降低栅区与漏极之间的电容，有效减小器件的栅极电荷。
为了实现上述目的，本发明采用以下技术方案：
一种低栅极电荷功率器件，包括漏极、位于漏极上的N+型衬底及位于N+型衬底上的N-型漂移区，所述N-型漂移区的两侧肩部位置设有P+型沟道区域，P+型沟道区域顶面设有N+型源极区域，所述N-型漂移区上设有栅区，所述栅区上设有源极，所述栅区包括位于N-型漂移区上的栅氧化层，所述栅氧化层上设有多晶硅栅，所述多晶硅栅上设有ILD绝缘层，所述栅氧化层包括主栅氧化层以及位于主栅氧化层两侧的次栅氧化层，所述主栅氧化层位于N-型漂移区上方并与N-型漂移区接触，且主栅氧化层的宽度小于等于N-型漂移区顶面的宽度，所述次栅氧化层的外侧边缘延伸至与之邻近的N+型源极区域顶面上方，并与N+型源极区域接触，次栅氧化层与主栅氧化层之间形成台阶结构。由公式C=εS/4πkd（ε、4πk为常数，S为与沟道接触的栅极氧化层面积，d为栅极氧化层的整体厚度）可知，为降低栅区与漏极之间的电容，需增大栅氧化层的整体厚度，但是传统的栅氧化层为一体式栅氧化层，在增大整体厚度时的同时也会增大与沟道接触的栅极氧化层的垂直厚度，而与沟道接触的栅极氧化层的垂直厚度增大会提高器件的开关电压，会影响功率器件的开关速度。因此，本发明的器件摒弃传统的平面结构的一体式栅氧化层，采用由主栅氧化层与次栅氧化层构成的组合式栅氧化层，由于本发明中的次栅氧化层与主栅氧化层之间形成台阶结构，且主栅氧化层的宽度小于等于N-型漂移区顶面的宽度，可单独增大主栅氧化层的厚度以增大栅氧化层的整体厚度而不影响与沟道接触的次栅极氧化层的垂直厚度，从而在不影响器件开关速度的前提下，降低栅区与漏极之间的电容，以达到减小栅极电荷，降低开关器件的驱动功耗的目的，本发明中的栅氧层为常规的SiO2层。
作为优选，所述主栅氧化层的厚度为3000~8000埃米。
作为优选，所述次栅氧化层的厚度为800~1500埃米。
作为优选，所述漏极的厚度为5000～15000埃米。
一种低栅极电荷功率器件的制备方法，包括以下步骤：
（1）在N+型衬底上形成N-型外延层。
（2）在N-型外延层上生长主栅氧化层结构，主栅氧化层结构经刻蚀后形成主栅氧化层。本发明中必须先形成主栅氧化层，再形成次栅氧化层，才能保证次栅氧化层与主栅氧化层之间形成台阶结构，否则得不到的台阶结构不完整。
（3）在N-型外延层上生长次栅氧化层结构。
（4）在整个结构表面沉积多晶硅，多晶硅经刻蚀后形成多晶硅栅。
（5）通过沉积，在整个结构表面形成ILD绝缘层结构，同时对ILD绝缘层结构与次栅氧化层结构进行刻蚀以形成ILD绝缘层与次栅氧化层。
（6）通过硼离子和磷离子注入，在次栅氧化层外侧的N-型外延层中分别形成P+型沟道区域和N+型源极区域，剩余N-型外延层形成N-型漂移区。
（7）通过金属溅射，在整个结构表面形成金属层，金属层经刻蚀后形成源极。
（8）通过金属蒸发，在N+型衬底底面形成金属层作为漏极，即得低栅极电荷功率器件。
作为优选，步骤（1）中N-型外延层的厚度为10~60μm，电阻率为10～40 Ω/□。
作为优选，步骤（6）中，硼离子注入的离子源为11B+、注入能量为70～120KeV、注入剂量为3.0E13～6.0E13 ions/cm2。
作为优选，步骤（6）中，磷离子注入的离子源为31P+、注入能量为120～160KeV、注入剂量为1.0E15～8.0E15 ions/cm2。
因此，本发明具有如下有益效果：
（1）本发明的器件采用由主栅氧化层与次栅氧化层构成的组合式栅氧化层，次栅氧化层与主栅氧化层之间形成台阶结构，且主栅氧化层的宽度小于等于N-型漂移区顶面的宽度，可单独增大主栅氧化层的厚度以增大栅氧化层的整体厚度而不影响与沟道接触的次栅极氧化层的垂直厚度，从而在不影响器件开关速度的前提下，降低栅区与漏极之间的电容，以达到减小栅极电荷的目的，降低开关器件的驱动功耗；
（2）本发明的制备方法在兼容现有工艺的情况下，分两步形成主栅氧化层与次栅氧化以得到组合式栅氧化层，工艺步骤简单，可操作性强，可降低器件栅区与漏极之间的电容，有效减小器件的栅极电荷。
附图说明
图1是本发明低栅极电荷功率器件的一种结构示意图。
图2~ 6是实施例1中低栅极电荷功率器件的制备方法工艺示意图。
图中：漏极1，N+型衬底2，N-型漂移区3，P+型沟道区域4，N+型源极区域5，源极6，主栅氧化层7，次栅氧化层8，多晶硅栅9，ILD绝缘层10，台阶结构11。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步的描述。
下述实施例中的方法，如无特别说明，均为本领域常规方法。
实施例1
如图1所示，一种低栅极电荷功率器件，包括厚度为5000埃米的漏极1、位于漏极1上的N+型衬底2及位于N+型衬底2上的N-型漂移区3，N-型漂移区3的两侧肩部位置设有P+型沟道区域4，P+型沟道区域4顶面设有N+型源极区域5， N-型漂移区3上设有栅区，栅区上设有源极6，栅区包括位于N-型漂移区3上的栅氧化层，栅氧化层上设有多晶硅栅9，多晶硅栅9上设有ILD绝缘层10，栅氧化层包括厚度为3000埃米的主栅氧化层7以及位于主栅氧化层7两侧，厚度为800埃米的次栅氧化层8，主栅氧化层7位于N-型漂移区3上方并与N-型漂移区3接触，且主栅氧化层7的宽度等于N-型漂移区3顶面的宽度，次栅氧化层8的外侧边缘延伸至与之邻近的N+型源极区域3顶面上方，并与N+型源极区域3接触，次栅氧化层8与主栅氧化层7之间形成台阶结构11。
该低栅极电荷功率器件的制备方法包括以下步骤：
（1）在N+型衬底2上形成厚度为10μm，电阻率为10 Ω/□的N-型外延层。
（2）在N-型外延层2上生长主栅氧化层结构，主栅氧化层结构经刻蚀后形成主栅氧化层7（见图2）。
（3）在N-型外延层2上生长次栅氧化层结构。
（4）在整个结构表面沉积多晶硅，多晶硅经刻蚀后形成多晶硅栅9（见图3）。
（5）通过沉积，在整个结构表面形成ILD绝缘层结构，同时对ILD绝缘层结构与次栅氧化层结构进行刻蚀以形成ILD绝缘层10与次栅氧化层8（见图4）。
（6）通过硼离子和磷离子注入，在次栅氧化层外侧的N-型外延层中分别形成P+型沟道区域4和N+型源极区域5，剩余N-型外延层形成N-型漂移区3（见图5），其中，硼离子注入的离子源为11B+、注入能量为70KeV、注入剂量为3.0E13 ions/cm2，磷离子注入的离子源为31P+、注入能量为120KeV、注入剂量为1.0E15 ions/cm2。
（7）通过金属溅射，在整个结构表面形成金属层，金属层经刻蚀后形成源极6（见图6）。
（8）通过金属蒸发，在N+型衬底2底面形成金属层作为漏极1（见图1），即得低栅极电荷功率器件。
实施例2
本实施例的低栅极电荷功率器件结构与实施例1完全相同，不同之处在于：漏极1的厚度为12000埃米，主栅氧化层7的厚度为4000埃米，次栅氧化层8的厚度为900埃米，主栅氧化层7的宽度小于N-型漂移区3顶面的宽度。
本实施例低栅极电荷功率器件的制备方法与实施例1完全相同，不同之处在于：N+型衬底2上形成厚度为20μm，电阻率为30 Ω/□的N-型外延层，硼离子注入的离子源为11B+、注入能量为100KeV、注入剂量为4.0E13 ions/cm2，磷离子注入的离子源为31P+、注入能量为130KeV、注入剂量为3.0E15 ions/cm2。
实施例3
本实施例的低栅极电荷功率器件结构与实施例1完全相同，不同之处在于：漏极1的厚度为15000埃米，主栅氧化层7的厚度为8000埃米，次栅氧化层8的厚度为1500埃米，主栅氧化层7的宽度等于N-型漂移区3顶面的宽度。
本实施例低栅极电荷功率器件的制备方法与实施例1完全相同，不同之处在于：N+型衬底2上形成厚度为60μm，电阻率为40 Ω/□的N-型外延层，硼离子注入的离子源为11B+、注入能量为120KeV、注入剂量为6.0E13 ions/cm2，磷离子注入的离子源为31P+、注入能量为160KeV、注入剂量为8.0E15 ions/cm2。
以上所述的实施例只是本发明的一种较佳的方案，并非对本发明作任何形式上的限制，在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。
Claims (8)
1. 一种低栅极电荷功率器件，包括漏极、位于漏极上的N+型衬底及位于N+型衬底上的N-型漂移区，所述N-型漂移区的两侧肩部位置设有P+型沟道区域，P+型沟道区域顶面设有N+型源极区域，所述N-型漂移区上设有栅区，所述栅区上设有源极，所述栅区包括位于N-型漂移区上的栅氧化层，所述栅氧化层上设有多晶硅栅，所述多晶硅栅上设有ILD绝缘层，其特征在于，所述栅氧化层包括主栅氧化层以及位于主栅氧化层两侧的次栅氧化层，所述主栅氧化层位于N-型漂移区上方并与N-型漂移区接触，且主栅氧化层的宽度小于等于N-型漂移区顶面的宽度，所述次栅氧化层的外侧边缘延伸至与之邻近的N+型源极区域顶面上方，并与N+型源极区域接触，次栅氧化层与主栅氧化层之间形成台阶结构。
2. 根据权利要求1所述的一种低栅极电荷功率器件，其特征在于，所述主栅氧化层的厚度为3000~8000埃米。
3. 根据权利要求1所述的一种低栅极电荷功率器件，其特征在于，所述次栅氧化层的厚度为800~1500埃米。
4. 根据权利要求1所述的一种低栅极电荷功率器件，其特征在于，所述漏极的厚度为5000～15000埃米。
5. 一种如权利要求1所述的低栅极电荷功率器件的制备方法，其特征在于，包括以下步骤：
（1）在N+型衬底上形成N-型外延层；
（2）在N-型外延层上生长主栅氧化层结构，主栅氧化层结构经刻蚀后形成主栅氧化层；
（3）在N-型外延层上生长次栅氧化层结构；
（4）在整个结构表面沉积多晶硅，多晶硅经刻蚀后形成多晶硅栅；
（5）通过沉积，在整个结构表面形成ILD绝缘层结构，同时对ILD绝缘层结构与次栅氧化层结构进行刻蚀以形成ILD绝缘层与次栅氧化层；
（6）通过硼离子和磷离子注入，在次栅氧化层外侧的N-型外延层中分别形成P+型沟道区域和N+型源极区域，剩余N-型外延层形成N-型漂移区；
（7）通过金属溅射，在整个结构表面形成金属层，金属层经刻蚀后形成源极；
（8）通过金属蒸发，在N+型衬底底面形成金属层作为漏极，即得低栅极电荷功率器件。
6. 根据权利要求5所述的制备方法，其特征在于，步骤（1）中N-型外延层的厚度为10~60μm，电阻率为10～40 Ω/□。
7. 根据权利要求5所述的制备方法，其特征在于，步骤（6）中，硼离子注入的离子源为11B+、注入能量为70～120KeV、注入剂量为3.0E13～6.0E13 ions/cm2。
8. 根据权利要求5所述的制备方法，其特征在于，步骤（6）中，磷离子注入的离子源为31P+、注入能量为120～160KeV、注入剂量为1.0E15～8.0E15 ions/cm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310734227.4A CN103730506A (zh) | 2013-12-27 | 2013-12-27 | 一种低栅极电荷功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310734227.4A CN103730506A (zh) | 2013-12-27 | 2013-12-27 | 一种低栅极电荷功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103730506A true CN103730506A (zh) | 2014-04-16 |
Family
ID=50454515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310734227.4A Pending CN103730506A (zh) | 2013-12-27 | 2013-12-27 | 一种低栅极电荷功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730506A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104600121A (zh) * | 2015-01-15 | 2015-05-06 | 东南大学 | 一种高可靠性p型碳化硅纵向金属氧化物半导体管 |
| CN104617144A (zh) * | 2015-01-15 | 2015-05-13 | 东南大学 | 一种高可靠性n型碳化硅纵向金属氧化物半导体管 |
| CN106783621A (zh) * | 2016-12-13 | 2017-05-31 | 中国电子科技集团公司第四十七研究所 | 一种vdmos器件的制造方法 |
| CN109119480A (zh) * | 2018-09-04 | 2019-01-01 | 盛世瑶兰（深圳）科技有限公司 | 功率器件及其制备方法 |
| CN112382659A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种元胞内带绝缘结构的功率半导体器件及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048759A (en) * | 1998-02-11 | 2000-04-11 | Magepower Semiconductor Corporation | Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown |
| US20030057478A1 (en) * | 2001-09-12 | 2003-03-27 | Chong-Man Yun | Mos-gated power semiconductor device |
-
2013
- 2013-12-27 CN CN201310734227.4A patent/CN103730506A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048759A (en) * | 1998-02-11 | 2000-04-11 | Magepower Semiconductor Corporation | Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown |
| US20030057478A1 (en) * | 2001-09-12 | 2003-03-27 | Chong-Man Yun | Mos-gated power semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104600121A (zh) * | 2015-01-15 | 2015-05-06 | 东南大学 | 一种高可靠性p型碳化硅纵向金属氧化物半导体管 |
| CN104617144A (zh) * | 2015-01-15 | 2015-05-13 | 东南大学 | 一种高可靠性n型碳化硅纵向金属氧化物半导体管 |
| CN106783621A (zh) * | 2016-12-13 | 2017-05-31 | 中国电子科技集团公司第四十七研究所 | 一种vdmos器件的制造方法 |
| CN109119480A (zh) * | 2018-09-04 | 2019-01-01 | 盛世瑶兰（深圳）科技有限公司 | 功率器件及其制备方法 |
| CN112382659A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种元胞内带绝缘结构的功率半导体器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN103730506A (zh) | 一种低栅极电荷功率器件及其制备方法 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN104241348A (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN102569298A (zh) | 包括二极管的半导体器件 | |
| CN102201450B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN116110796B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN103474463B (zh) | 具有厚底部绝缘物中的感应净电荷区的mosfet | |
| CN103762230A (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN203644787U (zh) | 一种优化栅n沟道vdmos功率器件 | |
| CN104103682A (zh) | 一种具有新型缓冲层结构的igbt及其制造方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN106783620A (zh) | 抗emi的超结vdmos器件结构及其制备方法 | |
| CN102157550B (zh) | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN108198853B (zh) | 一种双通道变掺杂ldmos器件及其制造方法 | |
| CN102760761B (zh) | 一种抗闩锁n型绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN102738229B (zh) | 功率晶体管结构及其制作方法 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN102169893B (zh) | 一种具有p埋层的横向沟道soi ligbt器件单元 | |
| CN112186028A (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140416 |
|
| RJ01 | Rejection of invention patent application after publication |