CN104103682A - 一种具有新型缓冲层结构的igbt及其制造方法 - Google Patents
一种具有新型缓冲层结构的igbt及其制造方法 Download PDFInfo
- Publication number
- CN104103682A CN104103682A CN201310120359.8A CN201310120359A CN104103682A CN 104103682 A CN104103682 A CN 104103682A CN 201310120359 A CN201310120359 A CN 201310120359A CN 104103682 A CN104103682 A CN 104103682A
- Authority
- CN
- China
- Prior art keywords
- resilient coating
- doping
- igbt
- region
- doping content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000576 coating method Methods 0.000 claims description 191
- 239000011248 coating agent Substances 0.000 claims description 190
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 25
- 230000003139 buffering effect Effects 0.000 claims description 22
- 238000009826 distribution Methods 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000010355 oscillation Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 46
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出了一种具有新型缓冲层结构的IGBT及其制造方法，包括：集电区，在集电区之上依次形成有第一缓冲层和第二缓冲层，第一缓冲层的掺杂浓度低于集电区掺杂浓度高于第二缓冲层的掺杂浓度，在第二缓冲层之上形成有漂移区，漂移区的掺杂浓度低于第二缓冲层的掺杂浓度，在漂移区内形成有阱区，在阱区内形成有源区，在漂移区之上依次形成有栅介质层、栅极、隔离层和发射极，在集电区之下形成有集电极。本发明通过在IGBT内设置两层缓冲层，其中靠近集电区第一缓冲层掺杂浓度较高，靠近漂移区第二缓冲层掺杂浓度较低，解决了现有技术中漂移区因为低掺杂浓度和厚度太薄造成的雪崩失效和动态振荡的问题，显著的减小了IGBT的导通压降和关断损耗。
Description
技术领域
本发明属于基本电气元件领域，涉及半导体器件的制备，特别涉及一种具有新型缓冲层结构的IGBT及其制造方法。
背景技术
在很多的功率器件中往往设置有一层缓冲层（buffer），由于其适当的厚度和掺杂类型与浓度，其具有终止电场，调节器件动静态特性等功能，对功率器件特性有着至关重要的作用。PT（pounch-through，贯通）型IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）就是一种具有这种缓冲层结构的功率器件。如图1为传统的PT型IGBT结构示意图，它包括一个较厚的P型重掺杂集电区109，一个较薄的掺杂浓度较高的N型缓冲层108覆盖在集电区109之上，在缓冲层108之上为一层浓度较低厚度较厚的N型漂移区107，在该漂移区107之上有栅极103和发射极101，在集电区109的背面形成有集电极110。由于集电区109掺杂浓度高，而且非常厚，当器件导通时，从集电区109通过缓冲层108注入到漂移区107的空穴流非常大（PN结的空穴注入效率很高），使漂移区107存储了大量的过剩载流子，这些过剩载流子的存在，使漂移区107的电导率显著上升，器件的导通压降显著降低。但是，当器件关断时，这些过剩的载流子需要消失，器件才能完全截止，大量的过剩载流子导致关断时间很长，损耗很高。所以，PT型IGBT往往需要做适当的过剩载流子寿命控制技术，一般通过电子辐照、重金属掺杂或者质子注入等方式控制。而寿命控制的引入，会使导通时存储在漂移区的过剩载流子减少，器件的导通压降有所增加，因此寿命控制使器件的导通损耗和关断损耗处于一个折中的水平，以保证在应用中总的损耗较小。
当IGBT承受截止电压时电场主要产生于漂移区107内，电场斜率与漂移区107掺杂浓度有关，掺杂浓度越低，电场斜率越小，如图2为传统PT型IGBT承受临近击穿的截止电压时器件内电场分布图，由图可知，在靠近P型阱区106附近处为电场最强处，靠近漂移区107背面附近电场逐渐减小，由于缓冲层108的掺杂浓度很高，电场斜率非常大，在缓冲层108和漂移区107界面附近，电场迅速减小到0，根据半导体的理论，该电场分布线与横坐标所包围的面积为PT-IGBT的击穿电压。为了优化PT型IGBT的性能，降低导通压降，减小关断损耗，最有效的办法就是减薄N型漂移区107。同时，为了保证满足要求的击穿电压，势必需要减小漂移区107的掺杂浓度，这样，当器件临近击穿时，漂移区107和缓冲层108界面附近的电场会比较强。当漂移区107的正面PN结处发生雪崩时，产生的大量电子会被电场拉到漂移区107和缓冲层108的界面附近，使该处的电场形成一个上升的斜率，很快达到雪崩电场，从而在整个漂移区107的两面都形成发生雪崩，形成正反馈，器件极易损坏。另外，由于漂移区107很薄，电场斜率低，器件即使能在较低的母线电压下工作，但是在从导通进入关断状态的过程中，耗尽层迅速触碰到缓冲层108与漂移区107的界面，使漂移区107内的过剩载流子迅速被电场扫出去，而缓冲层108内由于N型掺杂的浓度较高（太低则背面的空穴注入效率过高，器件无法正常工作），缓冲层108内存储的过剩载流子非常少，此时，流过IGBT的电流迅速消失，极易引起剧烈的振荡，往往在应用中引发多种问题。因此，由于失效和振荡的限制，传统PT型IGBT无法通过进一步的减薄N型漂移区108的厚度来降低导通压降，减小关断损耗。
发明内容
本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种具有新型缓冲层结构的IGBT及其制造方法。
为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种具有新型缓冲层结构的IGBT，其包括：集电区，所述集电区为重掺杂；在所述集电区之上形成有第一缓冲层，所述第一缓冲层为重掺杂，其导电类型与所述集电区的导电类型相反；在所述第一缓冲层之上形成有第二缓冲层，所述第二缓冲层的掺杂浓度低于所述第一缓冲层的掺杂浓度，其导电类型与所述第一缓冲层的导电类型相同；在所述第二缓冲层之上形成有漂移区，所述漂移区的掺杂浓度低于所述第二缓冲层的的掺杂浓度，其导电类型与所述第二缓冲层的导电类型相同；在所述漂移区内形成有阱区，在所述阱区内形成有源区，所述阱区的导电类型与所述集电区的导电类型相同，所述源区为重掺杂，其导电类型与所述集电区的导电类型相反；在所述漂移区之上依次形成有隔离层、栅介质层、栅极和发射极；在所述集电区之下形成有集电极。
本发明通过设置两层缓冲层，其中靠近集电区的第一缓冲层浓度较高，能够抑制空穴注入效率，终止电场，靠近漂移区的第二缓冲层浓度较低，能有效的控制耗尽层在缓冲层内的延伸，确保良好的电场分布和关断软度；两层缓冲层的设置使得漂移区浓度可以更低，电阻率可以更高，厚度可以更薄，从而有效的解决了现有技术中漂移区因为低浓度和厚度太薄造成的IGBT失效和振荡的问题，显著的减小了IGBT的导通压降和关断损耗，明显的提升了IGBT的性能。
为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种具有新型缓冲层结构的IGBT的制造方法，其包括如下步骤：
S11：提供衬底，所述衬底为重掺杂，所述衬底用于形成集电区；
S12：在所述衬底的正面形成第一缓冲层，所述第一缓冲层为重掺杂，其导电类型与所述衬底的导电类型相反；
S13；在所述第一缓冲层上形成第二缓冲层，所述第二缓冲层的掺杂浓度低于所述第一缓冲层的掺杂浓度，其导电类型与所述第一缓冲层的导电类型相同；
S14：在所述第二缓冲层上形成漂移区，所述漂移区的掺杂浓度低于所述第二缓冲层的的掺杂浓度，其导电类型与所述第二缓冲层的导电类型相同；
S15：在所述漂移区内形成阱区，在所述阱区内形成源区，所述阱区的导电类型与所述衬底的导电类型相同，所述源区为重掺杂，其导电类型与所述衬底的导电类型相反；
在所述漂移区之上依次形成隔离层、栅介质层、栅极和发射极；
减薄所述衬底，在所述衬底的背面形成集电极。
本发明的制作方法通过在衬底上形成两层缓冲层，其中远离漂移区的第一缓冲层浓度较高，能够抑制空穴注入效率，终止电场，靠近漂移区的第二缓冲层浓度较低，能有效的控制耗尽层在缓冲层内的延伸，确保良好的电场分布和关断软度；两层缓冲层的形成使得漂移区浓度可以更低，电阻率可以更高，厚度可以更薄，从而有效的解决了现有技术中漂移区因为低浓度和厚度太薄造成的IGBT失效和振荡的问题，显著的减小了IGBT的导通压降和关断损耗，明显的提升了IGBT的性能。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是传统PT型IGBT的结构示意图。
图2是传统PT型IGBT承受邻近击穿的截止电压时的内电场分布图。
图3是本发明的一种具有新型缓冲层结构的IGBT的结构示意图。
图4是本发明的一种具有新型缓冲层结构的IGBT承受临近击穿的截止电压时的内电场分布图。
图5是图3所示IGBT的均匀掺杂浓度分布示意图。
图6是图3所示IGBT的非均匀掺杂浓度分布示意图。
图7- 12是图3中所示实现具有新型缓冲层结构的IGBT的工艺步骤示意图。
附图标记：
101发射极；102隔离层；103栅极；104栅介质层；105源区； 106阱区； 107漂移区；108缓冲层；109集电区；110集电极；
201发射极；202隔离层；203栅极；204栅介质层；205源区；206阱区；
207漂移区； 208a第一缓冲层；208b第二缓冲层； 209集电区； 210集电极。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“正”、“背”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
图3是本发明一种具有新型缓冲层结构的IGBT的结构示意图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。从图中可见，本发明的具有新型缓冲层结构的IGBT包括集电区209，该集电区209为重掺杂，掺杂的物质主要是硼, 在本实施方式中，优选地集电区209的掺杂浓度高于1e18/cm3。在集电区209之上形成有第一缓冲层208a，第一缓冲层208a为重掺杂，其导电类型与所述集电区209的导电类型相反；第一缓冲层208a的掺杂浓度比集电区209掺杂浓度低，具体地比集电区209掺杂浓度低一个数量级，比漂移区207掺杂浓度高2到4个数量级。该第一缓冲层208a由于浓度相对较高，可以抑制空穴注入效率和终止电场，以保证在器件导通时，从集电区209正面注入到漂移区207的空穴浓度不至于过高，在器件承受高反压时迅速终止电场，保证耗尽层不延伸到集电区309，防止穿通击穿。
在第一缓冲层208a之上形成有第二缓冲层208b，第二缓冲层208b的掺杂浓度低于所述第一缓冲层208a的掺杂浓度，其导电类型与所述第一缓冲层208a的导电类型相同。
在第二缓冲层208b之上形成有漂移区207，漂移区207的掺杂浓度低于第二缓冲层208b的掺杂浓度，其导电类型与第二缓冲层208b的导电类型相同；
第二缓冲层208b的作用一方面，当IGBT承受高的反向电压时，耗尽层能够在第二缓冲层208b内延伸，由于其掺杂浓度比漂移区207高，则其电场斜率比较大，电场在第二缓冲层208b内较快下降，以保证在第一缓冲层208a和第二缓冲层208b交界面附近电场不至于过高，而电场在触碰到第一缓冲层208a以后迅速减小为0，从而整个IGBT耗尽层背面边缘的电场不会太强，即使正面PN结附近发生雪崩，也不会诱发背面产生雪崩，有效的防止失效；另一方面，当IGBT工作在正常工作电压时（一般为击穿电压的一半左右），如果IGBT关断，耗尽层延伸至第二缓冲层208b后，由于其浓度比漂移区207高，电场以较大的斜率下降，在第二缓冲层208b某一位置下降为0，从而耗尽层不会完全耗尽第二缓冲层208b，由于第二缓冲层208b的掺杂浓度又不太高，里面存储了一定量的过剩载流子，未被耗尽的第二缓冲层208b内的过剩载流子需要通过一定时间的复合才能消失，从而使电流不至于迅速消失，保证了器件关断软度，有效防止振荡。
在漂移区207内形成有阱区206，在阱区206内形成有源区205，阱区206的导电类型与集电区209的导电类型相同，源区205为重掺杂，其导电类型与集电区209的导电类型相反；
在漂移区207之上依次形成有栅介质层204、栅极203、隔离层202和发射极201，隔离层204的材料可以为但不限于硅的氧化物或硅的氮氧化物，用于栅极203与发射极201之间的绝缘隔离；在集电区209之下形成有集电极210。集电区209、第一缓冲层208a、第二缓冲层208和漂移区207的材料可以是制备IGBT的任何材料，具体可以是但不限于硅、锗、砷化镓。
本发明通过在IGBT内设置两层缓冲层，其中靠近集电区的第一缓冲层掺杂浓度较高，能够抑制空穴注入效率，终止电场，靠近漂移区的第二缓冲层掺杂浓度较低，能有效的控制耗尽层在缓冲层内的延伸，确保良好的电场分布和关断软度；两层缓冲层的设置使得漂移区掺杂浓度可以更低，电阻率可以更高，厚度可以更薄，从而有效的解决了现有技术中漂移区因为低掺杂浓度和厚度太薄造成的器件失效和动态振荡的问题，显著的减小了IGBT的导通压降和关断损耗，明显的提升了IGBT的性能。
本实施方式中，第一缓冲层208a、第二缓冲层208b和漂移区207的掺杂可以是均匀的或非均匀的，无论第一缓冲层208a和/或第二缓冲层208b的均匀掺杂为均匀掺杂还是非均匀掺杂，第一缓冲层208a的掺杂浓度大于第二缓冲层208b的掺杂浓度。具体地，第一缓冲层208a的掺杂浓度为1e17/cm3-1e18/cm3，厚度为4um-15um；第二缓冲层208b的掺杂浓度为5e14/cm3-1e16/cm3，厚度为10um-30um。优选地，当第一缓冲层208a和/或第二缓冲层208b为非均匀掺杂时，其掺杂浓度呈阶梯状分布；优选地，当第一缓冲层208a和/或第二缓冲层208b为非均匀掺杂时，其掺杂浓度可以沿漂移区207至集电区209方向由低到高渐变。
下面将以第一缓冲层208a、第二缓冲层208b和漂移区207都是均匀掺杂和都是非均匀参杂为例说明IGBT的掺杂浓度分布。图5为图3所示IGBT的均匀掺杂浓度分布示意图，其中，第一缓冲层208a为均匀掺杂，掺杂浓度为1e17/cm3-1e18/cm3，第一缓冲层208a的厚度为4um-15um；第二缓冲层208b为均匀掺杂，掺杂浓度为5e14/cm3-1e16/cm3，第二缓冲层208b的厚度为10um-30um；漂移区207为均匀掺杂，掺杂浓度为1e13/cm3-2e14/cm3，漂移区307的厚度为30um-100um。本实施例中，具有较高浓度的第一缓冲层208a能抑制空穴注入效率，终止电场，具有较低浓度的第二缓冲层208b，能适当限制耗尽层的延伸，且缓解高压时的背面电场强度。因而在有效防止IGBT失效、保证IGBT良好的开关软度前提下，能显著的减小IGBT的导通压降和开关损耗，从而减小IGBT的总损耗,而且由于各层的掺杂均匀，易于控制，制造工艺简单。
图6为图3所示IGBT的非均匀掺杂浓度分布示意图，其中，第一缓冲层208a为非均匀掺杂，掺杂浓度为1e17/cm3-1e18/cm3，第一缓冲层208a的厚度为4um-15um。具体地，其掺杂浓度沿第二缓冲层208b至集电区209方向由低到高渐变，第一缓冲层208a的厚度为6um。第二缓冲层208b为非均匀掺杂，掺杂浓度为5e14/cm3-1e16/cm3，其掺杂浓度呈阶梯状分布，第二缓冲层208b的厚度为10um-30um，具体地，其靠近第一缓冲层208a部分的掺杂浓度为2.5e15/cm3，厚度为5um，靠近漂移区207部分的掺杂浓度为8e14/cm3，厚度为10um。漂移区207为非均匀掺杂，掺杂浓度为1e13/cm3-2e14/cm3，漂移区207的厚度为30um-100um。本实施例中，第一缓冲层208a具有较高的浓度，抑制空穴注入效率，终止电场，第二缓冲层208b具有浓度阶梯，能有效的控制耗尽层在缓冲层内的延伸。因而能确保IGBT具有良好的电场分布和关断软度，可以尽量减薄漂移区207，减小IGBT的导通压降和关断损耗。
本发明还提供了一种具有新型缓冲层结构的IGBT的制造方法，在本发明的实施方式中，如图7-12所示，实现该具有新型缓冲层结构的IGBT的工艺步骤如下：
S11：提供衬底，所述衬底为重掺杂，衬底用于形成集电区209；衬底的材料可以是制备IGBT的任何半导体材料，具体可以是但不限于硅、锗、砷化镓。
S12：在衬底的正面形成第一缓冲层208a，第一缓冲层208a的掺杂浓度低于集电区209参杂浓度，其导电类型与衬底的导电类型相反；形成第一缓冲层208a的方法可以是键合方法或外延生长的方法，在本实施方式中优选地采用外延生长的方法。本发明所指正面是指衬底的上表面，背面是指衬底的下表面，
S13；在第一缓冲层208a上形成第二缓冲层208b，第二缓冲层208b的掺杂浓度低于第一缓冲层208a的掺杂浓度，其导电类型与第二缓冲层208b的导电类型相同；形成第二缓冲层208b的方法可以是键合方法或外延生长方法，在本实施方式中优选地采用外延生长的方法。第二缓冲层208b的作用一方面，当IGBT承受高的反向电压时，耗尽层能够在第二缓冲层208b内延伸，由于其掺杂浓度比漂移区207高，则其电场斜率比较大，电场在第二缓冲层208b内较快下降，以保证在第一缓冲层208a和第二缓冲层208b交界面附近电场不至于过高，而电场在触碰到第一缓冲层208a以后迅速减小为0，从而整个IGBT耗尽层背面边缘,即第一缓冲层208a和第二缓冲层208b交界面附近的电场不会太强，即使正面PN结，即阱区206和漂移区207形成的PN结附近发生雪崩，也不会诱发耗尽层背面边缘产生雪崩，有效的防止失效；另一方面，当IGBT工作在正常工作电压时（一般为击穿电压的一半左右），如果IGBT关断，耗尽层延伸至第二缓冲层208b后，由于其掺杂浓度比漂移区207高，电场以较大的斜率下降，在第二缓冲层208b某一位置下降为0，从而耗尽层不会完全耗尽第二缓冲层208b，由于第二缓冲层208b的掺杂浓度又不太高，里面存储了一定量的过剩载流子，未被耗尽的第二缓冲层208b内的过剩载流子需要通过一定时间的复合才能消失，从而使电流不至于迅速消失，保证了IGBT的关断软度，有效防止振荡。
S14：在第二缓冲层208b上形成漂移区207，漂移区207的掺杂浓度低于第二缓冲层208b的掺杂浓度，其导电类型与第二缓冲层208b的导电类型相同；
本发明的制作方法通过在衬底上形成两层缓冲层，其中远离漂移区的第一缓冲层浓度较高，能够抑制空穴注入效率，终止电场，靠近漂移区的第二缓冲层浓度较低，能有效的控制耗尽层在缓冲层内的延伸，确保良好的电场分布和关断软度；两层缓冲层的形成使得漂移区浓度可以更低，电阻率可以更高，厚度可以更薄，从而有效的解决了现有技术中漂移区因为低浓度和厚度太薄造成的IGBT失效和振荡的问题，显著的减小了IGBT的导通压降和关断损耗，明显的提升了IGBT的性能。
S15：在漂移区207内形成阱区206，在阱区206内形成源区205，阱区206的导电类型与衬底的导电类型相同，源区205为重掺杂，其导电类型与所述衬底的导电类型相反。
在漂移区207之上依次形成栅介质层204、栅极203、隔离层202和发射极201；该隔离层202的材料可以为但不限于硅的氧化物或硅的氮氧化物，用于栅极203与发射极201之间的绝缘隔离。
减薄所述衬底，在所述衬底的背面形成集电极，在最后完成制作的IGBT中，该减薄后的衬底即为集电区209。减薄的方法可以是任何基片减薄技术，具体可以是但不限于研磨、化学机械抛光、干法刻蚀、电化学腐蚀或湿法腐蚀方法，优选采用研磨方法。
本实施方式中，第一缓冲层208a、第二缓冲层208b和漂移区207的掺杂可以是均匀的或非均匀的，下面将以第一缓冲层208a、第二缓冲层208b和漂移区207都是均匀掺杂和都是非均匀参杂为例说明IGBT的掺杂浓度分布。第一缓冲层208a、第二缓冲层208b和漂移区207都是均匀掺杂时，所述第一缓冲层208a的掺杂浓度为1e17/cm3-1e18/cm3，第一缓冲层208a的厚度为4um-15um；第二缓冲层208b的掺杂浓度为5e14/cm3-1e16/cm3，第二缓冲层208b的厚度为10um-30um；漂移区207的掺杂浓度为1e13/cm3-2e14/cm3，漂移区207的厚度为30um-100um。本方案中，具有较高掺杂浓度的第一缓冲层208a能抑制空穴注入效率，终止电场，具有较低掺杂浓度的第二缓冲层208b，能适当限制耗尽层的延伸，且缓解高压时的背面电场强度。因而，在有效防止IGBT失效、保证IGBT良好的开关软度前提下，能显著的减小IGBT的导通压降和开关损耗，从而减小IGBT的总损耗,而且由于各层的掺杂均匀，易于控制，制造工艺简单。
第一缓冲层208a、第二缓冲层208b和漂移区207都是非均匀掺杂时，第一缓冲层208a的掺杂浓度为1e17/cm3-1e18/cm3，第一缓冲层208a的厚度为4um-15um。具体地，其掺杂浓度沿第二缓冲层208b至集电区209方向由低到高渐变，第一缓冲层208a的厚度为6um。第二缓冲层208b的掺杂浓度为5e14/cm3-1e16/cm3，第二缓冲层208b的厚度为10um-30um，具体地，其靠近第一缓冲层208a部分的掺杂浓度为2.5e15/cm3，厚度为5um，靠近漂移区207部分的掺杂浓度为8e14/cm3，厚度为10um。漂移区207的掺杂浓度为1e13/cm3-2e14/cm3，漂移区207的厚度为30um-100um。本方案中,第一缓冲层208a具有较高的掺杂浓度，抑制空穴注入效率，终止电场，第二缓冲层208b具有掺杂浓度台阶，能有效的控制耗尽层在缓冲层内的延伸，确保IGBT具有良好的电场分布和关断软度，从而可以尽量减薄漂移区207，减小IGBT的导通压降和关断损耗。
根据本发明的一种具有新型缓冲层结构的IGBT制造方法，以最后形成集电区为p型为例进行说明，对于n型集电区及以其为基础的器件，按照相反的导电类型掺杂即可。首先，在重掺杂的P型硅衬底正面采用外延生长的方法形成重掺杂的N型第一缓冲层，该缓冲层为非均匀掺杂，其掺杂浓度沿第二缓冲层208b至集电区209方向由低到高渐变，即由1e17/cm3逐渐变为1e18/cm3，其厚度为6um；然后，采用外延生长的方法在第一缓冲层的上面形成掺杂浓度低于第一缓冲层的N型第二缓冲层，该缓冲层为非均匀的阶梯掺杂，其靠近第一缓冲层部分的掺杂浓度为2.5e15/cm3，厚度为5um，靠近漂移区部分的掺杂浓度为8e14/cm3，厚度为10um；接着，在第二缓冲层的上面形成掺杂浓度低于第二缓冲层的N型漂移区；随后，在漂移区内形成P型阱区，在P型阱区内形成重掺杂的N型源区，在漂移区之上依次形成栅介质层、栅极、隔离层和发射极，最后，采用研磨的方法在衬底背面形成集电极。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (9)
1.一种具有新型缓冲层结构的IGBT，其特征在于，包括：
集电区，所述集电区为重掺杂；
在所述集电区之上形成有第一缓冲层，所述第一缓冲层的掺杂浓度低于集电区参杂浓度，其导电类型与所述集电区的导电类型相反；
在所述第一缓冲层之上形成有第二缓冲层，所述第二缓冲层的掺杂浓度低于所述第一缓冲层的掺杂浓度，其导电类型与所述第一缓冲层的导电类型相同；
在所述第二缓冲层之上形成有漂移区，所述漂移区的掺杂浓度低于所述第二缓冲层的的掺杂浓度，其导电类型与所述第二缓冲层的导电类型相同；
在所述漂移区内形成有阱区，在所述阱区内形成有源区，所述阱区的导电类型与所述集电区的导电类型相同，所述源区为重掺杂，其导电类型与所述集电区的导电类型相反；
在所述漂移区之上依次形成有栅介质层、栅极、隔离层和发射极；
在所述集电区之下形成有集电极。
2.如权利要求1所述的具有新型缓冲层结构的IGBT，其特征在于，所述第一缓冲层为均匀掺杂，掺杂浓度为1e17/cm3-1e18/cm3，所述第一缓冲层的厚度为4um-15um；所述第二缓冲层为均匀掺杂，掺杂浓度为5e14/cm3-1e16/cm3，所述第二缓冲层的厚度为10um-30um。
3.如权利要求1所述的具有新型缓冲层结构的IGBT，其特征在于，所述第一缓冲层为非均匀掺杂，掺杂浓度为1e17/cm3-1e18/cm3，所述第一缓冲层的厚度为4um-15um；所述第二缓冲层为非均匀掺杂，掺杂浓度为5e14/cm3-1e16/cm3，所述第二缓冲层的厚度为10um-30um。
4.如权利要求1所述的具有新型缓冲层结构的IGBT，其特征在于，所述第一缓冲层为均匀掺杂，掺杂浓度为1e17/cm3-1e18/cm3，所述第一缓冲层的厚度为4um-15um；所述第二缓冲层为非均匀掺杂，掺杂浓度为5e14/cm3-1e16/cm3，所述第二缓冲层的厚度为10um-30um。
5.如权利要求1所述的具有新型缓冲层结构的IGBT，其特征在于，所述第一缓冲层为非均匀掺杂，掺杂浓度为1e17/cm3-1e18/cm3，所述第一缓冲层的厚度为4um-15um；所述第二缓冲层为均匀掺杂，掺杂浓度为5e14/cm3-1e16/cm3，所述第二缓冲层的厚度为10um-30um。
6. 如权利要求3-5任一所述的具有新型缓冲层结构的IGBT，其特征在于，所述第一缓冲层和/或第二缓冲层为非均匀掺杂时，其掺杂浓度呈阶梯状分布。
7.如权利要求3-5任一所述的具有新型缓冲层结构的IGBT，其特征在于，所述第一缓冲层和/或第二缓冲层为非均匀掺杂时，其掺杂浓度沿漂移区至集电区方向由低到高渐变。
8.如权利要求1所述的具有新型缓冲层结构的IGBT，其特征在于，所述漂移区为均匀掺杂或非均匀掺杂，掺杂浓度为1e13/cm3-2e14/cm3，所述漂移区的厚度为30um-100um。
9.一种具有新型缓冲层结构的IGBT制造方法，其特征在于，包括如下步骤：
S11：提供衬底，所述衬底为重掺杂，所述衬底用于形成集电区；
S12：在所述衬底的正面形成第一缓冲层，所述第一缓冲层为重掺杂，其导电类型与所述衬底的导电类型相反；
S13；在所述第一缓冲层上形成第二缓冲层，所述第二缓冲层的掺杂浓度低于所述第一缓冲层的掺杂浓度，其导电类型与所述第一缓冲层的导电类型相同；
S14：在所述第二缓冲层上形成漂移区，所述漂移区的掺杂浓度低于所述第二缓冲层的的掺杂浓度，其导电类型与所述第二缓冲层的导电类型相同；
S15：在所述漂移区内形成阱区，在所述阱区内形成源区，所述阱区的导电类型与所述衬底的导电类型相同，所述源区为重掺杂，其导电类型与所述衬底的导电类型相反；
在所述漂移区之上依次形成栅介质层、栅极、隔离层和发射极；
减薄所述衬底，在所述衬底的背面形成集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310120359.8A CN104103682A (zh) | 2013-04-09 | 2013-04-09 | 一种具有新型缓冲层结构的igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310120359.8A CN104103682A (zh) | 2013-04-09 | 2013-04-09 | 一种具有新型缓冲层结构的igbt及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104103682A true CN104103682A (zh) | 2014-10-15 |
Family
ID=51671668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310120359.8A Pending CN104103682A (zh) | 2013-04-09 | 2013-04-09 | 一种具有新型缓冲层结构的igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104103682A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098553A (zh) * | 2015-04-30 | 2016-11-09 | 英飞凌科技股份有限公司 | 通过外延生长制造半导体装置 |
| CN108054201A (zh) * | 2017-12-27 | 2018-05-18 | 无锡新洁能股份有限公司 | 一种抗耐压冲击软关断的igbt器件结构及其制造方法 |
| CN111048580A (zh) * | 2019-12-20 | 2020-04-21 | 中国科学院微电子研究所 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
| CN112582469A (zh) * | 2019-09-29 | 2021-03-30 | 比亚迪半导体股份有限公司 | 衬底、半导体器件及其制备方法 |
| CN113517333A (zh) * | 2021-06-07 | 2021-10-19 | 西安电子科技大学 | 一种具有超结结构的mosfet器件及其制备方法 |
| CN116469909A (zh) * | 2022-09-09 | 2023-07-21 | 苏州华太电子技术股份有限公司 | 一种半导体集成器件 |
| CN116469910A (zh) * | 2022-09-09 | 2023-07-21 | 苏州华太电子技术股份有限公司 | 一种igbt器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268226A (ja) * | 1993-03-10 | 1994-09-22 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
| US6384431B1 (en) * | 1999-10-08 | 2002-05-07 | Denso Corporation | Insulated gate bipolar transistor |
| JP2005142511A (ja) * | 2003-11-10 | 2005-06-02 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2006173297A (ja) * | 2004-12-15 | 2006-06-29 | Denso Corp | Ｉｇｂｔ |
| JP2008283091A (ja) * | 2007-05-14 | 2008-11-20 | Toyota Motor Corp | Ｉｇｂｔ |
| CN102184918A (zh) * | 2009-12-04 | 2011-09-14 | 富士电机系统株式会社 | 内燃机点火器半导体器件 |
-
2013
- 2013-04-09 CN CN201310120359.8A patent/CN104103682A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268226A (ja) * | 1993-03-10 | 1994-09-22 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
| US6384431B1 (en) * | 1999-10-08 | 2002-05-07 | Denso Corporation | Insulated gate bipolar transistor |
| JP2005142511A (ja) * | 2003-11-10 | 2005-06-02 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2006173297A (ja) * | 2004-12-15 | 2006-06-29 | Denso Corp | Ｉｇｂｔ |
| JP2008283091A (ja) * | 2007-05-14 | 2008-11-20 | Toyota Motor Corp | Ｉｇｂｔ |
| CN102184918A (zh) * | 2009-12-04 | 2011-09-14 | 富士电机系统株式会社 | 内燃机点火器半导体器件 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098553A (zh) * | 2015-04-30 | 2016-11-09 | 英飞凌科技股份有限公司 | 通过外延生长制造半导体装置 |
| US10243066B2 (en) | 2015-04-30 | 2019-03-26 | Infineon Technologies Austria Ag | Producing a semiconductor device by epitaxial growth |
| CN108054201A (zh) * | 2017-12-27 | 2018-05-18 | 无锡新洁能股份有限公司 | 一种抗耐压冲击软关断的igbt器件结构及其制造方法 |
| CN112582469A (zh) * | 2019-09-29 | 2021-03-30 | 比亚迪半导体股份有限公司 | 衬底、半导体器件及其制备方法 |
| CN111048580A (zh) * | 2019-12-20 | 2020-04-21 | 中国科学院微电子研究所 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
| CN113517333A (zh) * | 2021-06-07 | 2021-10-19 | 西安电子科技大学 | 一种具有超结结构的mosfet器件及其制备方法 |
| CN116469909A (zh) * | 2022-09-09 | 2023-07-21 | 苏州华太电子技术股份有限公司 | 一种半导体集成器件 |
| CN116469910A (zh) * | 2022-09-09 | 2023-07-21 | 苏州华太电子技术股份有限公司 | 一种igbt器件 |
| CN116469910B (zh) * | 2022-09-09 | 2024-02-02 | 苏州华太电子技术股份有限公司 | 一种igbt器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104103682A (zh) | 一种具有新型缓冲层结构的igbt及其制造方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN102779842A (zh) | 一种变形槽栅介质的cstbt器件 | |
| US10263105B2 (en) | High voltage semiconductor device | |
| CN105428412A (zh) | AlGaN/GaN异质结场效应晶体管及其制备方法 | |
| CN113451400A (zh) | 沟槽栅逆导型igbt器件 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN107170801B (zh) | 一种提高雪崩耐量的屏蔽栅vdmos器件 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN109148566A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN104425579A (zh) | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN106992208B (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| CN111490101A (zh) | 一种GaN基HEMT器件 | |
| KR102585094B1 (ko) | 분리 버퍼 구조를 갖는 초접합 igbt | |
| CN107452623B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141015 |