CN116469910A - 一种igbt器件 - Google Patents

一种igbt器件 Download PDF

Info

Publication number
CN116469910A
CN116469910A CN202211103640.6A CN202211103640A CN116469910A CN 116469910 A CN116469910 A CN 116469910A CN 202211103640 A CN202211103640 A CN 202211103640A CN 116469910 A CN116469910 A CN 116469910A
Authority
CN
China
Prior art keywords
electric field
layer
transition layer
igbt device
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211103640.6A
Other languages
English (en)
Other versions
CN116469910B (zh
Inventor
祁金伟
刘倩
张耀辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202211103640.6A priority Critical patent/CN116469910B/zh
Publication of CN116469910A publication Critical patent/CN116469910A/zh
Application granted granted Critical
Publication of CN116469910B publication Critical patent/CN116469910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请实施例提供了一种IGBT器件,包括第一掺杂类型的集电极;形成在集电极之上的第二掺杂类型的电场终止层;形成在电场终止层之上的第二掺杂类型的电场过渡层;形成在电场过渡层之上的第二掺杂类型的漂移区,以及形成在漂移区内的多个第一掺杂类型的柱区;形成在漂移区上方的第一掺杂类型的阱区;电场过渡层的掺杂浓度<电场终止层的掺杂浓度,漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子;IGBT器件关断,电场过渡层被完全耗尽,电场在电场过渡层降低且在所述电场终止层减小至0。本申请实施例解决了传统的SJ‑IGBT器件在关断过程拖尾电流带来的关断能量损耗较大的技术问题。

Description

一种IGBT器件
技术领域
本申请涉及功率器件技术领域,具体地,涉及一种IGBT器件。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)作为全控型电压驱动式功率半导体器件,广泛应用于大功率电力变换领域。IGBT器件由双极型三极管(Bipolar Junction Transistor,BJT))和绝缘栅型场效应管(Metal OxideSemiconductor,MOS)复合构成,兼有金属-氧化物-半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的高输入阻抗和电力晶体管(GiantTransistor,GTR)的低导通压降两方面的优点,适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
超级结(Super Junction)技术为功率器件性能提升提供新的技术手段。利用交错排布的N型区和P型区,超级结结构能够将漂移区电场进行平坦化调控,有效降低功率器件漂移区厚度,以达到提升器件的击穿电压的目的。
传统的SJ-IGBT器件,如图1所示,1是P-集电区,2是N-漂移区,3是P型超级结区域,4是N型第二次外延,5是栅氧化层,6是栅极,7是Pwell,8是N+发射极,9是介质层,10是发射极金属,11是P+集电极,12是集电极金属。传统的超级结IGBT器件,N-漂移区2中位于P型超级结区域以下的部分会存储大量的空穴导致拖尾电流,拖尾电流导致关断损耗较大。
图2为图1所示的同一个传统的SJ-IGBT器件关断时发射极和集电极施加不同的电压形成的电场变化示意图,竖轴为图1中从Pwell7到N-漂移区2的距离,横轴为传统的SJ-IGBT器件在关断时发射极和集电极施加不同的电压形成的实际电场的强度。传统的SJ-IGBT器件关断时,在发射极和集电极施加较低电压如200V时,电场终止在N-漂移区2内,虚线位置为电场终止的位置,这样,N-漂移区2虚线以上的部分空穴都被耗尽,但是N-漂移区2虚线以下的部分仍然存在空穴,因此产生拖尾电流,图2中,圆圈为空穴。由此可以看出,传统的SJ-IGBT器件关断时,在发射极和集电极施加的电压越小,拖尾电流越大,关断损耗越大。
相较于传统高压IGBT,SJ-IGBT器件作为新一代高速IGBT器件,具有更佳的器件优值。更低的导通压降、更低的开关损耗、更高的开关速度使得器件具备极大的应用价值,其优异的电学性能已经获得实验验证。
尽管SJ-IGBT器件性能已有很大提升,但受制于双极性器件电导调制效应,器件在关断过程依然存在拖尾电流问题,导致器件具有较大的关断能量损耗。
因此,传统的SJ-IGBT器件在关断过程依然存在拖尾电流问题,导致SJ-IGBT器件具有较大的关断能量损耗,是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本申请的背景的理解,因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
本申请实施例提供了一种IGBT器件,以解决传统的SJ-IGBT器件在关断过程拖尾电流带来的关断能量损耗较大的技术问题。
本申请实施例的提供了一种IGBT器件,包括:
第一掺杂类型的集电极;
形成在所述集电极之上的第二掺杂类型的电场终止层;
形成在所述电场终止层之上的第二掺杂类型的电场过渡层;
形成在所述电场过渡层之上的第二掺杂类型的漂移区,以及形成在漂移区内且沿垂直耐压方向间隔排列的多个第一掺杂类型的柱区;
形成在所述漂移区上方的第一掺杂类型的阱区;
其中,电场过渡层的掺杂浓度<电场终止层的掺杂浓度,漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子;IGBT器件关断,所述电场过渡层被完全耗尽,电场在所述电场过渡层降低且在所述电场终止层减小至0。
本申请实施例由于采用以上技术方案,具有以下技术效果:
电场过渡层的掺杂浓度<电场终止层的掺杂浓度,且漂移区、电场过渡层、电场终止层三层中仅有两层漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子,但是电场终止层不能发生电导调制效应不能积累少数载流子;即电场过渡层的掺杂浓度较低,且掺杂浓度低到能够发生电导调制效应积累少数载流子;电场终止层的掺杂浓度较高,且掺杂浓度高到几乎不会发生电导调制效应不会积累少数载流子。当IGBT器件的MOSFET沟道形成后,从集电极注入到漂移区和电场过渡层的少数载流子,漂移区和电场过渡层发生电导调制效应,减小漂移区和电场过渡层的电阻,使IGBT器件在导通时,具有低的通态电压。即通过电导调制效应降低漂移区和电场过渡层的电阻。由于电导调制效应的存在,使得IGBT器件在导通时,集电极将少数载流子大量注入到漂移区和电场过渡层内进行积累。IGBT器件在关断时,电场迅速向下展宽,漂移区和电场过渡层中存储的少数载流子很快被耗尽,即电场过渡层被完全耗尽;而电场终止层由于掺杂浓度较高,几乎不存储少数载流子,因此拖尾电流变得很小。为了尽快实现将电场过渡层积累的少数载流子完全耗尽,需要将电场过渡层的厚度设置的小一些。因为电场过渡层的厚度较小,那么电场过渡层积累的少数载流子的数量就会较少,能够在电场过渡层内经较短的时间内耗尽。因此不会产生拖尾电流,从而使得IGBT器件的关断能量损耗较小。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为背景技术中传统的SJ-IGBT器件的结构示意图;
图2为图1所示的同一个传统的SJ-IGBT器件在关断时发射极和集电极的不同的电压形成的电场变化示意图;
图3为本申请实施例的IGBT器件的结构示意图;
图4为图3所示的电场过渡层的掺杂为均匀掺杂的IGBT器件在关断时发射极和集电极的不同电压形成的电场变化示意图。
附图标记:
背景技术中:
P-集电区1,N-漂移区2,P型超级结区域3,第二次外延4,栅氧化层5,栅极6,Pwell7,N+发射极8,介质层9,发射极金属10,P+集电极11,集电极金属12;
本申请具体实施方式中:
电场过渡层1,漂移区2,柱区3,第二掺杂类型的外延层4,栅氧化层5,栅极6,阱区7,发射极8,介质层9,发射极金属10,电场终止层11,集电极12,集电极金属13。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白,以下结合附图对本申请的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本申请的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
实施例一
如图3所示,本申请实施例的IGBT器件,包括:
第一掺杂类型的集电极12;
形成在所述集电极之上的第二掺杂类型的电场终止层11;
形成在所述电场终止层之上的第二掺杂类型的电场过渡层1;
形成在所述电场过渡层之上的第二掺杂类型的漂移区2,以及形成在漂移区内且沿垂直耐压方向间隔排列的多个柱区3;
形成在所述漂移区上方的阱区7;
其中,电场过渡层的掺杂浓度<电场终止层的掺杂浓度,漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子;IGBT器件关断,所述电场过渡层被完全耗尽,电场在所述电场过渡层降低且在所述电场终止层减小至0。
本申请实施例的IGBT器件,电场过渡层的掺杂浓度<电场终止层的掺杂浓度,且漂移区、电场过渡层、电场终止层三层中仅有两层漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子,但是电场终止层不能发生电导调制效应不能积累少数载流子;即电场过渡层的掺杂浓度较低,且掺杂浓度低到能够发生电导调制效应积累少数载流子;电场终止层的掺杂浓度较高,且掺杂浓度高到几乎不会发生电导调制效应不会积累少数载流子。当IGBT器件的MOSFET沟道形成后,从集电极注入到漂移区和电场过渡层的少数载流子,漂移区和电场过渡层发生电导调制效应,减小漂移区和电场过渡层的电阻,使IGBT器件在高电压时,也具有低的通态电压。即通过电导调制效应降低漂移区和电场过渡层的电阻。由于电导调制效应的存在,使得IGBT器件在导通时,集电极将少数载流子大量注入到漂移区和电场过渡层内进行积累。IGBT器件在关断时,电场迅速向下展宽,漂移区和电场过渡层中存储的少数载流子很快被耗尽,即电场过渡层被完全耗尽;而电场终止层由于掺杂浓度较高,几乎不存储少数载流子,因此拖尾电流变得很小。为了尽快实现将电场过渡层积累的少数载流子完全耗尽,需要将电场过渡层的厚度设置的小一些。因为电场过渡层的厚度较小,那么电场过渡层积累的少数载流子的数量就会较少,能够在电场过渡层内经较短的时间内耗尽。因此不会产生拖尾电流,从而使得IGBT器件的关断能量损耗较小。
作为一种可选的方式,所述第一掺杂类型为N型掺杂,所述第二掺杂类型为P型掺杂。在此情况下,少数载流子为电子。
作为另一种可选的方式,所述第一掺杂类型为P型掺杂;所述第二掺杂类型为N型掺杂。在此情况下,少数载流子为空穴。本申请实施例的IGBT器件尤其适用于第一掺杂类型为P型掺杂、所述第二掺杂类型为N型掺杂的情况。具体的,电场过渡层1为N型轻掺杂,漂移区2为N型轻掺杂,外延层4为N型轻掺杂,发射极8为N型重掺杂,电场终止层11为N型重掺杂,集电极12为P型重掺杂。
实施中,电场过渡层的掺杂为均匀掺杂时,电场过渡层的厚度取值范围为大于0小于等于2微米。
本申请想要实现在电场过渡层的掺杂为均匀掺杂时,IGBT器件在不同电压条件下关断,电流拖尾都很小甚至不存在电流拖尾。假定IGBT器件的最小预设工作电压为0.1BV,对应的IGBT器件的最大场强Em近似为0.1Ec,电场过渡层下边界电场强度为0。
根据公式Em=Q/εs;
其中,εs为Si的介电常数,Ec为Si的临界击穿场强;电场过渡层的电荷总量Q
当Em=0.1Ec时,电场过渡层掺杂浓度在上限1015/cm3量级条件下,可以得出电场过渡层厚度的最大值2um。
图4为图3所示的电场过渡层的掺杂为均匀掺杂的IGBT器件在关断时发射极和集电极的电压形成的电场变化示意图,竖轴为图3中从阱区7到漂移区2的距离,横轴为图3所示的IGBT器件在关断时发射极和集电极随着电压增加时实际电场的分布情况。如图3和图4所示,足够薄的电场过渡层1,在IGBT器件关断时,电场迅速向下展宽,漂移区与过渡层中存储的少数载流子很快被消耗,而电场终止层由于掺杂浓度较高,几乎不存储少数载流子,因此拖尾电流变得很小。
如果电场过渡层的厚度过大,关断时可能导致电场在电场过渡层截止,那么未被耗尽的过渡层会存储大量的少数载流子,这将导致器件在关断时的拖尾电流很大,从而增加器件的关断损耗。
本申请中,电场过渡层较薄,从电场分布可以看出同一器件在不同电压条件下电场最终都在电场终止层终止,如图4。因此不论在哪个电压条件下将IGBT器件关断,电流拖尾都很小甚至不存在电流拖尾。
而传统超级结器件在不同电压条件下电场截止在漂移区的不同位置如图2,当电压较小时未耗尽的漂移区较宽,因此关断时未耗尽的漂移区会导致电流拖尾,电压越高电流拖尾越小。因此与传统超级结结构相比,本申请实施例的IGBT器件,既能在高压使用,又能在低压使用,且即使在低压条件下,也没有拖尾电流,关断损耗较小。
本申请中,电场终止层的掺杂浓度的量级为1017/cm3到5×1017/cm3,即电场终止层的掺杂浓度足够高,电场终止层不会发电导调制效应,即电场终止层内不会积累少数载流子,电场终止层所起的作用仅仅是电场在电场终止层线性降低至零,实现电场的终止。即电场终止层仅起到快速将电场终止的作用。
本申请中,电场过渡层的掺杂浓度的量级1013/cm3到1015/cm3,因此电场过渡层会发生电导调制效应,同时也能起到承受部分击穿电压的作用。
具体的,电场终止在电场终止层内,且电场终止在电场终止层内的位置和电场终止层的下表面之间具有预设距离,以防止击穿。
电场经电场过渡层降低后,在电场终止层内线性快速降低实现电场的终止。
具体的,电场过渡层的厚度<电场终止层的厚度。
这样,IGBT器件关断,所述电场过渡层被完全耗尽,因此要求电场过渡层的厚度较薄。而电场终止层的厚度需要防止击穿,需要的厚度较大。因此,电场过渡层的厚度<电场终止层的厚度。
实施中,如图3所示,所述柱区3的下端和漂移区2的下端平齐,所述柱区3的下端和漂移区2的下端分别与电场过渡层1的上表面连接。
实施中,如图3所示,IGBT器件还包括:
第二掺杂类型的外延层4,形成在所述漂移区2之上且位于阱区7之下;
其中,所述柱区3的上端和漂移区2的上端平齐,且所述柱区3的上端和漂移区2的上端分别与所述外延层4的下表面连接。
通过设置外延层4,实现了柱区3的上端、下端、左端和右端,都是第二掺杂类型区,即实现了柱区3的浮空设置。柱区浮空,集电极注入柱区的少数载流子会存储的更多,使得导通状态下的通态压降更低。
实施中,如图3所示,IGBT器件还包括:
集电极金属13,形成在集电极12之下;
栅极沟槽,自所述阱区7的上表面向下伸入到所述外延层4内;
栅氧化层5,形成在所述栅极沟槽内;
栅极6,形成在所述栅氧化层5之上,且所述栅极与所述阱区7的上表面平齐;
第二掺杂类型的发射极8,自所述阱区7的上表面向下,且发射极8的深度比阱区7浅;
介质层9,覆盖在所述栅极和栅氧化层之上且部分覆盖发射极8;
发射极金属10,形成在所述发射极8和介质层9之上;其中,所述介质层9用于将所述栅极和所述发射极金属10绝缘。
即IGBT器件为沟槽栅极的超级结IGBT器件。
具体的,电场过渡层的掺杂浓度至少低于电场终止层的掺杂浓度的1-1.5个数量级。
具体的,外延层的掺杂浓度<漂移区的掺杂浓度,外延层的掺杂浓度略低于漂移区。
具体的,漂移区的掺杂浓度的量级为1014/cm3到1015/cm3,柱区的掺杂浓度和漂移区的掺杂浓度位于同一数量级上,漂移区与柱区的电荷量要相等。
即漂移区和柱区要达到电荷平衡。
IGBT器件的制备工艺如下:
步骤S11:在硅基片上长第一次外延;
步骤S12:挖柱区对应的深槽,填充柱区对应的深槽;
步骤S13:长第二次外延;
步骤S14:挖栅极对应的沟槽,在栅极对应的沟槽内长栅氧化层,在栅氧化层之上垫多晶硅并磨平,至此栅极做完;
步骤S15:在第二次外延的上表面进行离子注入或者热扩散形成阱区7,阱区7的深度比栅极对应的沟槽浅;
步骤S16:在第二次外延的上表面进行离子注入或者热扩散形成发射极8,发射极8的深度比阱区7浅;
步骤S17:形成介质层9;
步骤S18:形成发射极金属10。
至此,完成IGBT器件的正面工艺。
之后,把器件翻过来,在背面进行离子注入,形成集电极12和集电极金属13。
实施例二
实施例二的IGBT器件,电场过渡层的掺杂为均匀掺杂时,在电场过渡层的厚度取值范围为大于0小于等于2微米的条件下,电场过渡层还需要满足下述要求。
实施中,电场过渡层掺杂浓度ND和电场过渡层厚度Wp满足以下关系式:
n%×k%×BV=Em×Wp—q×NDWp2/2εs;
Em=k%×Ec;
其中,k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比,最小预设工作电压占击穿电压的百分比的取值作为k%的取值;n%为过渡层承担电压占最小预设工作电压的百分比,n%的取值范围为大于0%小于等于5%,Em为IGBT器件最小预设工作电压对应的最大场强,Ec取值为0.25Mv/cm,q为单个电子的电荷量,εs为Si的介电常数。
具体的,当n%的取值为5%时,k%的取值为10%,上述公式对应为:
5%×10%×BV=Em×Wp—q×NDWp2/2εs;
Em=10%×Ec;
其中,k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比,n%为过渡层承担电压占最小预设工作电压的百分比,n%的取值范围为大于0%小于等于5%,Em为IGBT器件最小预设工作电压对应的最大场强,Ec取值为0.25Mv/cm,q为单个电子的电荷量,εs为Si的介电常数。
公式左侧的5%×10%×BV,即电场过渡层能够承受的电压值。如IGBT器件设计的击穿电压目标是1200伏,最小预设工作电压为10%×BV,即漂移区和柱区形成的超级结结构承担95%的最小预设工作电压。那么电场过渡层承担5%最小预设工作电压,实际电场过渡层承担的电压值随电场过渡层层厚度与掺杂浓度变化而变化。
实施中,所述柱区3的厚度HP柱和外延层4的厚度H外延层之和满足以下关系式:
HP柱+H外延层=p%×k%×BV/Em;
p%+n%=1;
98%≤HP柱/(HP柱+H外延层)<100%;
其中,p%为超级结区承担电压占最小预设工作电压的百分比。
在IGBT器件确定的条件下,如果n%的取值为5%,k%的取值为10%,那么,在公式中n%×k%×BV=Em×Wp—q×NDWp2/2εs,Em=k%×Ec;仅有电场过渡层掺杂浓度ND和电场过渡层厚度Wp是未知量,其他都是已知量。这个公式就是电场过渡层掺杂浓度ND和电场过渡层厚度Wp满足的关系式。在具体确定两者的具体数值时,采用的方法是:
首先,选择多个电场过渡层厚度Wp值,分别为Wp1、Wp2和Wp3;
之后,根据公式计算出Wp1对应的ND1、Wp2对应的ND2、和Wp3对应的ND3;
最后,通过将三种取值进行仿真,通过仿真选择出效果最佳IGBT器件。
下面从物理原理上对电场过渡层的电荷总量Q满足的预设条件、电场过渡层的掺杂为均匀掺杂时电场过渡层掺杂浓度ND和电场过渡层厚度Wp满足的关系式进行说明:
电场过渡层电场强度E(x)和电荷总量Q(x)满足以下关系式:
-dE/dx=-Q(x)/εs
即E(x)=∫Q(x)/εs×d(x);公式一
其中,εs为Si的介电常数,d(x)为电场过渡层的上表面和下表面沿电场强度方向的距离。公式一是电场过渡层电场强度和电荷总量的普适性公式。
本申请想要实现在IGBT器件在不同电压条件下关断,电流拖尾都很小甚至不存在电流拖尾。假定IGBT器件的最小预设工作电压为k%×BV,对应的IGBT器件最小预设工作电压对应的最大场强Em近似为k%×Ec,k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比,即过渡层上表面的电场强度为k%×Ec,Ec为Si的临界击穿场强,εs为Si的介电常数。临界条件为电场过渡层的下表面电场强度等于0,对应的,临界条件下电场过渡层的电荷总量Q临界。对于临界条件为电场过渡层的下表面电场强度等于0这种特定的情况,公式一可以简化为:
k%×Ec=Q临界/εs,公式二;
即能推出:Q临界=k%×Ec/εs;其中,εs为Si的介电常数。
因此,电场过渡层的电荷总量Q应小于Q临界,即Q<k%×Ec/εs。Q<k%×Ec/εs是IGBT器件的最小预设工作电压为k%×BV且临界条件为电场过渡层的下表面电场强度等于0这种特定情况下,电场过渡层电场强度和电荷总量的适用的关系式,在这种特定情况下,不仅适用于电场过渡层的掺杂为均匀掺杂的情况下,而且也适用于电场过渡层的掺杂为不均匀掺杂的情况下。至此,在IGBT器件的最小预设工作电压为k%×BV且临界条件为电场过渡层的下表面电场强度等于0这种特定情况下,电场过渡层的电荷总量Q的要求已经确定。
另一方面,当电场过渡层的掺杂为均匀掺杂时,电场过渡层掺杂浓度ND和电场过渡层厚度Wp满足以下关系:
Q=q×ND×Wp,公式三;其中,q为单个电子的电荷量。
电场过渡层的掺杂为线性变化掺杂时,电场过渡层掺杂浓度ND和电场过渡层厚度Wp满足以下关系:
Q=q×G×Wp2/2,公式四;
其中,q为单个电子的电荷量,G为斜率。斜率的取值可调。
根据公式一和公式三可推出:-dE/dx=-Q(x)/εs=-qND/εs。电场过渡层厚度用Wp表示,则:
其中,x取值为从0至Wp。
电场过渡层的下表面电场强度用E1表示,即E(x)为E1的情况,根据公式可得:Em-E1=q×NDWp/εs。
在IGBT器件的最小预设工作电压为k%×BV且临界条件为电场过渡层的下表面电场强度等于0这种特定情况下,则Em-E1=Em-0=q×NDWp/εs,即Em=q×NDWp/εs。
此外,Em近似为k%×Ec,则推出k%×Ec=q×NDWp/εs。击穿电压是电场线以下部分的面积,因此,过渡层承担的电压V为V=q×NDWp2/2εs=n%×k%×BV。
当电场强度在过渡层下边界大于0时,E1=Em-q×NDWp/εs,此时过渡层承担的电压为V=Em×Wp-q×NDWp2/2εs=n%×k%×BV;
Em为IGBT器件最小预设工作电压对应的最大场强,Em近似为k%×Ec,即Em=k%×Ec;
其中:
k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比。为了便于计算将最小预设工作电压占击穿电压的百分比近似作为k%,即将最小预设工作电压占击穿电压的百分比的取值作为k%的取值;
n%为过渡层承担电压占最小预设工作电压的百分比,n%的取值范围为大于0%小于等于5%,Em为IGBT器件最小预设工作电压对应的最大场强,Ec取值为0.25Mv/cm,q为单个电子的电荷量,εs为Si的介电常数。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种IGBT器件,其特征在于,包括:
第一掺杂类型的集电极(12);
形成在所述集电极之上的第二掺杂类型的电场终止层(11);
形成在所述电场终止层之上的第二掺杂类型的电场过渡层(1);
形成在所述电场过渡层之上的第二掺杂类型的漂移区(2),以及形成在漂移区内且沿垂直耐压方向间隔排列的多个第一掺杂的柱区(3);
形成在所述漂移区上方的第一掺杂类型的阱区(7);
其中,电场过渡层的掺杂浓度<电场终止层的掺杂浓度,漂移区和电场过渡层分别能够发生电导调制效应积累少数载流子;IGBT器件关断,所述电场过渡层被完全耗尽,电场在所述电场过渡层降低且在所述电场终止层减小至0。
2.根据权利要求1所述的IGBT器件,其特征在于,电场过渡层的掺杂为均匀掺杂时,电场过渡层的厚度取值范围为大于0小于等于2微米。
3.根据权利要求2所述的IGBT器件,其特征在于,电场过渡层的掺杂浓度的量级为1013/cm3到1015/cm3
电场终止层的掺杂浓度的量级为1017/cm3到5×1017/cm3
4.根据权利要求2所述的IGBT器件,其特征在于,所述柱区(3)的下端和漂移区(2)的下端平齐,且所述柱区(3)的下端和漂移区(2)的下端分别与电场过渡层(1)的上表面连接。
5.根据权利要求4所述的IGBT器件还包括:
第二掺杂类型的外延层(4),形成在所述漂移区(2)之上且位于阱区(7)之下;
其中,所述柱区(3)的上端和漂移区(2)的上端平齐,且所述柱区(3)的上端和漂移区(2)的上端分别与所述外延层的下表面连接。
6.根据权利要求5所述的IGBT器件,其特征在于,电场过渡层的掺杂为均匀掺杂时,电场过渡层掺杂浓度ND和电场过渡层厚度Wp满足以下关系式:
n%×k%×BV=Em×Wp—q×NDWp2/2εs;
Em=k%×Ec;
其中,k%为IGBT器件的最小预设工作电压条件下电场强度占临界击穿电场强度的百分比,最小预设工作电压占击穿电压的百分比的取值作为k%的取值;n%为过渡层承担电压占最小预设工作电压的百分比,n%的取值范围为大于0%小于等于5%,Em为IGBT器件最小预设工作电压对应的最大场强,Ec取值为0.25Mv/cm,q为单个电子的电荷量,εs为IGBT器件Si衬底的介电常数。
7.根据权利要求6所述的IGBT器件,其特征在于,n%的取值为5%。
8.根据权利要求6所述的IGBT器件,其特征在于,所述柱区(3)的厚度HP柱和外延层(4)的厚度H外延层之和满足以下关系式:
HP柱+H外延层=p%×k%×BV/Em;
p%+n%=1;
98%≤HP柱/(HP柱+H外延层)<100%;
其中,p%为超级结区承担电压占最小预设工作电压的百分比。
9.根据权利要求1至8任一所述的IGBT器件,其特征在于,还包括:
集电极金属(13),形成在集电极(12)之下;
栅极沟槽,自所述阱区(7)的上表面向下伸入到所述外延层(4)内;
栅氧化层(5),形成在所述栅极沟槽内;
栅极(6),形成在所述栅氧化层(5)之上,且所述栅极与所述阱区(7)的上表面平齐;
第二掺杂类型的发射极(8),自所述阱区(7)的上表面向下,且发射极(8)的深度比阱区(7)浅;
介质层(9),覆盖在所述栅极和栅氧化层之上且部分覆盖发射极(8);
发射极金属(10),形成在所述发射极(8)和介质层(9)之上;其中,所述介质层(9)用于将所述栅极和所述发射极金属绝缘。
10.根据权利要求9所述的IGBT器件,其特征在于,所述第一掺杂类型为P型掺杂;所述第二掺杂类型为N型掺杂;
或者所述第一掺杂类型为N型掺杂,所述第二掺杂类型为P型掺杂。
CN202211103640.6A 2022-09-09 2022-09-09 一种igbt器件 Active CN116469910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211103640.6A CN116469910B (zh) 2022-09-09 2022-09-09 一种igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211103640.6A CN116469910B (zh) 2022-09-09 2022-09-09 一种igbt器件

Publications (2)

Publication Number Publication Date
CN116469910A true CN116469910A (zh) 2023-07-21
CN116469910B CN116469910B (zh) 2024-02-02

Family

ID=87182980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211103640.6A Active CN116469910B (zh) 2022-09-09 2022-09-09 一种igbt器件

Country Status (1)

Country Link
CN (1) CN116469910B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666422A (zh) * 2022-09-23 2023-08-29 苏州华太电子技术股份有限公司 一种igbt器件
CN117577676A (zh) * 2024-01-16 2024-02-20 苏州华太电子技术股份有限公司 一种igbt器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
US6384431B1 (en) * 1999-10-08 2002-05-07 Denso Corporation Insulated gate bipolar transistor
CN101336480A (zh) * 2006-02-03 2008-12-31 飞兆半导体公司 电荷平衡的绝缘栅双极晶体管
CN102569354A (zh) * 2010-12-16 2012-07-11 三菱电机株式会社 绝缘栅型双极晶体管及其制造方法
CN103594504A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有半超结结构的igbt
CN104103682A (zh) * 2013-04-09 2014-10-15 比亚迪股份有限公司 一种具有新型缓冲层结构的igbt及其制造方法
CN111725312A (zh) * 2020-06-05 2020-09-29 安徽瑞迪微电子有限公司 一种高性能半导体功率器件及其制造方法
CN114005877A (zh) * 2021-11-12 2022-02-01 上海超致半导体科技有限公司 一种超薄超结igbt器件及制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384431B1 (en) * 1999-10-08 2002-05-07 Denso Corporation Insulated gate bipolar transistor
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
CN101336480A (zh) * 2006-02-03 2008-12-31 飞兆半导体公司 电荷平衡的绝缘栅双极晶体管
CN102569354A (zh) * 2010-12-16 2012-07-11 三菱电机株式会社 绝缘栅型双极晶体管及其制造方法
CN104103682A (zh) * 2013-04-09 2014-10-15 比亚迪股份有限公司 一种具有新型缓冲层结构的igbt及其制造方法
CN103594504A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有半超结结构的igbt
CN111725312A (zh) * 2020-06-05 2020-09-29 安徽瑞迪微电子有限公司 一种高性能半导体功率器件及其制造方法
CN114005877A (zh) * 2021-11-12 2022-02-01 上海超致半导体科技有限公司 一种超薄超结igbt器件及制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666422A (zh) * 2022-09-23 2023-08-29 苏州华太电子技术股份有限公司 一种igbt器件
CN116666422B (zh) * 2022-09-23 2024-05-14 苏州华太电子技术股份有限公司 一种igbt器件
CN117577676A (zh) * 2024-01-16 2024-02-20 苏州华太电子技术股份有限公司 一种igbt器件
CN117577676B (zh) * 2024-01-16 2024-04-19 苏州华太电子技术股份有限公司 一种igbt器件

Also Published As

Publication number Publication date
CN116469910B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
CN116469910B (zh) 一种igbt器件
TWI594427B (zh) 半導體裝置結構及相關製程
CN102456718B (zh) 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
CN107768429B (zh) 一种具有混合导电模式的超结igbt器件
CN105531825A (zh) 半导体装置及半导体装置的制造方法
CN116469911A (zh) 一种igbt器件
CN219759593U (zh) 一种半导体器件
CN107731898B (zh) 一种cstbt器件及其制造方法
CN108550619B (zh) 具有降低的反馈电容的igbt
CN102184944A (zh) 一种横向功率器件的结终端结构
CN114050187A (zh) 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管
CN112687746A (zh) 碳化硅平面mosfet器件及制备方法
CN116525646B (zh) 一种igbt器件及开关电路
CN103515443B (zh) 一种超结功率器件及其制造方法
CN114899219A (zh) 一种具有屏蔽效应的超结P柱和N-沟道的4H-SiC基VDMOS器件
CN103681817B (zh) Igbt器件及其制作方法
CN116469909A (zh) 一种半导体集成器件
US20150144990A1 (en) Power semiconductor device and method of manufacturing the same
CN116525645A (zh) 一种半导体器件
Wang et al. Experimental of folded accumulation lateral double-diffused transistor with low specific on resistance
CN108598152B (zh) 一种超结器件终端结构
CN116525644A (zh) 一种二极管器件
CN111370464A (zh) 沟槽栅功率器件及其制造方法
CN116666422B (zh) 一种igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant