CN108550619B - 具有降低的反馈电容的igbt - Google Patents

具有降低的反馈电容的igbt Download PDF

Info

Publication number
CN108550619B
CN108550619B CN201810491009.5A CN201810491009A CN108550619B CN 108550619 B CN108550619 B CN 108550619B CN 201810491009 A CN201810491009 A CN 201810491009A CN 108550619 B CN108550619 B CN 108550619B
Authority
CN
China
Prior art keywords
region
base
igbt
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810491009.5A
Other languages
English (en)
Other versions
CN108550619A (zh
Inventor
C·P·桑道
H-J·舒尔策
J·G·拉文
F·J·涅德诺斯塞德
F·D·普菲尔施
H-P·菲尔斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108550619A publication Critical patent/CN108550619A/zh
Application granted granted Critical
Publication of CN108550619B publication Critical patent/CN108550619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种IGBT包括至少一个第一类晶体管单元，该第一类晶体管单元包括基区、第一发射区、体区和第二发射区。体区被布置在第一发射区与基区之间。基区被布置在体区与第二发射区之间。IGBT还包括毗邻体区且通过栅极电介质与体区介电绝缘的栅电极以及毗邻基区且通过基电极电介质与基区介电绝缘的基电极。基区具有邻接基电极电介质的第一基区部分和被布置在第二发射区与第一基区部分之间的第二基区部分。第一基区部分的掺杂浓度比第二基区部分的掺杂浓度高。

Description

具有降低的反馈电容的IGBT
本申请是申请日为2014年9月29日、国家申请号为 201410514781.6、发明名称为“具有降低的反馈电容的IGBT”的中国发明专利申请的分案申请。
技术领域
本发明的实施例涉及IGBT。
背景技术
IGBT是双极型晶体管器件，其可被用作用于开关电负载的电子开关。IGBT可以被实现具有高达几千伏(kV)的电压阻断能力。
IGBT包括毗邻体区且通过栅极电介质与体区介电绝缘的栅电极。第二掺杂类型的体区使第一掺杂类型的第一发射区(源区)与基区(漂移区)分离。IGBT还包括与第一掺杂类型互补的第二掺杂类型的第二发射区(漏区)。在IGBT的导通状态中，栅电极在体区中沿栅极电介质生成导电沟道，因此第一发射区通过导电沟道将第一类型的电荷载流子注入到基区中，并且第二发射区将第二类型的电荷载流子注入到基区中。第一类型和第二类型的电荷载流子在基区中形成电荷载流子等离子体。这种电荷载流子等离子体导致相对低的IGBT导通电阻。例如，在导通状态中，具有约1200V的电压阻断能力的IGBT的第一发射极端子与第二发射极端子之间的电压仅在1V与3V之间。
在IGBT从导通状态切换到关断状态时，栅电极中断体区中的导电沟道。这允许第二发射区的电势相对于第一发射区的电势增加。然而，随着第二发射区的电势增加，栅电极与第二发射区之间的电容(通常被称为反馈电容，其对应于栅电极与基发射区之间的电容)可以造成栅电极被充电，使得IGBT再次以不希望的方式导通。
因此有需要提供具有降低的反馈电容的IGBT。
发明内容
一个实施例涉及IGBT。IGBT包括基区、第一发射区、体区和第二发射区，其中体区被布置在第一发射区与基区之间，并且其中基区被布置在体区与第二发射区之间。IGBT还包括毗邻体区且通过栅极电介质与体区介电绝缘的栅电极，以及毗邻基区且通过基电极电介质与基区介电绝缘的基电极。基区具有邻接基电极电介质的第一基区部分和被布置在第二发射区与第一基区部分之间的第二基区部分。第一基区部分的掺杂浓度高于第二基区部分的掺杂浓度。
本领域技术人员通过阅读以下详细描述和通过查看附图会意识到另外的特征和优点。
附图说明
现在将参照附图解释实施例。附图用于图示基本原理，因此仅图示了用于理解基本原理的必要方面。附图不是按比例的。在附图中相同的附图标记指示同样的特征。
图1图示了根据一个实施例的IGBT的竖直横截面图；
图2图示了根据一个实施例的IGBT的水平横截面图；
图3图示了根据又一实施例的IGBT的水平横截面图；
图4图示了根据一个实施例的IGBT的竖直横截面图；
图5图示了被实现具有不同类型的晶体管单元的IGBT的一个实施例；
图6图示了被实现具有不同类型的晶体管单元的IGBT的另一实施例；
图7图示了被实现具有不同类型的晶体管单元的IGBT的另一实施例；
图8图示了被实现具有不同类型的晶体管单元的IGBT的又一实施例；
图9图示了用于在IGBT中产生埋藏的半导体区的方法的一个实施例；
图10A至图10B图示了用于在IGBT中产生埋藏的半导体区的方法的另一实施例。
具体实施方式
在以下详细描述中，参照附图。附图形成描述的一部分，并且通过图示的方式示出其中本发明可以被实践的具体实施例。要理解的是，本文中描述的各种实施例的特征可以彼此组合，除非另外特别注明。
图1图示了根据一个实施例的IGBT的竖直横截面图。IGBT包括具有第一表面101和相对第一表面101的第二表面102的半导体本体100。图1示出了在垂直于第一表面101和第二表面102的竖直截面平面中的 IGBT截面。
参照图1，IGBT包括基区11(其还可以被称为漂移区)、第一发射区12(其还可以被称为源区)、体区13和第二发射区15(其还可以被称为漏区)。在半导体本体100中，体区13被布置在第一发射区12与基区11之间，并且基区11被布置在体区13与第二发射区15之间。可选地，与基区11掺杂类型相同的、但比基区11更加高掺杂的场停止区 16被布置在基区11与第二发射区15之间。第二发射区15电连接到集电极电极42。该电极形成集电极端子或耦合到IGBT的集电极端子C。可选地，IGBT包括至少一个与第二发射区15的掺杂类型互补的掺杂类型(导电类型)的第三发射区19。至少一个第三发射区19耦合在集电极电极42与一个漂移区11、以及场停止区16之间。也就是说，至少一个第三发射区19与第二发射区15并联电连接。因为在发射极端子E(下面解释)与集电极端子C之间的电压具有特定极性(在IGBT是n型IGBT 时，是正电压)时它可以独立于施加到栅电极21的电压来传导电流，包括第三发射区19的IGBT是反向导电(RC)IGBT。
栅电极21被布置毗邻体区13且通过栅极电介质22与体区13介电绝缘。IGBT还包括基电极31，其被布置毗邻基区11且通过基电极电介质32与基区11介电绝缘。在图1中所示的实施例中，栅电极21被实现为其被布置在从第一表面101延伸到半导体本体100中的沟槽中的沟槽电极。基电极31位于与栅电极21相同的沟槽中，并且如从第一表面101 看到的，被布置在栅电极21下方且毗邻漂移区11。然而，将栅电极21 和基电极31实现为沟槽电极仅是一个示例。还可能将栅电极21和基电极31实现为在第一表面101上方的平面电极。在这种情况下，漂移区 11的一部分延伸到半导体本体100的第一表面101。
参照图1，体区13与漂移区之间的pn结的位置大致对应于栅电极21的较低端的位置。然而，pn结还可以被布置略微高于或低于(诸如+/- 1μm)栅电极22的较低端。也就是说，栅电极22可以重叠漂移区11(具体地，下面解释的第一漂移区部分111)，或者基电极31可以重叠体区 13。
图1中所示的IGBT是竖直的IGBT。也就是说，IGBT的电流流动方向(其是在IGBT的导通状态中的电流流动的方向)大致对应于半导体本体100的竖直方向(其是垂直于第一表面101的方向)。在这种情况下，源区12被布置在半导体本体100的第一表面101的区域中，并且第二发射区15被布置在第二表面102的区域中。
第一发射区12和体区13电耦合到其形成或连接到IGBT的发射极端子E的电极41，并且栅电极21耦合到IGBT的栅极端子G。为了提供发射极电极41与体区13之间的欧姆接触，与体区13掺杂类型相同的、但比体区13更加高掺杂的较高掺杂的接触区14可以被布置在体区13 与发射极电极41之间。
第一发射区12和基区11具有第一掺杂类型，体区13和第二发射区 15具有与第一掺杂类型互补的第二掺杂类型。
参照图1，基区11包括第一基区部分111和第二基区部分112。第一基区部分111比第二基区部分112具有更高的掺杂浓度。根据一个实施例，第一基区部分111的最大掺杂浓度与第二基区部分112的最大掺杂浓度之比N111/N112至少是10(N111/N112≥10)。第一基区部分111邻接基电极电介质32，并且可以邻接体区13(如图示的)。根据一个实施例，第一基区部分111延伸到其中栅电极21和基电极31被布置的沟槽的底部下方。也就是说，如从第一表面101看到的，第一基区部分111可以比具有栅电极21和基电极31的沟槽更深地延伸到半导体本体100中。
根据一个实施例，第二基区部分112延伸到体区13紧靠第一基区部分111。然而，根据基区11的另一实施例(图1中以虚线图示的)，仅第一基区部分111邻接体区13。也就是说，第二基区部分112通过第一基区部分111与体区13分离。
第一基区部分111的掺杂浓度例如在1E14 cm-3与1E17 cm-3之间，具体地在5E15cm-3与5E16 cm-3之间。第二基区部分112的掺杂浓度例如在 1E13 cm-3与1E16 cm-3之间。第一发射区12和第二发射区15的掺杂浓度例如在1E16 cm-3与1E21 cm-3之间，且体区13的掺杂浓度例如在1E17 cm-3与1E19 cm-3之间。
参照图1，体区13可以被布置仅毗邻具有栅电极21和基电极31的沟槽的一个侧壁，而漂移区11毗邻相对体区13的侧壁。可选地，与基区11互补的掺杂类型的浮动半导体区17毗邻相对体区13的侧壁。该浮动半导体区17可以从第一表面101延伸到沟槽的底部下方(如图1中以虚线图示的)。
在图1中所示的实施例中，基电极31电连接到栅电极21。特别地，栅电极21和基电极31可以被实现为一个电极，其中该电极毗邻体区13 的第一(上层)部分形成栅电极21，且该电极毗邻基区11的第二(下层)部分形成基电极31。根据一个实施例，该电极包括至少金属和诸如掺杂或非掺杂的多晶硅之类的多晶半导体材料之一。
在图1中，d1指基电极电介质31的厚度d1，且d2指栅极电介质 22的厚度。根据一个实施例，基电极电介质32比栅极电介质22更厚 (d1>d2)。根据一个实施例，这两个厚度之比d1/d2在1.2与5之间，具体地在1.5与5之间。在图1中，d1是沿沟槽侧壁在栅极电介质22 下方的基电极电介质32的厚度，且d4指在沟槽底部的基电极电介质的厚度。在底部的该厚度d4比栅极电介质22更厚，并且至少是栅极电介质的厚度d2的1.2倍(d4≥1.2d2)。在底部的厚度d4可以对应于第一厚度d1(d4＝d1)，或者可以更厚(d4>d1)。进一步地，d3指电介质层23的厚度，电介质层23使栅电极21和基电极31与漂移区11或可选的在相对体区的沟槽侧壁处的浮动半导体区17介电绝缘。该电介质层 23的厚度d3可以对应于栅极电介质22的厚度d2或者可以更厚(d3≥ d2)。还可能的是，电介质层23的厚度d3对应于基电极电介质的厚度(d3＝d1)，或者更厚(d3>d1)。
体区13和基区11形成pn结。具有栅电极21和基电极31的沟槽延伸超过该pn结进入基区11，其中基电极31被布置在pn结下方的沟槽中。在图1中，d5指延伸超过pn结进入基区11的沟槽部分的长度，且 d6指第一基区部分111在沟槽延伸到基区11中的那个方向上的尺寸。该方向将在以下内容中被称为电流流动方向，并且在本实施例中，对应于半导体本体100的竖直方向。在图1中所示的实施例中，沟槽具有大致矩形的横截面。然而，还可能的是，沟槽并且因此基电极电介质32在邻接漂移区11的区域中具有圆角。
在图1中所示的实施例中，d5<d6。也就是说，第一基区部分111从pn结延伸到沟槽底部下方。然而，这仅是示例。根据又一实施例，d6 ＝d5，或者甚至d6<d5，其中在后一种情况下第一基区部分111结束于 pn结与沟槽底部之间。根据一个实施例，d5是约2微米(μm)，且d6 在约1微米与4微米之间。
第一基区部分111在垂直于沟槽侧壁的方向上的尺寸d8例如至少在 10纳米(nm)与50纳米之间。然而，参考上面的解释，还可能，第一基区部分111在垂直于沟槽侧壁的方向上沿整个体区13延伸，因此在体区13与基区11之间的pn结仅形成在体区13与第一基区部分111之间。
下面解释了图1中图示的IGBT操作的一种方式。只为了解释的目的，假设IGBT是n型器件。也就是说，第一发射区12和基区11是n 掺杂的，而体区和第二发射区是p掺杂的。进一步假设IGBT是增强型器件。也就是说，在栅电极21沿栅极电介质22在体区13中生成反转沟道时，IGBT仅处于导通状态。
然而，还可能将IGBT实现为p型增强型器件，或者实现为n型或p 型耗尽型器件。在耗尽型器件中，在体区13中存在与源区12掺杂类型相同的沿栅极电介质22的沟道区。在栅极发射极电压为零时，该器件处于导通状态，并且通过向栅电极21施加电势使得沟道区耗尽电荷载流子，可以被关断。在n型IGBT中，为了关断IGBT要施加到栅电极21 的电势相对于源区12的电势是负的，并且在p型IGBT中，该电势相对于源区12的电势是正的。
像传统的IGBT那样，图1中所示的IGBT可以通过经由栅极端子G 向栅电极21施加合适的驱动电势而被导通和关断。在第一发射区12与基区11之间、在体区13中生成导通沟道(在增强型IGBT中为反转沟道)的电势被施加到栅电极21时，IGBT处于导通状态。当导通状态中，在(正的)电压被施加在集电极端子C与发射极端子E之间时，n型电荷载流子(电子)沿栅极电介质22通过反转沟道注入到基区11中并且流向第二发射区15，并且p型电荷载流子(空穴)通过第二发射区15 注入到基区11中并且分别流向体区13和发射极端子E。基区11中p型电荷载流子和n型电荷载流子的存在导致体区11中的电荷载流子等离子体，其是IGBT低的传导损耗的原因。
在n型器件中，为了导通IBGT要施加到栅电极21的电势相对于第一发射区12和发射极端子E的电势分别是正电势。根据一个实施例，导通IGBT的栅极发射极电压例如在约10V与15V之间。
在IGBT关断时，也就是在体区13中的导电沟道被中断(例如通过将栅极发射极电压设置到0)时，并且在集电极端子C与发射极端子E 之间仍然有正电压时，空间电荷区(耗尽区)在基区11中从体区13与基区11之间的pn结开始扩展。在这种操作模式下，集电极端子C处的电势相对于栅极端子G和发射极端子E处的电势可能会增加。参照图1，栅电极21通过基电极电介质32和基电极31分别电容性耦合到基区11 和第二发射区15。然而，由于相对厚的基电极电介质32，这种电容性耦合比其中栅电极21延伸到基区中并且通过栅极电介质与基区介电绝缘的传统IGBT中的差。第二发射区15到栅电极的这种较差的电容性耦合相当于相对低的基极发射极(栅极漏极)电容，并且有助于降低集电极端子C处的电势增加可能造成栅电极21被电容性充电使得体区13中的反转沟道被再次导通的风险。
进一步地，使基电极31与漂移区11分离的相对厚的基电极电介质 32有助于降低在IGBT从导通状态切换到关断状态时基电极电介质32 的介电击穿的风险。
在IGBT的导通状态中，在基区11中沿基电极电介质32存在积累沟道。该积累沟道为基区11中沿基电极电介质32的电荷载流子提供了低欧姆电流路径，并且因此有助于降低IGBT在导通状态中的电阻(发射极端子E与集电极端子C之间的电压)。然而，由于相对厚的基电极电介质32，该积累沟道弱于(沿基电极电介质32的电荷载流子浓度低于)其中栅电极延伸到基区中且通过栅极电介质与基区介电绝缘的传统 IGBT中的。
为了补偿这种弱积累沟道，图1中所示的IGBT的基区11包括沿基电极电介质32且邻接体区13的较高掺杂的第一基区部分111。然而，在该第一基区部分111的掺杂浓度过高时，IGBT的电压阻断能力可能会降低。从而，在给定的基电极电介质32的厚度下，在IGBT的导通电阻与电压阻断能力之间存在权衡。也就是说，通过增加第一基区部分111的掺杂浓度可以降低导通电阻，其中掺杂浓度的这种增加可能导致降低的电压阻断能力。
参照上面的解释，IGBT的导通电阻(集电极端子C与发射极端子E 之间的饱和电压)随着第一基区部分111掺杂浓度的增加而减小。然而，电压阻断能力可能随着第一基区部分111掺杂浓度的增加而减小。从而，存在导致降低的导通电阻(如与其中第一基区部分111和第二基区部分 112具有相同掺杂浓度的情况相比)、但是其中没有显著的电压阻断能力减小的第一基区部分111掺杂水平。这点通过参照下面已经基于模拟的两个示例来解释。
在以下内容中将被称为参考的第一示例涉及其具有与图1中所示的拓扑相似、但是与图1中所示的拓扑不同的拓扑的传统IGBT。不同点在于基区具有大致均匀的掺杂浓度(也就是说，第一基区部分111的掺杂浓度对应第二基区部分112的掺杂浓度)，并且在于栅电极21延伸到基区11中且通过栅极电介质与基区介电绝缘(这相当于在图1中所示的实施例中具有d1＝d2)。参考器件的参数是：
N111＝N112＝1E14cm-3
d1＝d2＝100nm
VCEsat＝1.40V
沟槽底部处的最大电场强度：410kV/cm
VCEmax＝1150V
d6＝2μm(微米)
d7＝90μm.
VCEmax是电压阻断能力，并且VCEsat是在与额定电流一致的电流流动通过IGBT时导通状态中的IGBT的集电极端子C与发射极端子E之间的电压。尺寸d7是第二漂移区部分112在电流流动方向上的长度，它是第一漂移区部分111分别与第二发射区15或场停止区16之间的最短距离。
参照本文中上面的解释，可以通过使基电极电介质32厚于栅极电介质22来降低栅极发射极(栅极漏极)电容和在关断阶段期间出现在沟槽底部处的最大电场强度。在这个实施例中：
d1＝3.5*d2
N111＝100*N112
也就是说，基电极电介质32具有是栅极电介质22厚度d2的3.5倍的厚度d1，且存在其具有是第二基区部分112掺杂的100倍的掺杂浓度的第一基区部分111。这个器件具有以下电学参数：
VCEsat＝1.415V
VCEmax＝1120V
沟槽底部处的最大电场：380kV/cm。
从而，比栅极电介质22更厚的基电极电介质32导致在沟槽底部处降低的最大电场强度。进一步地，这个更厚的基电极电介质32降低栅极发射极的电容，这增加了IGBT的开关速度并且降低了IGBT在关断过程期间导通的风险。沿基电极电介质32的积累沟道弱于参考器件中的。然而，具有比第二基区部分112更高的掺杂浓度的第一基区111广泛补偿了这种较弱的积累沟道。也就是说，具有较厚基电极电介质32的器件的饱和电压仅比参考器件的饱和电压高15mV(1.415V相比于参考器件中的 1.40V)，且电压阻断能力没有大幅降低(1120V相比于参考器件中的 1150V)。
根据一个实施例(图1中以虚线图示的)IGBT还包括至少一个与基区11掺杂类型互补的掺杂类型的补偿区。至少一个补偿区18分别电耦合到体区13或发射极端子E，比体区13更深地延伸到基区11中，与基电极电介质32间隔开，且与第一基区部分111形成pn结。也就是说，补偿区18在垂直于IGBT电流流动方向的方向上邻接部分第一基区部分 111。至少一个补偿区18可以完全延伸通过第一基区部分111(未图示)，或可以结束在第一基区部分111中(如图示的)。在关断状态中，在空间电荷区从体区13与第一基区部分111之间的pn结开始在第一基区部分111中扩展时，空间电荷区(耗尽区)还从补偿区18与第一基区部分 111之间的pn结开始在第一基区部分111中扩展。从而，第一基区部分 111的掺杂剂电荷在补偿区18中找到对应的相反电荷。从而，补偿区18 补偿第一漂移区部分111中的掺杂电荷的至少一部分，因此第一基区部分111较高的掺杂浓度不会导致电压阻断能力的减小(或者不会导致显著减小)。在提供补偿区18时，第一基区部分111甚至可以被掺杂高于上面解释的。
图2示出了具有如图1中图示的竖直拓扑的IGBT的一个实施例的水平横截面图。图2示出了在穿过体区13、源区12、栅极电介质22、栅电极21，绝缘层23和可选的浮动半导体区17的水平截面平面A-A 中的水平横截面。在这个图示中，在栅电极21下方的基电极31和基区 11是不可见的。参照图2，栅电极21、栅极电介质22和第一发射区12 可以被实现为细长的器件区域。因此，在该实施例中，可选的浮动半导体区17、基电极31和基电极电介质32也是细长的器件区域。
参照图2，IGBT可以被实现具有多个器件单元(晶体管单元)10，其中每个器件单元包括一个栅电极21、一个栅极电介质22、绝缘层23、一个源区12、一个体区13(这些区域在图2中是可见的)、一个基区部分111(在图2中不可见)和一个可选的浮动半导体区17。第二基区部分112、可选的场停止区16和第二发射区15(在图2中不可见)可以是各个器件单元共有的。各个器件单元可以通过让它们的源区12和体区 13耦合到一个公共的发射极端子E且通过让各个栅电极21电耦合到一个公共的栅极端子G而并联连接。图1示出了这些晶体管单元中一个的竖直横截面图。
图3示出了根据又一实施例的IGBT的水平横截面图。在这个实施例中，栅电极21是环形的，其中栅电极22和源区12、体区13位于由栅电极21限定的环之内。绝缘层23和可选的浮动半导体区17围绕由栅电极21限定的环。像在图2中图示的实施例中那样，IGBT可以被实现具有多个晶体管单元10。在这个实施例中，每个晶体管单元10包括环形的栅电极21、栅极电介质22、绝缘层23、第一发射区12、体区13、基区11、第二发射区15、可选的场停止区16和可选的浮动半导体区17。图1中所示的竖直横截面图仅仅示出了这种晶体管单元10的一半。像参照图2解释的实施例中那样，各个晶体管单元10是并联连接的。
图4示出了根据又一实施例的IGBT的竖直横截面图。这个实施例是基于图1中所示的实施例，因此除本文中下面详细解释的那些特征外，联系图1提供的解释等效适用于图4中所示的IGBT。
在图4中所示的实施例中，基电极31通过电介质层33与栅电极21 介电绝缘。根据一个实施例，基电极31是浮动的。在这种情况下，栅电极21、电介质层32、浮动基电极31和基电极电介质33分别在栅极端子 G与基区11、以及集电极端子C之间形成电容分压器。在这种情况下，基电极31的电势取决于栅极端子G与基区11之间的电压差。在栅电极 21与基电极31之间的电介质层33的厚度被选择使得电介质层33有能力承受可能出现在栅电极21与基电极31之间的电压。根据一个实施例，电介质层33的厚度大致对应于栅极电介质22的厚度d2，或者更厚。在这个实施例中，栅电极电介质32的厚度d1可以对应于栅极电介质22 的厚度d2(d1＝d2)。根据另一实施例，基电极电介质32比栅极电介质22更厚(d1>d2)。
在图4中所示的IGBT的导通状态中，基电极31的电势水平介于栅极端子G处的电势水平与和集电极端子C处的电势水平之间。例如，如果栅极发射极电压是15V，并且集电极发射极电压VCE在导通状态中是约1.5V，那么栅极端子G与集电极端子C之间的电压差是约13.5V。于是基电极31的电势介于1.5V与15V之间，其中该电压水平取决于基电极31到栅电极21以及到基区11间的电容耦合。例如，如果栅电极 21与基电极31之间的电介质层33相比于基电极电介质32是相对薄的，那么基电极31的电势比集电极C的电势更接近于栅电极21的电势。例如，如果电介质层33相比于基电极电介质32是相对厚的，那么基电极 31的电势在导通状态中更接近于集电极端子C的电势。
在图4中所示的实施例中，浮动基电极31在IGBT的关断状态中保护栅电极21不受出现在沟槽底部处的高电场强度的影响。这即使在其中基电极电介质32具有与栅极电介质22的厚度相当的厚度(d1＝d2)的那些实施例中也是真的。在IGBT的导通状态中，因为基电极31的电势低于栅电极21的电势，沿基电极电介质32的积累沟道可能是相对弱的。为了补偿这个，像图1中所示的IGBT那样，图4中所示的IGBT包括具有其比第二基区部分112具有更高掺杂浓度的第一基区部分111的基区。
在另一实施例(图4中以虚线图示的)中，基电极31电连接到发射电极E。在这个实施例中，在IGBT处于导通状态时，没有沿基电极电介质32的积累沟道，因此基电极31仅用于保护栅电极21不受IGBT的关断状态中高电场强度的影响。在这个实施例中，电阻R(图4中以虚线所示的)可以连接在基电极31与发射极端子E之间。
根据另一实施例(未示出)，基电极31连接到被配置用于独立于栅电极21驱动基电极32的驱动电路。参照本文中之前的解释，取决于基电极31的电势，可能沿基电极电介质32在漂移区中存在积累沟道。根据一个实施例，驱动电路被配置用于控制基电极31，使得在晶体管处于导通状态时，即在栅电极在体区13中生成反转沟道时，在大部分时间里存在沿基电极电介质32的积累沟道。在n型晶体管中，沿基电极电介质 32的积累沟道可通过向基电极31施加高于源电势的驱动电势(其可以对应于栅电势或者高于栅电势)来控制。然而，在栅电极21关断体区 13中的反转沟道之前的预定义时间段，驱动电路被配置用于关断沿基电极电介质32的积累沟道以便降低漂移区11中的电荷载流子浓度。
参照本文中之前的解释，第一基区部分111抵消了沿基电极电介质 32的弱积累沟道。也就是说，第一基区部分111在毗邻基电极31和基电极电介质32的区域中提供了高浓度的自由电荷载流子。然而，可能存在不期望高浓度的自由电荷载流子的IGBT部分。例如，在具有多个晶体管器件的单元阵列的边缘区域中，高浓度的自由电荷载流子可能是不期望的。单元阵列的边缘区域可以是在半导体本体100的边缘处，这意指例如在结终止或者低于或接近诸如栅极焊盘之类的导体的区域中。在那些边缘区域中，晶体管单元通常被省略。根据一个实施例，IGBT包括至少两种不同类型的晶体管单元，即是对应于上文中解释的晶体管单元的第一类晶体管单元，和被实现成沿基电极电介质32具有较低浓度的电荷载流子的第二类晶体管。例如，这些第二类晶体管单元处于包括第一类晶体管单元的单元阵列与边缘终止结构之间的过渡区域中，该过渡区域可以包括场环或场板。例如，该过渡区域的横向延伸介于自由电荷载流子的1个扩散长度与3个扩散长度之间。根据一个实施例，在这个转移区域中存在若干不同的第二类晶体管单元，其中各个第二类晶体管单元是第二类晶体管单元中的自由电荷载流子浓度朝向边缘终止结构减小的那些。
根据一个实施例，第二类晶体管单元对应于上文中解释的第一类晶体管单元，不同的是，第二类晶体管单元的第一基区部分111具有比第一类晶体管单元的第一基区部分111更低的掺杂浓度。从而，在其中期望降低第二类晶体管单元中朝向边缘终止结构的自由电荷载流子浓度的实施例中，第二类晶体管单元中第一基区部分111的掺杂浓度朝向边缘终止结构减小。
根据一个实施例，第一基区部分111具有与第二基区部分112相同的掺杂浓度。这相当于不具有较高掺杂的第一基区部分111。也就是说，基区11具有对应于之前解释的第二基区部分的掺杂浓度的大致均匀的掺杂浓度。
图5示出了包括对应于参照图1解释的晶体管单元的第一类晶体管单元、并且包括第二类晶体管单元的IGBT的竖直横截面图。第一类晶体管单元被图示在图5的左侧部分中，并且第二类晶体管单元被图示在图5的右侧部分中。第二类晶体管单元基于第一类晶体管单元，但不包括第一基区部分111。也就是说，在这些晶体管单元中基区11具有第二基区部分112的掺杂浓度。
图6示出了根据另一实施例的具有第一类晶体管单元和第二类晶体管单元的IGBT的竖直横截面图。在这个实施例中，第一类晶体管单元对应于参照图4解释的晶体管单元。这些第一类晶体管单元被图示在图 6的左侧部分中。第二类晶体管单元基于第一类晶体管单元，不同的是省略了第一基区部分111。
根据又一实施例，IGBT包括对应于参照图1和图4解释的晶体管单元中一个的第一类晶体管单元，和提供比第一类晶体管单元甚至更高的沿基电极电介质32的电荷载流子浓度的第三类晶体管单元。这些第三类晶体管单元可以通过降低基电极电介质32的厚度和实现具有更高掺杂浓度的第一基区部分111中的一项从第一类晶体管单元中得到。
图7示出了包括至少一个第一类晶体管单元(图示在图7的左侧部分中)和至少一个第三类晶体管单元(图示在图7的右侧部分中)的IGBT 的竖直横截面图。
在这个实施例中，第三类晶体管单元具有厚度为d1’的基电极电介质32和第一基区部分111’。根据一个实施例，以下情况中至少一个适用：第三类晶体管单元的基电极电介质32’比第一类晶体管单元的基电极电介质32薄(d1’<d1)；以及第三类晶体管单元的第一基区部分111’具有比第一类晶体管单元的第一基区部分111更高的掺杂浓度(N111’>N111)。根据一个实施例，N11’/N11≥2，且d1’/d1≤0.5。从而，厚度 d1至少是d1’的两倍，且掺杂浓度N11’至少是N11的两倍。
图8示出了包括至少一个基于图4中所示的晶体管单元的第一类晶体管单元(图示在图8的左侧部分中)和至少一个基于第一类晶体管单元的第三类晶体管单元的IGBT的竖直横截面图。像图7中所示的实施例中那样，以下情况中至少一个适用：第三类晶体管单元的基电极电介质32’比第一类晶体管单元的基电极电介质32薄(d1’<d1)；以及第三类晶体管单元的第一基区部分111’具有比第一类晶体管单元的第一基区部分111更高的掺杂浓度。
本文中之前解释的晶体管单元的第一基区部分111是与半导体本体 100的第一表面101间隔开的掺杂的半导体区。这种(埋藏的)半导体区可以通过不同的方式产生。用于实现这种埋藏的半导体区111的一些实施例在以下内容中解释。
图9示出了根据一个实施例在用于产生埋藏的第一基区部分111的方法期间的半导体本体100的竖直横截面图。在这个实施例中，在具有栅极电介质22的栅电极21和具有基电极电介质32的基电极31已经被产生之后，第一基区部分111被产生。产生第一基区部分111包括注入和扩散过程中的至少一个。根据一个实施例，注入掩模200被产生在第一表面101上，并且掺杂剂离子(或者可以通过诱导缺陷复合体的生成来造成掺杂剂生成的、诸如质子之类的离子)被注入到第一表面101没有被掩模200覆盖的那些部分中。在注入过程中，选择注入能量使得掺杂剂离子被引入到其中第一基区部分111要被产生的半导体本体100的那些区域中。掩模200至少覆盖其中已经产生(或将产生)可选的浮动半导体区17的半导体本体100的那些部分，且可选地覆盖其中仅第二基区部分112而非第一基区部分111要被产生的半导体本体100的那些部分。这个可选的掩模200的部分在图9中以虚线图示。
在掺杂剂原子已经被注入之后，至少掺杂剂原子已经被注入到其中的半导体本体100的那些部分被退火，以便激活注入的掺杂剂原子。例如，合适的掺杂剂是硼(B)、磷(P)、硒(Se)、铝(Al)、硫(S)。进一步地，氢或氦诱导的施主可以通过注入氢和氦之一后紧接着退火过程而产生。
在其中基区11是n掺杂的n型IGBT中，第一基区部分111可以通过注入质子到半导体本体100中(使用掩模200以用于掩蔽不期望质子注入到其中的那些部分)而产生。这个注入过程后紧接着是退火过程，其中半导体本体100被加热到300℃与500℃之间的温度，以便于形成氢诱导的施主。
根据又一实施例，诸如硒离子或硫离子之类的快速扩散的掺杂剂原子使用掩模200被注入，并且然后使用退火过程更深地扩散到半导体本体100中。
源区12、体区13和体接触区14可以在第一基区部分111产生之前或之后产生。产生这些区域包括其中掺杂剂原子被引入到半导体本体 100中的注入和扩散过程中的至少一个。
根据一个实施例，半导体本体100包括形成第二发射区15的半导体基板和在半导体基板上的外延层，其中外延层具有对应于第二基区部分 112的掺杂浓度的掺杂浓度。源区12、体区13、体接触区14和第一基区部分111然后在该外延层中产生。根据另一实施例，半导体本体100具有对应于第二基区部分112掺杂浓度的基础掺杂浓度。第二发射区15和可选的场停止区16然后通过其中掺杂剂原子经由半导体本体100的第二表面102被引入的注入和扩散过程中的至少一个产生。其它的器件区域可以如上文中解释的而产生。
用于产生第一基区部分111的方法的另一实施例参照下面的图10A 和图10B来解释。参照图10A，方法包括提供半导体本体100’，其包含形成第二发射区15的第一半导体层和形成第二基区部分112的第二半导体层。根据一个实施例，第一半导体层是基板，并且第二半导体层是形成在半导体基板上的外延层。在这个过程中，场停止区16可以在外延过程中被形成，因此场停止区16是外延层的一部分。
根据另一实施例，半导体本体100’包括具有对应于第二基区部分112的掺杂的掺杂浓度的半导体基板，其中通过注入和扩散过程中的至少一个可以产生第二发射区15和可选的场停止区16。
参照图10B，第三半导体层在半导体本体100’上形成，以便于形成上文中解释的半导体本体100。第三层的掺杂浓度对应于第一基区部分的掺杂浓度。该第三层用图10B中的附图标记111’来标记。在该第三层中，可以产生体区13、体接触区14、源区12、栅电极21、栅极电介质 22、基电极31和基电极电介质32。保持该第三层111’的基础掺杂浓度的那些第三层111’区域然后形成IGBT的第一基区部分111。根据一个实施例，第三半导体层111’是外延层。
根据又一实施例，第一基区部分111通过将掺杂剂离子注入到其中形成栅电极21和基电极32的沟槽的较低侧壁部分中而形成。
例如，基电极电介质32和电介质层33可以通过热氧化的方式和/ 或通过氧化物层沉积或通过热生成的氧化物和一种或多种氧化物沉积过程的组合而产生。电介质层还可以由诸如氮化硅或包含不同电介质的电介质堆叠之类的其它电介质产生。
在上文中的描述中，诸如“顶”、“底”、“前”、“后”、“前导”，“拖尾”等之类的方向性术语参照正被描述的图的定向来使用。因为实施例的部件可以以许多不同的定向被定位，所以方向性术语被使用用于图示的目的并且绝非限制性的。要理解的是，可以利用其它实施例并且可以做出结构或者逻辑改变而不脱离本发明的范围。因此，以下详细描述并不是要在限制性意义上被采用，且本发明的范围由所附权利要求来限定。
尽管本发明的各种示例性实施例已经被公开，对于本领域技术人员将是显然的是，可以在不脱离本发明的精神和范围的情况下做出其将实现本发明的一些优点的各种改变和修改。对于本领域合理技术人员将是明显的是，执行相同功能的其它部件可以被合适地替换。应该提到的是，参照具体的图解释的特征可以与其它图的特征组合，即使在其中这没有被明确提到的那些情况下。进一步地，本发明的方法可以被实现在使用适当的处理器指令的所有软件实施方式或者利用硬件逻辑和软件逻辑的组合以实现相同结果的混合实施方式中。这些对发明构思的修改旨在由所附权利要求涵盖。
如本文中使用的，术语“具有”、“含有”、“包含”、“包括”等是可扩充术语，它们指示所陈述的元件或特征的存在，但不排除另外的元件或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚地指示。
考虑到变化和应用的上述范围，应当理解的是，本发明不受前述描述的限制，也不受附图的限制。作为代替，本发明仅仅受以下权利要求和它们的法律等效物的限制。
要理解的是，本文中描述的各种实施例的特征可以彼此组合，除非另外特别注明。

Claims (26)

1.一种包括至少一个第一类晶体管单元的IGBT，其包括：
基区、第一发射区、体区和第二发射区，其中所述体区被布置在所述第一发射区与所述基区之间，并且其中所述基区被布置在所述体区与所述第二发射区之间；
栅电极，其毗邻所述体区并且通过栅极电介质与所述体区介电绝缘；以及
基电极，其毗邻所述基区并且通过基电极电介质与所述基区介电绝缘，
其中所述基区具有邻接所述基电极电介质的第一基区部分和被布置在所述第二发射区与所述第一基区部分之间的第二基区部分，并且其中所述第一基区部分的掺杂浓度比所述第二基区部分的掺杂浓度高，
其中所述第一基区部分的所述掺杂浓度与所述第二基区部分的所述掺杂浓度之比至少是10，
其中所述栅电极被布置在半导体本体的沟槽中，其中所述体区毗邻所述沟槽的一个侧面，并且其中所述栅电极通过绝缘层与毗邻所述沟槽的第二侧面的半导体区绝缘，所述沟槽的所述第二侧面与所述体区相对，
其中所述绝缘层比所述栅极电介质厚，
其中毗邻所述沟槽的所述第二侧面的所述半导体区是所述基区的一部分。
2.根据权利要求1所述的IGBT，其中毗邻所述沟槽的所述第二侧面的所述半导体区在所述沟槽底部下方延伸并邻接所述沟槽底部。
3.根据权利要求1所述的IGBT，其中所述至少一个第一类晶体管单元的所述第一基区部分的所述掺杂浓度介于1E14cm-3与1E17cm-3之间，并且其中所述至少一个第一类晶体管单元的所述第二基区部分的所述掺杂浓度介于1E13cm-3与1E16cm-3之间。
4.根据权利要求1所述的IGBT，其中所述至少一个第一类晶体管单元的所述第一基区部分的所述掺杂浓度介于5E15cm-3与5E16cm-3之间。
5.根据权利要求1所述的IGBT，其中在所述基区中所述至少一个第一类晶体管单元的所述第一基区部分和所述至少一个第一类晶体管单元的所述第二基区部分两者均邻接所述体区。
6.根据权利要求1所述的IGBT，其中在所述基区中只有所述至少一个第一类晶体管单元的所述第一基区部分邻接所述体区。
7.根据权利要求1所述的IGBT，其中所述基电极电介质比所述栅极电介质厚。
8.根据权利要求1所述的IGBT，其中所述基电极电介质的厚度与所述栅极电介质的厚度之比至少是1.2。
9.根据权利要求1所述的IGBT，其中所述栅电极和所述基电极被布置在半导体本体的公共沟槽中。
10.根据权利要求1所述的IGBT，其中所述基电极与所述基区的重叠至少是0.5微米。
11.根据权利要求1所述的IGBT，其中所述基电极电连接到所述栅电极。
12.根据权利要求1所述的IGBT，其中所述基电极是浮动的。
13.根据权利要求1所述的IGBT，其中所述基电极电连接到与所述第一类晶体管单元的源区连接的电极。
14.根据权利要求1所述的IGBT，还包括：
被布置在所述基区与所述第二发射区之间的场停止区，所述场停止区具有比所述基区更高的掺杂浓度。
15.根据权利要求1所述的IGBT，其中所述第一发射区和所述基区是n型半导体区，并且其中所述体区和所述第二发射区是p型半导体区。
16.根据权利要求1所述的IGBT，还包括：
至少一个第二类晶体管单元，其包括具有比所述第一类晶体管单元的所述第一基区部分更低的掺杂浓度的第一基区部分。
17.根据权利要求16所述的IGBT，其中所述第二类晶体管单元的所述第一基区部分的所述掺杂浓度基本上对应于所述至少一个第一类晶体管单元的所述第二基区部分的所述掺杂浓度。
18.根据权利要求16所述的IGBT，还包括：
多个第二类晶体管单元，其中所述多个第二类晶体管单元具有不同掺杂浓度的第一基区部分。
19.根据权利要求18所述的IGBT，其中所述多个第二类晶体管单元被布置在具有多个第一类晶体管单元的单元阵列与边缘终止结构之间。
20.根据权利要求16所述的IGBT，其中所述至少一个第一类晶体管单元和所述第二类晶体管单元并联连接。
21.根据权利要求16所述的IGBT，还包括：
第三类晶体管单元，
其中所述第三类晶体管单元包括至少以下情况之一：
所述第三类晶体管单元的基电极电介质比所述至少一个第一类晶体管单元的所述基电极电介质薄；以及
所述第三类晶体管单元的第一基区部分具有比所述至少一个第一类晶体管单元的所述第一基区部分更高的掺杂浓度。
22.根据权利要求21所述的IGBT，其中所述至少一个第一类晶体管单元和所述第二类晶体管单元并联连接。
23.根据权利要求1所述的IGBT，还包括：
第三发射区，其掺杂类型与所述第二发射区的掺杂类型互补并且与所述第二发射区并联电耦合。
24.根据权利要求23所述的IGBT，还包括：
电连接到所述第二发射区和所述第三发射区的电极。
25.根据权利要求1所述的IGBT，还包括：
补偿区，电耦合到所述体区，比所述体区更深地延伸到所述基区中，与所述基电极电介质间隔开，且与所述第一基区部分形成pn结。
26.根据权利要求25所述的IGBT，其中所述第一发射区和所述基区是n型半导体区，并且其中所述体区和所述第二发射区是p型半导体区。
CN201810491009.5A 2013-09-30 2014-09-29 具有降低的反馈电容的igbt Active CN108550619B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/041,094 2013-09-30
US14/041,094 US9166027B2 (en) 2013-09-30 2013-09-30 IGBT with reduced feedback capacitance
CN201410514781.6A CN104518017B (zh) 2013-09-30 2014-09-29 具有降低的反馈电容的igbt

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410514781.6A Division CN104518017B (zh) 2013-09-30 2014-09-29 具有降低的反馈电容的igbt

Publications (2)

Publication Number Publication Date
CN108550619A CN108550619A (zh) 2018-09-18
CN108550619B true CN108550619B (zh) 2021-12-03

Family

ID=52673316

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810491009.5A Active CN108550619B (zh) 2013-09-30 2014-09-29 具有降低的反馈电容的igbt
CN201410514781.6A Active CN104518017B (zh) 2013-09-30 2014-09-29 具有降低的反馈电容的igbt

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410514781.6A Active CN104518017B (zh) 2013-09-30 2014-09-29 具有降低的反馈电容的igbt

Country Status (3)

Country Link
US (2) US9166027B2 (zh)
CN (2) CN108550619B (zh)
DE (2) DE102014114100B4 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455205B2 (en) * 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
DE102016116019B4 (de) 2016-08-29 2023-11-23 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
US10439054B2 (en) * 2017-06-29 2019-10-08 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
US10332992B1 (en) * 2018-01-22 2019-06-25 Sanken Electric Co., Ltd. Semiconductor device having improved trench, source and gate electrode structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289690A1 (en) * 2008-05-22 2009-11-26 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
US20120261714A1 (en) * 2011-04-12 2012-10-18 Denso Corporation Semiconductor device and manufacturing method of the same
US20120299092A1 (en) * 2006-07-03 2012-11-29 Infineon Technologies Austria Ag Semiconductor component arrangement and method for producing thereof
US20130240981A1 (en) * 2011-04-22 2013-09-19 Infineon Technologies Austria Ag Transistor array with a mosfet and manufacturing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JP3325424B2 (ja) * 1995-03-31 2002-09-17 株式会社東芝 絶縁ゲート型半導体装置
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
WO2002019434A1 (de) * 2000-08-30 2002-03-07 Infineon Technologies Ag Trench-igbt
JP3653087B2 (ja) * 2003-07-04 2005-05-25 三菱重工業株式会社 Ｄｃ／ｄｃコンバータ
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
JP5569162B2 (ja) * 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US8466491B2 (en) * 2011-05-12 2013-06-18 Infineon Technologies Austria Ag Semiconductor component with improved softness
US10032878B2 (en) * 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
US8809902B2 (en) * 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
US10522675B2 (en) * 2012-01-25 2019-12-31 Infineon Technologies Ag Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120299092A1 (en) * 2006-07-03 2012-11-29 Infineon Technologies Austria Ag Semiconductor component arrangement and method for producing thereof
US20090289690A1 (en) * 2008-05-22 2009-11-26 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
US20120261714A1 (en) * 2011-04-12 2012-10-18 Denso Corporation Semiconductor device and manufacturing method of the same
US20130240981A1 (en) * 2011-04-22 2013-09-19 Infineon Technologies Austria Ag Transistor array with a mosfet and manufacturing method

Also Published As

Publication number Publication date
US9741795B2 (en) 2017-08-22
CN108550619A (zh) 2018-09-18
CN104518017B (zh) 2018-06-15
US20150091053A1 (en) 2015-04-02
DE102014114100B4 (de) 2018-06-14
US9166027B2 (en) 2015-10-20
CN104518017A (zh) 2015-04-15
DE102014114100A1 (de) 2015-04-02
US20160005818A1 (en) 2016-01-07
DE102014019915B3 (de) 2022-02-24

Similar Documents

Publication Publication Date Title
CN108550619B (zh) 具有降低的反馈电容的igbt
US9882038B2 (en) Method of manufacturing a bipolar semiconductor switch
CN107424928B (zh) 具有充电平衡设计的功率半导体器件
US9627520B2 (en) MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array
US9087707B2 (en) Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
US7750397B2 (en) Semiconductor component including compensation zones and discharge structures for the compensation zones
TWI624947B (zh) 橫向雙極功率半導體電晶體、橫向絕緣閘雙極電晶體、提高橫向功率半導體電晶體之切換速度的方法以及pin二極體
CN215377412U (zh) 功率半导体器件
US8546875B1 (en) Vertical transistor having edge termination structure
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
US20070278570A1 (en) High-Voltage Nmos-Transistor and Associated Production Method
US11222891B2 (en) Semiconductor device and semiconductor circuit
US20220157959A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
US11251177B2 (en) Semiconductor device
US20210151590A1 (en) Semiconductor device and method of manufacturing same
WO2019085850A1 (zh) Igbt功率器件
US20210217845A1 (en) Semiconductor device
KR101870825B1 (ko) 전력 반도체 소자 및 그 제조방법
CN114267732A (zh) 半导体装置以及半导体电路
GB2596296A (en) Edge termination design for a vertical bipolar transistor and corresponding fabrication method
US12009419B2 (en) Superjunction semiconductor device and method of manufacturing same
KR101748141B1 (ko) 절연 게이트 양극성 트랜지스터
CN116825833A (zh) 半导体装置以及半导体电路
CN116457945A (zh) 垂直半导体结构元件以及用于制造其的方法
US9147757B2 (en) Power semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant