CN116457945A - 垂直半导体结构元件以及用于制造其的方法 - Google Patents

垂直半导体结构元件以及用于制造其的方法 Download PDF

Info

Publication number
CN116457945A
CN116457945A CN202180077334.7A CN202180077334A CN116457945A CN 116457945 A CN116457945 A CN 116457945A CN 202180077334 A CN202180077334 A CN 202180077334A CN 116457945 A CN116457945 A CN 116457945A
Authority
CN
China
Prior art keywords
shielding structure
region
edge termination
shielding
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077334.7A
Other languages
English (en)
Inventor
A·马丁内斯-利米亚
D·克雷布斯
W·法伊勒
S·施魏格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN116457945A publication Critical patent/CN116457945A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种垂直半导体结构元件(200)具有：具有第一导电性类型的漂移区域(21)；在所述漂移区域(21)上面或在所述漂移区域上方的沟槽结构；屏蔽结构(23)，所述屏蔽结构横向地在所述沟槽结构的至少一个侧壁旁边布置在所述漂移区域(21)上面或在所述漂移区域上方，其中，所述屏蔽结构(23)具有与所述第一导电性类型不同的第二导电性类型，其中，所述屏蔽结构(23)具有屏蔽结构‑沟槽结构(23.3)的至少一部分，使得所述屏蔽结构(23)至少具有第一区域(23.1)和第二区域(23.2)，所述第一区域具有第一厚度，所述第二区域具有小于所述第一厚度的第二厚度；以及在所述漂移区域(21)上面或在所述漂移区域上方的边缘终止结构(215)，其中，所述边缘终止结构具有所述第二导电性类型，其中，所述屏蔽结构(23)具有第一掺杂程度，并且所述边缘终止结构(215)具有与所述第一掺杂程度不同的第二掺杂程度；其中，所述边缘终止结构(215)至少在所述屏蔽结构(23)的所述第二区域(23.2)中布置在所述漂移区域(21)和所述屏蔽结构(23)之间。

Description

垂直半导体结构元件以及用于制造其的方法
技术领域
提供了一种垂直半导体结构元件以及一种用于制造其的方法。
背景技术
在常规的晶体管(例如MOSFET或MISFET)中，能有源切换的部件通过反向沟道来提供，例如通过在npn结中的p区来提供，在所述npn结中通过施加栅极电压来构造电子路径。对于具有宽的带间隙的半导体(例如碳化硅(SiC)或氮化镓(GaN))在电力电子器件中的应用，使用所谓的具有沟槽栅极的垂直功率MOSFET可以是有利的。这样的功率MOSFET 100的示例示意性地在图1中被图示说明。
功率MOSFET 100基本上由有源区域110和边缘终止部(Randabschluss)120构成。在所图示说明的功率MOSFET 100中，n型掺杂的漂移区域1布置在n型掺杂的半导体衬底2上。可选地，n型掺杂的n型缓冲区4能够布置在半导体衬底2和漂移区域1之间。
在有源区域110中布置有源电极12、漏电极13和栅电极11。在有源区域110中，功率MOSFET 100还具有重p型掺杂的(p+)区3、n型掺杂的分布区8(也称为扩散区)、p型掺杂的沟道区5、n型掺杂的源区6、电介质(例如中间氧化物)10、栅极沟槽(Gate-Graben)18(也称为Gate-Trench)和栅极氧化物9。
在边缘终止部120中，功率MOSFET 100具有p型掺杂的边缘终止结构15。在该边缘终止部120中还能够设置有重n型掺杂的(n+)沟道阻挡部7(也称为通道阻挡部)和/或沟道阻挡金属14(也称为通道阻挡金属)。
有源区域110一般用于控制电流流动(例如在导通情况下的高电流；在阻断情况下的仅小的阻断电流)并且通常由大量并联连接的相同的单元构成。这样的功率MOSFET 100的阻断能力原则上朝向上方地受在高电压下开始的、由于出现的高场强而引起的雪崩效应(Avalanche-Effekt或Lawineneffekt)的限制。有源区域110和诸如栅极焊盘的其他区域仅能在垂直方向上接收高的阻断电压。在其外围处，由于所涉及的具有相对较小的圆角半径的平面式pn结，在电压增加的情况下产生高的电场。这些高的电场在这些区域的垂直阻断能力的极小部分的情况下就可以导致雪崩。
为了在仅小的阻断电流的情况下能够接收几伏特(V)到数个kV的高的阻断电压BVds，功率MOSFET 100因此需要边缘终止部120。该边缘终止部120在横向方向上包围功率MOSFET 100的有源区域110的组成部分并且即使在大电压的情况下也减少所提到的电场。用于实现高雪崩强度的边缘区域120中的击穿在理想情况下在功率MOSFET 100的有源区域110的其他区的击穿电压以上才发生。
基于碳化硅(SiC)的功率MOSFET 100与硅(Si)MOSFET相比具有高出约一个数量级的击穿场强的优点。这使得能够在SiC功率MOSFET 100中在相似的阻断能力的情况下实现具有更小厚度的更高掺杂的漂移区域1。这对于在导通情况下的功率MOSFET的电阻(Ron)来说是应用特定地有利的。高的场尤其出现在图1中所图示说明的功率MOSFET 100的“上部”区域中。在有源区域110的上部区域中布置有带有栅极氧化物9的MOS控制头。为了使栅极氧化物9不暴露于超过例如3MV/cm的过高的场中(这会降低其可靠性)，通常将具有>1μm的深度的深p+区3设置在功率MOSFET 100的边缘区域120中。
由于掺杂剂在SiC中的扩散常数非常小，因此待掺杂的区必须借助植入来产生，而不能够使用在硅中能使用的扩散来深入地驱入(Eintreiben)掺杂剂。为此，原则上在每个掺杂分布中需要以不同能量和剂量进行多次植入。在此，深区需要>1MeV的非常高的植入能量。然后，借助温度步骤来激活掺杂剂。深p+区在导通情况下在MOS控制头的区域中使垂直电流流动收缩。为了尽管电流收缩仍然实现在导通情况下的MOSFET 100的小的电阻Ron，可选地能够例如借助植入将比漂移区域1更重掺杂的扩散区8引入在p+区之间。
常规地，对于边缘终止部120，借助边缘终止结构15构造所谓的结终端扩展(Junction Termination Extension，JTE)(“阻断层终止部扩展”)。JTE区p边缘15在p+区3的横向端部处并不比具有n漂移区域1的p+区3的待保护的pn结更平坦(不具有更小的深度)。由此，在等效一维pn结的击穿电压的数量级中实现了边缘终止部120的高的阻断能力。为此需要边缘终止结构15的有效总剂量，该有效总剂量位于所使用的半导体材料的有效击穿电荷的数量级中。因此，总剂量远低于待保护的p+区3的剂量。击穿电压仅适度地容忍边缘终止结构15的有效总剂量的偏差以及在半导体/氧化物边界面处或在(未图示说明的)布置在氧化物10上方的钝化部中的表面电荷。击穿电压对剂量偏差的敏感性随着漂移区域1的掺杂的增加而增加。这尤其适用于明显高于1015cm-3的掺杂，如其对于1200V的电压等级或以下电压等级的SiC结构元件来说典型的那样。
借助植入来构造深p+区3和边缘终止结构15需要高的植入能量。然而，边缘终止结构15应至少与p+区3一样深，更优地比其更深。但是，由于边缘终止结构15由于其较小的剂量在同样的最大植入能量的情况下比p+区3更平坦，因此需要利用比p+区3甚至更高的植入能量来构造边缘终止结构15。由于对于p+区3已经使用了非常高的最大植入能量，因此构造边缘终止结构15需要甚至更高的植入能量。
发明内容
本发明的任务是，提供一种垂直半导体结构元件，其中，边缘终止结构至少在掺杂的半导体区的横向端部处不比该掺杂的半导体区的待保护的pn结明显更平坦。边缘终止结构不应比掺杂的半导体区需要更高的植入能量。
根据本发明的一个方面，该任务通过一种垂直半导体结构元件来解决，该垂直半导体结构元件具有：具有第一导电性类型的漂移区域；沟槽结构，其在所述漂移区域上面或在所述漂移区域上方或者布置在所述漂移区域的上部部分中；屏蔽结构，所述屏蔽结构横向地在所述沟槽结构的至少一个侧壁旁边布置在所述漂移区域上面或在所述漂移区域上方或者布置在所述漂移区域的上部部分中，其中，所述屏蔽结构具有与第一导电性类型不同的第二导电性类型，其中，所述屏蔽结构具有屏蔽结构-沟槽结构的至少一部分，使得所述屏蔽结构至少具有第一区域和第二区域，所述第一区域具有第一厚度，所述第二区域具有小于第一厚度的第二厚度；以及边缘终止结构，所述边缘终止结构布置在所述漂移区域上面或在所述漂移区域上方或者布置在所述漂移区域的上部部分中，其中，所述边缘终止结构具有第二导电性类型，其中，所述屏蔽结构具有第一掺杂程度，并且所述边缘终止结构具有与第一掺杂程度不同的第二掺杂程度；其中，所述边缘终止结构至少在所述屏蔽结构的第二区域中布置在所述漂移区域和所述屏蔽结构之间。
半导体结构元件能够使用在电力电子应用中。这例如包括汽车逆变器(电动车辆或者说混合动力车辆)。在非汽车领域中，诸如在光伏或风力发电逆变器(再生能源生产)、列车驱动装置或高压整流器中的高压直流传输中的大量应用是可能的。
根据本发明的另一个方面，该任务通过一种用于制造垂直半导体结构元件的方法来解决。所述半导体结构元件如前所述地设置。所述方法具有：构造具有第一导电性类型的漂移区域；在所述漂移区域上面或在所述漂移区域上方或者在所述漂移区域的上部部分中构造沟槽结构；构造屏蔽结构，所述屏蔽结构横向地在所述沟槽结构的至少一个侧壁旁边布置在所述漂移区域上面或在所述漂移区域上方或者布置在所述漂移区域的上部部分中，其中，所述屏蔽结构具有与第一导电性类型不同的第二导电性类型，其中，所述屏蔽结构具有屏蔽结构-沟槽结构的至少一部分，使得所述屏蔽结构至少具有第一区域和第二区域，所述第一区域具有第一厚度，所述第二区域具有小于第一厚度的第二厚度；并且，在所述漂移区域上面或在所述漂移区域上方或者在所述漂移区域的上部部分中构造边缘终止结构，其中，所述边缘终止结构具有第二导电性类型，其中，所述屏蔽结构具有第一掺杂程度，并且所述边缘终止结构具有与第一掺杂程度不同的第二掺杂程度；其中，所述边缘终止结构至少在所述屏蔽结构的第二区域中布置在所述漂移区域和所述屏蔽结构之间。
附图说明
在从属权利要求和说明书中阐述这些方面的扩展方案。在附图中示出并且在下文中更详尽地解释本发明的实施方式。附图示出：
图1所涉及的技术的半导体结构元件的示意图；
图2至19根据不同的实施方式的垂直半导体结构元件的示意图；以及
图20用于制造根据不同的实施方式的垂直半导体结构元件的方法的流程图。
具体实施方式
在以下的详细描述中参考随附的附图，所述随附的附图构成本说明书的一部分，并且，在所述随附的附图中，为了图示说明而示出特定的实施例，在所述特定的实施例中可以实行本发明。应理解，可以使用其他的实施例并且可以进行在结构上或者逻辑的改变，而不偏离本发明的保护范围。应理解，只要没有专门地另外指明，本文中所描述的不同的实施例的特征可以相互组合。因此，以下的详细描述不可在进行限制的意义下理解，并且，本发明的保护范围由所附的权利要求定义。在附图中，相同的或者类似的元件设有相同的附图标记，只要这是符合目的的。
图2至图19示出根据不同的实施方式的垂直半导体结构元件200的示意图。垂直半导体结构元件200例如是n型沟道SiC沟槽MOSFET。垂直半导体结构元件200具有有源区域110，该有源区域类似于图1中所图示说明的有源区域110地设置。然而，与图1中所图示说明的半导体结构元件100不同地，垂直半导体结构元件200具有另外的边缘终止部220，该另外的边缘终止部的不同的实施方式在图2至图19中被图示说明。
在不同的实施方式中，垂直半导体结构元件200具有在半导体衬底22(在图1中的有源区域110中，标记为半导体衬底2)上的漂移区域21(在图1中的有源区域110中，标记为漂移区域1)。半导体衬底22能够例如是GaN衬底或SiC衬底。在半导体衬底22上能够构造(例如施加)有弱n型导电的半导体漂移区域212(也称为漂移区21)，例如GaN漂移区域或SiC漂移区域。在漂移区域21上方或在该漂移区域的上部部分中，在有源区域110中能够构造有沟槽结构。因而，该沟槽结构(其纵向方向垂直于图面延伸)能够构造在漂移区域21上面或在漂移区域21上方。
垂直半导体结构元件200还具有第一源电极/漏电极(例如源电极)212、第二源电极/漏电极(例如漏电极)213(在图1中的有源区域110中，标记为电极12或者说13)。随后，示例性地假定，第一源电极/漏电极212为源电极，并且第二源电极/漏电极213为漏电极。源电极和漏电极具有相对于邻接的半导体的欧姆接触。
垂直半导体结构元件200还具有在沟槽结构(也称为沟槽栅极)的栅电极11，该栅电极在图1中被图示说明。栅电极11、例如多晶硅(poly-Si)或栅极金属借助绝缘体9(参见图1)、例如栅极氧化物和/或电介质(例如中间氧化物)210与源电极12、212电绝缘。在图1中，这个电介质用附图标记10表示。
n型掺杂的分布区8(也称为扩散区)、p型掺杂的沟道区5和n型掺杂的源区6能够布置在源电极12、212和漂移区域1、21之间并且横向地在栅电极11旁边，其中，栅极氧化物9使它们与栅电极11分离，如在图1中图示说明的。
在不同的实施方式中，源电极212能够与n型掺杂的源区6电接触。漏电极213可以位于半导体衬底22的背面上。
在不同的实施方式中，屏蔽结构23横向地构造在沟槽结构或者说栅电极11的侧壁旁边。屏蔽结构23布置在有源区域110和边缘终止部220之间的过渡区域中。在不同的实施方式中，源电极212能够与屏蔽结构23接触。
横向地在屏蔽结构23旁边和/或在屏蔽结构23和漂移区域21(例如漂移区域21的上部部分)之间，边缘终止结构215构造在半导体结构元件200的边缘终止部220中。
在屏蔽结构23的区和漂移区21之间以及在边缘终止结构215和漂移区21之间的pn结处，能够形成空间电荷区217，该空间电荷区由于典型的掺杂比例能够随着阻断电压的增加而特别膨胀到漂移区21和边缘终止结构215中。通过引入边缘终止结构215，与没有屏蔽结构的变型方案(图1)相比，在阻断电压下减小了在屏蔽结构23的外围处的场强过高。这例如防止半导体结构元件200的过早的电击穿。边缘终止结构215引起场分布的改变。
由于在植入边缘终止结构215之前所产生的、布置在屏蔽结构23的横向端部的区域中的屏蔽结构-沟槽结构23.3，边缘终止结构215尽管没有使用(与用于构造p+屏蔽结构23相比)更大的最大植入能量但是在横向区域中并不显著更平坦并且可选地甚至比屏蔽结构23(在半导体衬底22的方向上)更深。这个标准可以影响最小横向宽度、位置并且也可以影响屏蔽结构-沟槽结构23.3的最小深度。屏蔽结构-沟槽结构23.3的最大宽度可以选择成，使得它在屏蔽结构23之内。
如果将源电极212置于参考电位，则当漏极金属213处于正电位时能够存在阻断情况。由此，在漂移区域21中能够产生空间电荷区217，该空间电荷区由于掺杂浓度比例——例如，掺杂程度(漂移区域21)<<掺杂程度(边缘终止结构215)<<掺杂程度(屏蔽结构23)——而能够基本上延伸到漂移区域21和边缘终止结构215中。然而，空间电荷区217仅以可忽略的方式延伸到屏蔽结构23中。对于边缘终止结构215与屏蔽结构23相比不是显著更平坦、而是优选更深的情况，在屏蔽结构23的圆角的区域中的场强与没有边缘终止结构215的情况相比或与比屏蔽结构23显著更平坦的边缘终止结构215相比被减小，并且雪崩击穿电压增加。边缘终止结构215的圆角能够在具有比屏蔽结构23更小的掺杂程度的边缘终止结构215的情况下与屏蔽结构23的圆角相比在击穿方面不那么关键。
边缘终止结构215的掺杂程度能够选择成，使得在屏蔽结构23的圆角处的击穿在与在边缘终止结构215的指向沟道阻挡部27的端部处相同的电压下发生，该边缘终止结构在那里也具有圆角。
边缘终止结构215能够完全由空间电荷区217包括进去(erfasst)。
但是，如果边缘终止结构215不比屏蔽结构23显著更平坦、但也不显著更深，则在边缘终止结构215没有被完全耗尽的情况下相同击穿电压的最佳值可以出现在先前提到的两个点处，如在图3中所图示说明的。
这种情形能够在屏蔽结构-沟槽结构23.3或者说第二区域23.2的上下文中实现：然后保护屏蔽结构23的布置在边缘终止结构215中的角部(也称为所包围或所围绕的角部)免受高电场的影响。在不同的实施方式中，这能够通过在源电极212处使用可选的场板212.1而仍受支持。
在一个实施方式中，如在图4中图示说明的，屏蔽结构-沟槽结构23.3的指向沟道阻挡部27的下角部仍能够布置在屏蔽结构23中(在这种情况下，屏蔽结构-沟槽结构23.3具有例如U形形状(其中，U形形状的曲率半径也可导致矩形形状)，V形形状或W形形状)，使得保护屏蔽结构-沟槽结构23.3或者说底部216在阻断情况下免受高场的影响。
屏蔽结构-沟槽结构23.3不限于所描述的实施方式，而是也能够使用在其他设计配置中。场板212.1可以分别是可选的。边缘终止结构215和/或第二边缘终止结构215.1可以是所谓的结终端扩展(JTE)区。
图8图示说明屏蔽结构-沟槽结构23.3结合第二屏蔽结构(例如场环)823.1(在到有源区域的过渡部中，在图1中图示说明为屏蔽结构3)、823.2、823.3的应用，其中，它们的数量不限于三个。在这里，屏蔽结构23布置成，使得其在屏蔽结构823.1、823.2、823.3、23中布置在距沟道阻挡部27的最小距离处。在此，屏蔽结构-沟槽结构23.3也能够完全布置在屏蔽结构23中，如在图9中图示说明的。屏蔽结构23和边缘终止结构215在图8中所图示说明的实施方式中设置成浮动的(借助电介质结构210与场板212.1电绝缘)，并且边缘终止结构215至少部分地包围屏蔽结构23。
在一个实施方式中，如在图9中图示说明的，多个浮动的屏蔽结构23、923(其中，屏蔽结构923也称为第三屏蔽结构)也能够设置成具有第一区域和第二区域或者说屏蔽结构-沟槽结构23.3。可选地，第二屏蔽结构823.1、823.2、823.3也能够设置成具有屏蔽结构-沟槽结构23.3。在所图示说明的实施方式中，给具有屏蔽结构-沟槽结构23.3的每个屏蔽结构23、923分配边缘终止结构215.1、215.2(例如作为p边缘环)，所述边缘终止结构至少部分地包围屏蔽结构23、923(例如p+环)。在此，相应的屏蔽结构-沟槽结构23.3也能够完全布置在相应的屏蔽结构23、923的基面之内(例如作为U形、V形或W形形状)或者在一个或多个端部处(例如L形形状、镜像L形形状、倒L形形状(与Γ形形状类似))、T形形状、倒T形形状)。
在一个实施方式中，如在图10中图示说明的，浮动的屏蔽结构23、923中的多个浮动的屏蔽结构也能够结构化成具有屏蔽结构-沟槽结构23.3。选择性地，所有第二屏蔽结构823.1、823.2、823.3也是这样。在此，能够给具有第二区域23.2或者说屏蔽结构-沟槽结构23.3的每个屏蔽结构23、923分配边缘终止结构215.1、215.2，所述边缘终止结构至少部分地包围所分配的屏蔽结构23、923。在图10中所图示说明的实施方式中，至少两个相邻的边缘终止结构215.1、215.2能够彼此接触、过渡到彼此中、是连续的或者说一体地设置。
图11图示说明一种实施方式，在该实施方式中屏蔽结构-沟槽结构23.3横向地在多个屏蔽结构上方延伸。直观地，屏蔽结构-沟槽结构23.3在屏蔽结构23中开始，延伸越过第二屏蔽结构823.2、823.3并且在最靠近沟道阻挡部27的第三屏蔽结构923中结束。边缘终止结构215共同包围屏蔽结构23、823.2、823.3、923中的多个屏蔽结构。
图12和图13图示说明与在图11中图示说明的实施方式相似的实施方式，其中，构造一个边缘终止结构215(图13)或构造多个彼此分离的边缘终止结构215(图12)，所述边缘终止结构分别至少部分地包围屏蔽结构23、823.2、823.3、923中的一个屏蔽结构(图12)或多个屏蔽结构(图13)。屏蔽结构的数量不限于三个，并且边缘终止结构215的数量不限于两个。
图14图示说明与在图8中图示说明的实施方式相似的实施方式，其中，另外的边缘终止结构215.3例如环形和/或同心地构造在分配给屏蔽结构23的边缘终止结构215和沟道阻挡部27之间。边缘终止结构215至少部分地或者例如横向地且在朝向半导体衬底22的方向上完全包围屏蔽结构23。
在图15中所图示说明的实施方式中，浮动的屏蔽结构23、923中的多个浮动的屏蔽结构也能够结构化成具有屏蔽结构-沟槽结构23.3；选择性地，第二屏蔽结构823.1、823.2中的一些或所有第二屏蔽结构也是这样。在此，给具有屏蔽结构-沟槽结构23.3的每个屏蔽结构23、923分配边缘终止结构215.1、215.2，该边缘终止结构分别至少部分地包围屏蔽结构23、923。在此，相应的屏蔽结构-沟槽结构23.3也能够完全布置在相应的屏蔽结构23、923之内。一个或多个另外的边缘终止结构215.3能够布置在沟道阻挡部27上游。
图16图示说明与在图15中图示说明的实施方式相似的实施方式，其中，屏蔽结构23、923至少部分地由共同的边缘终止结构215.1环绕，类似于在图10、图11和图13中所图示说明的实施方式的。
图17图示说明与在图11中图示说明的实施方式相似的实施方式，其中，至少一个另外的边缘终止结构215.3构造成在沟道阻挡部27的上游，类似于在图14至图16中所图示说明的实施方式的。
图18图示说明与在图12中图示说明的实施方式相似的实施方式，其中，至少一个另外的边缘终止结构215.3构造成在沟道阻挡部27的上游，类似于在图14至图16中所图示说明的实施方式的。
图19图示说明与在图13中图示说明的实施方式相似的实施方式，其中，至少一个另外的边缘终止结构215.3构造成在沟道阻挡部27的上游，类似于在图14至图16中所图示说明的实施方式的。
尽管描述是基于n型沟道SiC沟槽MOSFET进行的，但是实施方式并不限于此，而是也能够应用于具有深p+区的其他功率结构元件。例如通过将n型掺杂以p型掺杂进行交换和将电位的符号进行交换施加到p型沟道SiC沟槽MOSFET上或例如施加到平面式MOSFET上。此外，作为半导体材料可以使用硅或也可以使用诸如GaN的其他宽带隙半导体。
在不同的实施方式中，在半导体结构元件200的边缘终止部220中，n型掺杂的漂移区域21布置在n型掺杂的半导体衬底22上。可选地，n型掺杂的n型缓冲区24能够布置在半导体衬底22和漂移区域21之间。在边缘终止部220中，垂直半导体结构元件200还能够具有p型掺杂的边缘终止结构215。在边缘终止部220中还能够设置有重n型掺杂的(n+)沟道阻挡部27(也称为通道阻挡部)和/或沟道阻挡金属214(也称为通道阻挡金属)。换句话说：边缘终止部220能够具有边缘终止结构215并且能够通过屏蔽结构23和沟道阻挡金属214的部分被置于两侧。
在不同的实施方式中，垂直半导体结构元件200具有漂移区域21，该漂移区域具有第一导电性类型。沟槽结构在有源区域中构造在漂移区域21上面或在漂移区域21上方。栅电极11构造在沟槽结构中，如在图1中图示说明且在上文中所描述的。
在不同的实施方式中，漂移区域21是n型导电的，并且屏蔽结构23具有至少一个p型导电的区。
屏蔽结构23横向地在沟槽结构的至少一个侧壁旁边布置在漂移区域21上面或在漂移区域21上方，例如在边缘终止部220中和/或在有源区域110中，例如在从有源区域110到边缘终止部220的过渡区域中。屏蔽结构23具有与第一导电性类型不同的第二导电性类型。屏蔽结构23至少具有第一区域23.1和第二区域23.2，该第一区域具有第一厚度，该第二区域具有小于第一厚度的第二厚度。
在本说明书的范畴内，一个结构的厚度被理解为在制造该结构时该结构在垂直于的主加工平面的方向上的空间延伸尺度。直观地，屏蔽结构23的厚度是屏蔽结构23从与半导体衬底22的表面对置的侧到与源电极212对置的侧的尺寸。
边缘终止结构215布置在漂移区域21上面或在漂移区域21上方。边缘终止结构215具有第二导电性类型。屏蔽结构23具有第一掺杂程度，并且边缘终止结构215具有与第一掺杂程度不同的第二掺杂程度。
在本说明书的范畴内，掺杂程度被理解为在掺杂区域中每立方厘米的掺杂剂原子的数量，并且能够根据该数量通过添加“--”、“-”、没有添加、“+”或“++”来指示，如这在本技术领域中普遍的那样，例如n+型掺杂的区域(重n型掺杂的区域)或p-型掺杂的区域(弱p型掺杂的区域)。
边缘终止结构215至少在屏蔽结构23的第二区域23.2中布置在漂移区域21和屏蔽结构23之间。表述“在第二区域中”能够被理解为：边缘终止结构在屏蔽结构23的第二区域23.2下方和/或旁边布置在屏蔽结构23和漂移区域21之间，使得它们至少局部地借助边缘终止结构215彼此分离。由此，pn结会移动并且横向的击穿强度被加强。
边缘终止结构215能够横向地接触屏蔽结构23的第二区域23.2。
垂直半导体结构元件200能够具有源电极/漏电极(例如源电极)212，并且屏蔽结构23能够与源电极/漏电极212能导电地连接，如在图2中图示说明的。替代地，屏蔽结构23能够与源电极/漏电极212电绝缘，如在图8中图示说明的。
在不同的实施方式中，电介质结构210至少部分地布置在屏蔽结构23的第一区域23.1和第二区域23.2上面或在其上方。
在不同的实施方式中，源电极/漏电极212和电介质结构210构造在漂移区域21上面或在漂移区域21上方。源电极/漏电极212布置在边缘终止结构215上方，并且电介质结构2100布置在边缘终止结构215和源电极/漏电极212之间。
在不同的实施方式中，屏蔽结构23具有沟槽结构23.3(也称为屏蔽结构-沟槽结构)，并且第二区域23.2能够布置在沟槽结构23.3的底部216中，如在图4中图示说明的。例如，沟槽结构23.3具有矩形形状、V形形状、W形形状或U形形状中的至少一种形状。
直观地，在边缘区域220中，在植入边缘终止结构215之前，根据不同的实施方式的半导体结构元件200在屏蔽结构23的横向端部的区域中具有屏蔽结构-沟槽结构23.3。边缘终止结构215能够被构造，而不需要与屏蔽结构23的植入能量相比更高的植入能量。
边缘终止结构215能够至少在屏蔽结构23的横向端部处构造得不比p+型掺杂的屏蔽结构23/n漂移区域21的pn结显著更平坦(从上表面观察)。由此，例如实现了，构造边缘终止结构215所需的植入能量不高于构造p+型掺杂的屏蔽结构23所需的植入能量。因而，能够减少用于产生边缘终止结构15的开销。
在不同的实施方式中，至少一个第二屏蔽结构823.1、823.2、823.3横向地布置在屏蔽结构23和沟槽结构的侧壁之间，如在图8中图示说明的(图8示出三个第二屏蔽结构823.1、823.2、823.2作为示例)。所述至少一个第二屏蔽结构823.1、823.2、823.3具有例如第二导电性类型和第三掺杂程度。在一个实施例中，所述至少一个第二屏蔽结构823.1、823.2、823.3至少具有一个区域和另一个区域，该一个区域具有第一厚度，该另一个区域具有小于第一厚度的第二厚度，如例如在图18中图示说明的。
边缘终止结构215能够至少部分地布置在屏蔽结构23和至少一个第二屏蔽结构823.1、823.2、823.3之间。
在不同的实施方式中，边缘终止结构215能够设置成，使得屏蔽结构23与漂移区域21分离。在不同的实施方式中，边缘终止结构215能够设置为用于将屏蔽结构23和至少一个第二屏蔽结构823.1、823.2、823.3与漂移区域21分离。
屏蔽结构23的第二区域23.2能够布置在屏蔽结构23的、布置在距沟槽结构的侧壁的较大距离处的侧上，如在图2中图示说明的。替代地，屏蔽结构23的第二区域23.2布置在屏蔽结构23的、布置在距沟槽结构的侧壁的较小距离处的侧上。
在不同的实施方式中，第三屏蔽结构923和第二边缘终止结构215.2能够构造在漂移区域21上面或在漂移区域21上方，如例如在图10和图12中图示说明的。屏蔽结构23横向地布置在第三屏蔽结构923和沟槽结构的侧壁之间。第三屏蔽结构923具有第二导电性类型和第四掺杂程度。第三屏蔽结构923至少具有第三区域23.1和第四区域23.2，该第三区域具有第三厚度，该第四区域具有小于第三厚度的第四厚度。第二边缘终止结构215.2具有第二导电性类型和第五掺杂程度，该第五掺杂程度与第四掺杂程度不同。第二边缘终止结构215.2至少在第三屏蔽结构923的第四区域中布置在漂移区域21和第三屏蔽结构923之间。边缘终止结构215能够设置为用于，将屏蔽结构23和第三屏蔽结构923与漂移区域21分离。至少一个第二屏蔽结构823.1、823.2能够横向地布置在屏蔽结构23和第三屏蔽结构923之间。
在不同的实施方式中，沟道阻挡部214(沟道阻挡结构)构造在漂移区域21上面或在漂移区域21上方。屏蔽结构23能够布置在沟槽结构的侧壁和沟道阻挡部214之间。屏蔽结构23的第二区域23.2能够布置在屏蔽结构23的、布置在距沟道阻挡部214较大距离处的侧上。
在不同的实施方式中，沟道阻挡部214布置在漂移区域21上面或在漂移区域21上方，并且另外的边缘终止结构215.3布置在屏蔽结构23和沟道阻挡部214之间。
例如，屏蔽结构23以及第二和第三屏蔽结构823.1、823.2、823.3、923中的至少一个借助共同的边缘终止结构215.1与漂移区域21分离。
图20示出用于构造根据不同的实施方式的垂直半导体结构元件的方法2000的流程图。为了图示说明，下面，特征设有在图2至19中示出的示例性的实施方式的附图标记。
在不同的实施方式中，用于构造垂直半导体结构元件的方法2000具有：(在2008中)构造具有第一导电性类型的漂移区域21；(在2010中)在漂移区域21上面或在漂移区域21上方构造沟槽结构；(在2020中)构造屏蔽结构23，所述屏蔽结构横向地在沟槽结构的至少一个侧壁旁边布置在漂移区域21上面或在漂移区域21上方，其中，屏蔽结构23具有与第一导电性类型不同的第二导电性类型，其中，屏蔽结构23至少具有第一区域23.1和第二区域23.2，所述第一区域具有第一厚度，所述第二区域具有小于第一厚度的第二厚度；并且，(在2030中)在漂移区域21上面或在漂移区域21上方构造边缘终止结构215，其中，边缘终止结构215具有第二导电性类型，其中，屏蔽结构23具有第一掺杂程度，并且边缘终止结构215具有与第一掺杂程度不同的第二掺杂程度；其中，边缘终止结构215至少在屏蔽结构23的第二区域中布置在漂移区域21和屏蔽结构23之间。
屏蔽结构23、823.1、823.2、823.3、923和边缘终止结构215.1、215.2、215.3能够例如借助离子植入来构造，例如在SiC沟槽结构或者说SiC漂移区域的情况下借助铝离子植入或者在GaN沟槽结构或者说GaN漂移区域的情况下借助Mg离子。为了在没有高能的离子植入的情况下提供深地埋置在漂移区域中的屏蔽结构或者说边缘终止结构，可以构造屏蔽结构-沟槽结构，在该屏蔽结构-沟槽结构的底部216中进行植入。
在不同的实施方式中，屏蔽结构23、823.1、823.2、823.3、923和边缘终止结构215.1、215.2、215.3中的一些或全部能够借助所谓的死植入(Tot-Implantation)来构造。在此，屏蔽结构或者说边缘终止结构通过植入在SiC漂移区域或GaN漂移区域中不引起掺杂的离子种类(例如氩离子)来构造。这些屏蔽结构或者说边缘终止结构不再是能导电的。相应地，更确切地说它们的屏蔽作用得以保留。这类非导电的屏蔽结构在源电极处的连接是可选的。
如在图5至图7中图示说明的，边缘终止部220能够根据不同的实施方式借助一种方法来制造，所述方法具有：提供由半导体材料、例如SiC制成的晶片/衬底22；例如借助外延，构造、例如生长不同掺杂的相同性质的材料；利用合适的掩模来掺杂适当掺杂的功能层，例如借助对以下区进行植入：n源极6、(可选的)n+沟道阻挡部27、p沟道5、(可选的)n扩散部8、p+屏蔽结构23、(可选的)另外的p+屏蔽结构823.1、823.2、823.3、923；构造屏蔽结构-沟槽结构23.3。
所述方法还可以具有：例如通过对以下区进行植入，利用合适的掩模来掺杂适当掺杂的功能层：(可选的)边缘终止结构215、215.1、215.2、215.3；热处理以激活掺杂剂。
所述方法还可以具有：使MOS头结构化，例如利用合适的掩模来施加栅极沟槽结构；施加电介质，例如栅极氧化物9、例如SiO2；施加栅电极11，例如多晶硅。
利用不同气体进行热处理可选地在前述步骤中的每一个步骤之后。
此外，所述方法可以具有：构造电介质结构10、210，例如施加一个或多个绝缘层10、210，在半导体衬底22的正面的部分上构造电极12、212.1，利用合适的掩模和过程将正面金属化部212和钝化部(未示出)施加到半导体结构元件的上侧面上，以及在可选地借助合适的过程在晶片的背面上对晶片进行薄研磨之后，施加漏极金属化部213。
过程进行的一部分的、示出p+屏蔽结构23、屏蔽结构-沟槽结构23.3和边缘终止结构215的实施方式在用于边缘终止部220的图5至图7中被图示说明。这实现了屏蔽结构-沟槽结构23.3和用于屏蔽结构23的边缘终止结构215的至少部分自对准(selbstjustiert)的产生。
根据图5，在借助植入在p+掩模219的辅助下产生屏蔽结构23之后，可以施加p边缘掩模221并且使其光刻地结构化。根据图6，可以使用p边缘掩膜221作为遮盖来进行p+掩膜219的刻蚀，其中，同时能够形成屏蔽结构-沟槽结构23.3。其指向沟道阻挡部27的方向的边棱可以由此相对于p+屏蔽结构23自对准，并且能够如在图6中图示说明的那样刚好仍布置在p+屏蔽结构23的基面内。根据图7，能够进行边缘终止结构215的植入。这种方法顺序可以在制造方法的所提到的或另外的合适的部位处进行。
所描述的且在附图中所示出的实施方式仅示例性地被选择。不同的实施方式可以完全地或者在单个的特征方面相互组合。一个实施方式也可以由另一个实施方式的特征来补充。此外，所说明的方法步骤可以重复地以及按不同于所描述顺序的顺序地实施。尤其是，本发明不限于所说明的方法。

Claims (10)

1.一种垂直半导体结构元件(200)，其具有：
具有第一导电性类型的漂移区域(21)；
在所述漂移区域(21)上面或在所述漂移区域上方的沟槽结构；
屏蔽结构(23)，所述屏蔽结构横向地在所述沟槽结构的至少一个侧壁旁边布置在所述漂移区域(21)上面或在所述漂移区域上方，
其中，所述屏蔽结构(23)具有与所述第一导电性类型不同的第二导电性类型，并且
其中，所述屏蔽结构(23)具有屏蔽结构-沟槽结构(23.3)的至少一部分，使得所述屏蔽结构(23)至少具有第一区域(23.1)和第二区域(23.2)，所述第一区域具有第一厚度，所述第二区域具有小于所述第一厚度的第二厚度；以及
在所述漂移区域(21)上面或在所述漂移区域上方的边缘终止结构(215)，其中，所述边缘终止结构(215)具有所述第二导电性类型，
其中，所述屏蔽结构(23)具有第一掺杂程度，并且所述边缘终止结构(215)具有与所述第一掺杂程度不同的第二掺杂程度；并且
其中，所述边缘终止结构(215)至少在所述屏蔽结构(23)的所述第二区域(23.2)中布置在所述漂移区域(21)和所述屏蔽结构(23)之间。
2.根据权利要求1所述的垂直半导体结构元件(200)，其还具有：
源电极/漏电极(212)和电介质结构(210)，其中，所述源电极/漏电极(212)布置在所述边缘终止结构(215)上方，并且所述电介质结构(210)布置在所述边缘终止结构(215)和所述源电极/漏电极(212)之间。
3.根据权利要求2所述的垂直半导体结构元件(200)，
其中，所述屏蔽结构(23)与所述源电极/漏电极(212)电绝缘。
4.根据权利要求1至3中任一项所述的垂直半导体结构元件(200)，
其中，所述漂移区域(21)是n型导电的，其中，所述屏蔽结构(23)具有至少一个p型导电的区。
5.根据权利要求1至4中任一项所述的垂直半导体结构元件(200)，
其中，所述边缘终止结构(215)横向地接触所述屏蔽结构(23)的所述第二区域(23.2)。
6.根据权利要求1至5中任一项所述的垂直半导体结构元件(200)，其还具有至少一个第二屏蔽结构(823.1，823.2，823.3)，所述至少一个第二屏蔽结构横向地布置在所述屏蔽结构(23)和所述沟槽结构的侧壁之间，其中，所述第二屏蔽结构(823.1，823.2，823.3)具有所述第二导电性类型和第三掺杂程度。
7.根据权利要求1至6中任一项所述的垂直半导体结构元件(200)，
其中，所述边缘终止结构(215)使所述屏蔽结构(23)与所述漂移区域(21)分离。
8.根据权利要求1至7中任一项所述的垂直半导体结构元件(200)，其还具有：
第三屏蔽结构(923)，其中，所述屏蔽结构(23)横向地布置在所述第三屏蔽结构(923)和所述沟槽结构的侧壁之间，其中，所述第三屏蔽结构(923)具有所述第二导电性类型和第四掺杂程度，其中，所述第三屏蔽结构(923)至少具有第三区域(923.1)和第四区域(923.2)，所述第三区域具有第三厚度，所述第四区域具有小于所述第三厚度的第四厚度；以及
在所述漂移区域(21)上面或在所述漂移区域上方的第二边缘终止结构(215.2)，其中，所述第二边缘终止结构(215.2)具有所述第二导电性类型和与所述第四掺杂程度不同的第五掺杂程度；
其中，所述第二边缘终止结构(215.2)至少在所述第三屏蔽结构(923)的所述第四区域中布置在所述漂移区域(21)和所述第三屏蔽结构(923)之间。
9.根据权利要求1至8中任一项所述的垂直半导体结构元件(200)，其还具有在所述漂移区域(21)上面或在所述漂移区域上方的沟道阻挡部(214)以及另外的边缘终止结构(215.3)，其中，所述另外的边缘终止结构(215.3)布置在所述屏蔽结构(23)和所述沟道阻挡部(214)之间。
10.一种用于构造垂直半导体结构元件的方法(2000)，所述方法具有：
构造(2008)具有第一导电性类型的漂移区域(21)；
在所述漂移区域(21)上面或在所述漂移区域上方构造(2010)沟槽结构；
构造(2020)屏蔽结构(23)，所述屏蔽结构横向地在所述沟槽结构的至少一个侧壁旁边布置在所述漂移区域(21)上面或在所述漂移区域上方，
其中，所述屏蔽结构(23)具有与所述第一导电性类型不同的第二导电性类型，其中，所述屏蔽结构(23)具有屏蔽结构-沟槽结构(23.3)的至少一部分，使得所述屏蔽结构(23)至少具有第一区域(23.1)和第二区域(23.2)，所述第一区域具有第一厚度，所述第二区域具有小于所述第一厚度的第二厚度；并且
在所述漂移区域(21)上面或在所述漂移区域上方构造(2030)边缘终止结构(215)，其中，所述边缘终止结构(215)具有所述第二导电性类型，
其中，所述屏蔽结构(23)具有第一掺杂程度，并且所述边缘终止结构(215)具有与所述第一掺杂程度不同的第二掺杂程度；
其中，所述边缘终止结构(215)至少在所述屏蔽结构(23)的所述第二区域中布置在所述漂移区域(21)和所述屏蔽结构(23)之间。
CN202180077334.7A 2020-11-17 2021-11-17 垂直半导体结构元件以及用于制造其的方法 Pending CN116457945A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020214398.6 2020-11-17
DE102020214398.6A DE102020214398A1 (de) 2020-11-17 2020-11-17 Vertikales halbleiterbauelement und verfahren zum herstellen desselben
PCT/EP2021/081968 WO2022106458A1 (de) 2020-11-17 2021-11-17 Vertikales halbleiterbauelement und verfahren zum herstellen desselben

Publications (1)

Publication Number Publication Date
CN116457945A true CN116457945A (zh) 2023-07-18

Family

ID=78806510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077334.7A Pending CN116457945A (zh) 2020-11-17 2021-11-17 垂直半导体结构元件以及用于制造其的方法

Country Status (5)

Country Link
US (1) US20230402538A1 (zh)
JP (1) JP2023549543A (zh)
CN (1) CN116457945A (zh)
DE (1) DE102020214398A1 (zh)
WO (1) WO2022106458A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4414863B2 (ja) * 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US9899477B2 (en) 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
DE102017127848A1 (de) 2017-11-24 2019-05-29 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
JP7355503B2 (ja) * 2019-02-19 2023-10-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE102020214398A1 (de) 2022-05-19
JP2023549543A (ja) 2023-11-27
WO2022106458A1 (de) 2022-05-27
US20230402538A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US9627520B2 (en) MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array
US7919824B2 (en) Semiconductor device and method of manufacturing the same
CN215377412U (zh) 功率半导体器件
US20090057713A1 (en) Semiconductor device with a semiconductor body
CN115699328A (zh) 具有分段沟槽和屏蔽件的沟槽功率器件
US9741795B2 (en) IGBT having at least one first type transistor cell and reduced feedback capacitance
US20160155821A1 (en) Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
US10008590B2 (en) Semiconductor device with trench edge termination
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
CN114744049B (zh) 碳化硅mosfet半导体器件及制作方法
US8530300B2 (en) Semiconductor device with drift regions and compensation regions
US20230261073A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
US20220173227A1 (en) Finfet power semiconductor devices
CN116457945A (zh) 垂直半导体结构元件以及用于制造其的方法
WO2021030490A1 (en) High density power device with selectively shielded recessed field plate
US20230163167A1 (en) Semiconductor device including a trench gate structure
US20230352577A1 (en) Vertical shielded gate accumulation field effect transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination