WO2022106458A1 - Vertikales halbleiterbauelement und verfahren zum herstellen desselben - Google Patents

Vertikales halbleiterbauelement und verfahren zum herstellen desselben Download PDF

Info

Publication number
WO2022106458A1
WO2022106458A1 PCT/EP2021/081968 EP2021081968W WO2022106458A1 WO 2022106458 A1 WO2022106458 A1 WO 2022106458A1 EP 2021081968 W EP2021081968 W EP 2021081968W WO 2022106458 A1 WO2022106458 A1 WO 2022106458A1
Authority
WO
WIPO (PCT)
Prior art keywords
shielding structure
edge termination
shielding
region
drift region
Prior art date
Application number
PCT/EP2021/081968
Other languages
English (en)
French (fr)
Inventor
Alberto MARTINEZ-LIMIA
Daniel Krebs
Wolfgang Feiler
Stephan Schwaiger
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to US18/250,580 priority Critical patent/US20230402538A1/en
Priority to CN202180077334.7A priority patent/CN116457945A/zh
Priority to JP2023528993A priority patent/JP2023549543A/ja
Publication of WO2022106458A1 publication Critical patent/WO2022106458A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Definitions

  • a vertical semiconductor device and a method of manufacturing the same are provided.
  • the actively switchable component is provided by an inversion channel, for example by the p-region in an npn junction, in which an electron path is formed by applying a gate voltage.
  • an inversion channel for example by the p-region in an npn junction, in which an electron path is formed by applying a gate voltage.
  • semiconductors with a wide band gap e.g. silicon carbide (SiC) or gallium nitride (GaN)
  • SiC silicon carbide
  • GaN gallium nitride
  • the power MOSFET 100 essentially consists of an active region 110 and an edge termination 120.
  • an n-doped drift region 1 is arranged on an n-doped semiconductor substrate 2.
  • An n-doped n-buffer region 4 can optionally be arranged between the semiconductor substrate 2 and the drift region 1 .
  • the power MOSFET 100 In the active region 110, a source electrode 12, a drain electrode 13 and a gate electrode 11 are arranged. In the active area 110, the power MOSFET 100 also has a heavily p-doped (p+) region 3, an n-doped distribution region 8 (also referred to as a spreading region), a p-doped channel region 5, an n-doped Source region 6, a dielectric (e.g. intermediate oxide) 10, a gate trench 18 (also referred to as gate trench) and a gate oxide 9.
  • p+ heavily p-doped
  • n-doped distribution region 8 also referred to as a spreading region
  • a p-doped channel region 5 an n-doped Source region 6
  • a dielectric e.g. intermediate oxide
  • gate trench 18 also referred to as gate trench
  • the power MOSFET 100 has a p-doped edge termination structure 15 in the edge termination 120 .
  • a heavily n-doped (n+) channel stopper 7 (also referred to as a channel stopper) and/or a channel stop metal 14 (also referred to as a channel stop metal) can also be provided in the edge termination 120 .
  • the active region 110 generally serves to control the flow of current (eg high current in the on-state; only low reverse currents in the reverse-state) and usually consists of a large number of identical cells connected in parallel.
  • the ability to block such a power MOSFETs 100 are basically limited at the top by the avalanche effect (avalanche effect) that occurs at high voltage as a result of the high field strengths that occur.
  • the active area 110 and other areas, such as a gate pad can only absorb high blocking voltages in the vertical direction.
  • high electric fields form at their periphery as the voltage increases. These high electric fields can result in an avalanche at a fraction of the vertical blocking capability of these areas.
  • the power MOSFET 100 In order to be able to absorb a high reverse voltage BVds of a few volts (V) to several kV with only a low reverse current, the power MOSFET 100 therefore requires the edge termination 120.
  • the edge termination 120 encloses the components of the active region 110 of the power MOSFET 100 laterally Direction and reduces the electric fields mentioned even at high voltages. In the ideal case, a breakdown in the edge region 120 to achieve a high avalanche stability occurs only above the breakdown voltage of the other regions of the active region 110 of the power MOSFET 100.
  • power MOSFETs 100 based on silicon carbide (SiC) have the advantage of a breakdown field strength that is approximately one order of magnitude higher. This enables higher-doped drift regions 1 with a smaller thickness with a comparable blocking capability in the SiC power MOSFET 100. This is application-specifically advantageous for the resistance of the power MOSFET in the on state (R on ).
  • the high fields occur in particular in the “upper” area of the power MOSFET 100 illustrated in FIG.
  • the MOS control head with the gate oxide 9 is arranged in the upper area of the active area 110 . To ensure that the gate oxide 9 is not exposed to excessive fields above, for example, 3 MV/cm, which would reduce its reliability, there are generally deep p+ regions 3 with a depth of >1 pm in the edge region 120 of the power MOSFET 100 intended.
  • the regions to be doped must be produced by implantation without being able to use the diffusion that can be used with silicon to drive in the dopants in depth. In principle, this requires several implantations with different energies and doses per doping profile. Very high implant energies of >1 MeV are required for deep areas.
  • the dopants are then activated by means of a temperature step. The deep p+ regions constrict the vertical current flow in the case of conduction in the area of the MOS control head.
  • an n-spreading region 8 that is doped more than the drift region 1 can optionally be introduced between the p+ regions, for example by means of implantation.
  • junction termination extension (“junction termination extension”) is formed for the edge termination 120 by means of the edge termination structure 15 .
  • the JTE region pRand 15 is not flatter at the lateral end of the p+ region 3 (has no lower depth) than the pn junction of the p+ region 3 to be protected with the n- drift region 1. This ensures a high blocking capability of the edge termination 120 in the magnitude of the breakdown voltage of the equivalent one-dimensional pn junction.
  • This requires an effective total dose of the edge termination structure 15, which is of the order of magnitude of the effective breakdown charge of the semiconductor material used. The total dose is thus far below the dose of the p+ region 3 to be protected.
  • the breakdown voltage is only moderately tolerant of deviations from the effective total dose of the edge termination structure 15 and of surface charges at the semiconductor/oxide interface or in the passivation, located above the oxide 10 (not illustrated).
  • the sensitivity of the breakdown voltage to dose deviations increases with increasing doping of the drift region 1. This applies in particular to dopings well above 10 15 cm 3 as are typical for SiC components for the voltage class 1200 V or below.
  • edge termination structure 15 The formation of a deep p+ region 3 and an edge termination structure 15 by means of implantation requires high implantation energies. However, the edge termination structure 15 should be at least as deep as the p+ region 3, preferably deeper. However, since the edge termination structure 15 is shallower than the p+ region 3 with the same maximum implantation energy due to its smaller dose, it would be necessary to form edge termination structure 15 with an even higher implantation energy than p+ region 3. Since a very high maximum implantation energy is already used for p+ region 3, forming edge termination structure 15 requires an even higher implantation energy.
  • An object of the invention is to provide a vertical semiconductor component in which the edge termination structure, at least at the lateral end of a doped semiconductor region, is not significantly flatter than the pn junction of the doped semiconductor region that is to be protected.
  • the edge termination structure should not require a higher implantation energy than the doped semiconductor region.
  • a vertical semiconductor component comprising: a drift region having a first conductivity type; a trench structure arranged on or over the drift region or in its upper part, a shielding structure which is arranged laterally next to at least one sidewall of the trench structure on or over the drift region or in its upper part, wherein the shielding structure has a second conductivity type that differs from the distinguishes the first conductivity type, and wherein the shielding structure has at least part of a shielding structure trench structure such that the shielding structure has at least a first region with a first thickness and a second region with a second thickness that is smaller than the first thickness; and an edge termination structure arranged on or over the drift region or in the upper part thereof, the edge termination structure having the second conductivity type, the shielding structure having a first doping level and the edge termination structure having a second doping level that differs from the first doping level, having; wherein the edge termination structure is arranged at least in the second area of the shielding structure between
  • the semiconductor component can be used in power electronic applications. These include, for example, automotive inverters (electric or hybrid vehicles). In the non-automotive sector, a large number of applications are possible, such as in photovoltaics or wind power inverters (regenerative energy generation), train drives or in high-voltage direct current (HVDC) transmission in high-voltage rectifiers.
  • automotive inverters electric or hybrid vehicles
  • HVDC high-voltage direct current
  • the object is achieved by a method for producing a vertical semiconductor component.
  • the semiconductor component is set up as previously described.
  • the method includes: forming a drift region having a first conductivity type; forming a trench structure on or above the drift region or in its upper part, forming a shielding structure which is arranged laterally next to at least one side wall of the trench structure on or above the drift region or in its upper part, the shielding structure having a second conductivity type which differs from distinguishes the first conductivity type, and wherein the shielding structure has at least part of a shielding structure trench structure such that the shielding structure has at least a first region with a first thickness and a second region with a second thickness that is smaller than the first thickness; and forming an edge termination structure on or over the drift region or in the upper part thereof, the edge termination structure having the second conductivity type, the shielding structure having a first doping level and the edge termination structure having a second doping level different from the first doping level; wherein the edge termination structure
  • Figure 1 is a schematic representation of a semiconductor device of the related art
  • FIGS. 2 to 19 schematic representations of a vertical
  • FIG. 20 shows a flow chart of a method for producing a vertical semiconductor component in accordance with various embodiments.
  • FIG.2 to FIG.19 show schematic representations of a vertical semiconductor component 200 according to various embodiments.
  • the vertical semiconductor device 200 is, for example, an n-channel SiC trench MOSFET.
  • the vertical semiconductor component 200 has an active area 110 which is set up analogously to the active area 110 illustrated in FIG.
  • the vertical semiconductor component 200 has a different one Edge termination 220, of which different embodiments are illustrated in FIG.2 to FIG.19.
  • vertical semiconductor device 200 includes a drift region 21 (labeled drift region 1 in active region 110 in FIG. 1) on a semiconductor substrate 22 (labeled semiconductor substrate 2 in active region 110 in FIG. 1).
  • the semiconductor substrate 22 can be a GaN substrate or a SiC substrate, for example.
  • the weakly n-conducting semiconductor drift region 21 (also referred to as drift zone 21) can be formed (e.g. applied) on the semiconductor substrate 22, for example a GaN or SiC drift region.
  • a trench structure can be formed in the active region 110 above the drift region 21 or in its upper part. The trench structure (whose longitudinal direction extends perpendicular to the plane of the drawing) can thus be formed on or above the drift region 21 .
  • Vertical semiconductor device 200 further includes a first source/drain electrode (e.g., a source electrode) 212, a second source/drain electrode (e.g., a drain electrode) 213 (represented in active region 110 in FIG 13) on.
  • a first source/drain electrode e.g., a source electrode
  • a second source/drain electrode e.g., a drain electrode
  • the first source/drain electrode 212 is a source electrode and that the second source/drain electrode 213 is a drain electrode.
  • the source and drain electrodes are in ohmic contact with adjacent semiconductor.
  • the vertical semiconductor device 200 further includes a gate electrode 11 illustrated in FIG. 1 in the trench structure (also referred to as a trench gate).
  • the gate electrode 11 for example a poly-silicon (poly-Si) or a gate metal, is isolated by means of an insulation 9 (see FIG. 1), for example a gate oxide and/or a dielectric (e.g. intermediate oxide) 210, electrically isolated from the source electrode 12,212.
  • This dielectric is denoted by the reference numeral 10 in FIG.
  • An n-doped distribution region 8 (also referred to as a spreading region), a p-doped channel region 5 and an n-doped source region 6 can be located between the source electrode 12, 212 and the drift region 1, 21 and laterally next to of the gate electrode 11, with the gate oxide 9 separating it from the gate electrode 11, as illustrated in FIG.1.
  • the source electrode 212 can make electrical contact with the n-doped source region 6 .
  • the drain electrode 213 can be located on the rear side of the semiconductor substrate 22 .
  • a shielding structure 23 is formed laterally next to a side wall of the trench structure or the gate electrode 11 .
  • the shielding structure 23 is arranged in the transition area between the active area 110 and the edge termination 220 .
  • the source electrode 212 can contact the shielding structure 23 in various embodiments.
  • An edge termination structure 215 is formed in the edge termination 220 of the semiconductor component 200 laterally next to the shielding structure 23 and/or between the shielding structure 23 and the drift region 21 (for example the upper part of the drift region 21).
  • a space charge zone 217 can form which, due to the typical doping conditions, with increasing blocking voltage primarily in the drift area 21 and the edge termination - Structure 215 can expand.
  • the introduction of the edge termination structure 215 reduces the field strength increase at the periphery of the shielding structure 23 in comparison to the variant without a shielding structure (FIG. 1) under blocking voltage. This prevents, for example, an early electrical breakdown of the semiconductor component 200.
  • the edge termination structure 215 brings about a change in the field distribution.
  • the edge termination structure 215 is in the lateral area despite the use of no higher maximum implantation energy (than for forming the p+ shielding structure 23). not significantly flatter and optionally even deeper (in the direction of the semiconductor substrate 22) than the shielding structure 23.
  • This criterion can influence the minimum lateral width, position and also the minimum depth of the shielding structure trench structure 23.3.
  • the maximum width of the shielding structure trench structure 23.3 can be chosen such that it lies within the shielding structure 23.
  • a space charge zone 217 can form in the drift region 21, which due to the doping concentration ratios, for example degree of doping (drift region 21) ⁇ degree of doping (edge termination structure 215) ⁇ degree of doping (shielding structure 23), essentially in the drift region 21 and the edge termination Structure 215 may extend.
  • the space charge zone 217 extends only slightly into the shielding structure 23.
  • the edge termination structure 215 is not significantly flatter, but preferably deeper than the shielding structure 23
  • the field strength in the area of the rounding of the shielding structure 23 is compared to that
  • the case of no edge termination structure 215 or an edge termination structure 215 that is significantly flatter than the shield structure 23 is reduced and the avalanche breakdown voltage is increased.
  • the rounding of the edge termination structure 215 can be less critical in terms of breakdown than the rounding of the shielding structure 23.
  • the degree of doping of the edge termination structure 215 can be chosen such that the breakdown at the rounding of the shielding structure 23 occurs at the same voltage as at the end of the edge termination structure 215 pointing to the channel stopper 27, which also has a rounding there.
  • the edge termination structure 215 can be completely covered by the space charge zone 217 .
  • edge termination structure 215 is not significantly flatter but also not significantly deeper than the shielding structure 23, an optimum of the same breakdown voltage can occur at the two aforementioned points if the edge termination structure 215 is not completely depleted (area 315), such as illustrated in FIG.3.
  • this situation can enable the corner (also referred to as enclosed or encompassed corner) of the shielding structure 23 arranged in the edge termination structure 215 to be protected from high electric fields. In various embodiments, this can be further supported by using an optional field plate 212.1 on the source electrode 212.
  • the lower corner of the shielding structure trench structure 23.3 pointing to the channel stopper 27 can still be arranged in the shielding structure 23 (in this case, the shielding structure trench structure 23.3 has, for example, a U-shape (the radius of curvature of the U-shape can also lead to a rectangular shape), V-shape or W-shape), so that the shielding structure trench structure 23.3 or the floor 216 is protected from high fields in the blocking case.
  • the shielding structure trench structure 23.3 is not limited to the described embodiments, but can also be used in other design configurations.
  • the field plate 212.1 can be optional in each case.
  • the edge termination structure 215 and/or the second edge termination structure 215.1 can be so-called Junction Termination Extension (JTE) areas.
  • FIG.8 illustrates the use of the shielding structure trench structure 23.3 in combination with second shielding structures (e.g. field rings) 823.1 (in the transition to the active area, illustrated in FIG.1 as shielding structure 3), 823.2, 823.3, the number of which is not limited to three .
  • the shielding structure 23 is arranged in such a way that it is arranged at the smallest distance from the shielding structures 823.1, 823.2, 823.3, 23 to the channel stopper 27.
  • the shielding structure trench structure 23.3 can also be arranged completely within the shielding structure 23, as illustrated in FIG.
  • the shielding structure 23 and the edge termination structure 215 are configured to be floating in the embodiment illustrated in FIG.
  • a plurality of floating shielding structures 23, 923 can also be set up with a first and second area or a shielding structure trench structure 23.3.
  • the second shielding structures 823.1, 823.2, 823.3 can also be set up with a shielding structure trench structure 23.3.
  • each shielding structure 23, 923 with shielding structure trench structure 23.3 is assigned an edge termination structure 215.1, 215.2 (for example as a pRand ring) which at least partially encloses the shielding structure 23, 923 (for example p+ ring).
  • the respective shielding structure trench structure 23.3 can also be arranged completely within the base area of the respective shielding structures 23, 923 (e.g. as a U, V or W shape) or at one or more ends (e.g. L shape, mirrored L shape , upside-down L-shape (similar to a T-shape), T-shape, upside-down T-shape.
  • each shielding structure 23, 923 can also be structured with a shielding structure trench structure 23.3.
  • all second shielding structures 823.1, 823.2, 823.3 are also structured with a shielding structure trench structure 23.3.
  • An edge termination structure 215.1, 215.2 may be assigned to the shielding structure trench structure 23.3, which at least partially encloses the assigned shielding structure 23, 923. In the embodiment illustrated in FIG. 10, at least two adjacent edge termination structures 215.1, 215.2 can touch, merge into one another, be connected or be set up in one piece.
  • FIG.11 illustrates an embodiment in which the shielding structure trench structure 23.3 extends laterally over several shielding structures.
  • the shielding structure trench structure 23.3 clearly begins in the shielding structure 23, extends over the second shielding structures 823.2, 823.3 and ends in the third shielding structure 923, which is the channel stopper 27 closest.
  • the edge termination structure 215 encloses several of the shielding structures 23, 823.2, 823.3, 923 together.
  • FIG.12 and FIG.13 illustrate embodiments similar to the embodiment illustrated in FIG.11, wherein one (FIG.13) or a plurality of mutually separated (FIG.12) edge termination structures 215 are formed, each having a (FIG.12) or several (FIG. 13) of the shielding structures 23, 823.2, 823.3, 923 at least partially enclose.
  • the number of shield structures is not limited to three, and the number of edge termination structures 215 is not limited to two.
  • edge termination structures 215.3 for example ring-shaped and/or concentric, being formed between the edge termination structure 215 associated with the shielding structure 23 and the channel stopper 27.
  • the edge termination structure 215 encloses the shielding structure 23 at least partially, or completely, for example, laterally and in the direction of the semiconductor substrate 22 .
  • each shielding structure 23, 923 with a shielding structure trench structure 23.3 is assigned an edge termination structure 215.1, 215.2, which at least partially encloses the shielding structure 23, 923 in each case.
  • the respective shielding structure trench structure 23.3 can also be arranged completely inside the respective shielding structure 23, 923.
  • One or more further edge termination structure(s) 215.3 can be arranged in front of the channel stopper 27.
  • FIG.16 illustrates an embodiment similar to the embodiment illustrated in FIG.15, wherein shielding structures 23, 923 are at least partially formed by a are surrounded by a common edge termination structure 215.1, analogously to the embodiments illustrated in FIG.10, FIG.11 and FIG.13.
  • FIG. 17 illustrates an embodiment similar to the embodiment illustrated in FIG. 11, at least one further edge termination structure 215.3 being formed in front of the channel stopper 27, analogously to the embodiments illustrated in FIG. 14 to FIG.
  • FIG. 18 illustrates an embodiment similar to the embodiment illustrated in FIG. 12, with at least one further edge termination structure 215.3 being formed in front of the channel stopper 27, analogously to the embodiments illustrated in FIG. 14 to FIG.
  • FIG. 19 illustrates an embodiment similar to the embodiment illustrated in FIG. 13, with at least one further edge termination structure 215.3 being formed in front of the channel stopper 27, analogously to the embodiments illustrated in FIG. 14 to FIG.
  • n-channel SiC trench MOSFET Although the description has been made on the basis of an n-channel SiC trench MOSFET, the embodiments are not limited to this but can also be applied to other power devices with a deep p+ region. For example, by swapping n- with p-doping and the signs of the potentials on p-channel SiC trench MOSFETs or e.g. on planar MOSFETs. Furthermore, silicon or also other wide bandgap semiconductors such as GaN can be used as the semiconductor material.
  • an n-doped drift region 21 is arranged on an n-doped semiconductor substrate 22 in the edge termination 220 of the semiconductor component 200 .
  • An n-doped n buffer region 24 can optionally be arranged between the semiconductor substrate 22 and the drift region 21 .
  • the vertical semiconductor device 200 may further include a p-doped edge termination structure 215.
  • a heavily n-doped (n+) channel stopper 27 also referred to as channel stopper
  • a channel stop metal 214 also referred to as channel stop metal
  • edge termination 220 may include edge termination structure 215 and may be flanked by portions of shield structure 23 and channel stop metal 214 .
  • the vertical semiconductor device 200 has a drift region 21 with a first conductivity type.
  • a trench structure is formed in the active area on or above the drift area 21 .
  • the gate electrode 11 is formed in the trench structure as illustrated in FIG. 1 and described above.
  • the drift region 21 is n-conducting and the shielding structure 23 has at least one p-conducting region.
  • a shielding structure 23 is arranged laterally next to at least one side wall of the trench structure on or above the drift region 21, for example in the edge termination 220 and/or in the active region 110, for example in the transition region from the active region 110 to the edge termination 220.
  • the shielding structure 23 has a second conductivity type , which differs from the first conductivity type.
  • the shielding structure 23 has at least a first area 23.1 with a first thickness and a second area 23.2 with a second thickness that is smaller than the first thickness.
  • the thickness of a structure is understood as the spatial expansion of the structure in the direction perpendicular to the main processing plane when the structure is produced.
  • the thickness of the shielding structure 23 is clearly the dimension of the shielding structure 23 from the side opposite the surface of the semiconductor substrate 22 to the side opposite the source electrode 212 .
  • An edge termination structure 215 is arranged on or over the drift region 21 .
  • the edge termination structure 215 has the second conductivity type.
  • the shield structure 23 has a first doping level and the edge termination structure 215 has a second doping level that differs from the first doping level.
  • the degree of doping is understood as the number of dopant atoms per cm 3 in a doped area and can be specified depending on the number by adding no suffix, “+” or “++”, as is customary in this technical area , eg n+ doped area (heavily n-doped area), or p- doped area (weakly p-doped area).
  • the edge termination structure 215 is arranged at least in the second region 23.2 of the shielding structure 23 between the drift region 21 and the shielding structure 23.
  • the expression “in the second area” can be understood in such a way that the edge termination structure is below and/or next to the second area 23.2 of the shielding structure 23 is arranged between the shielding structure 23 and the drift region 21, so that they are separated from one another at least locally by means of the edge termination structure 215. This shifts the pn junction and the lateral breakdown strength is increased.
  • the edge termination structure 215 can laterally contact the second region 23.2 of the shielding structure 23.
  • the vertical semiconductor device 200 may have a source/drain electrode (e.g. source electrode) 212 and the shielding structure 23 may be electrically conductively connected to the source/drain electrode 212, as illustrated in FIG.2.
  • shield structure 23 may be electrically isolated from source/drain electrode 212, as illustrated in FIG.8.
  • a dielectric structure 210 is at least partially arranged on or above the first area 23.1 and the second area 23.2 of the shielding structure 23.
  • a source/drain electrode 212 and a dielectric structure 210 are formed on or over the drift region 21 .
  • the source/drain electrode 212 is arranged over the edge termination structure 215 and the dielectric structure 210 is arranged between the edge termination structure 215 and the source/drain electrode 212 .
  • the shielding structure 23 has a trench structure 23.3 (also referred to as a shielding structure trench structure) and the second region 23.2 can be arranged in a bottom 216 of the trench structure 23.3, as illustrated in FIG.4.
  • the trench structure 23.3 has at least one of a rectangular shape, a V shape, a W shape or a U shape.
  • the semiconductor component 200 clearly has a shielding structure trench structure 23.3 in the edge region 220 in the region of the lateral end of the shielding structure 23 before the edge termination structure 215 is implanted.
  • the edge termination structure 215 can be formed without requiring a higher implantation energy compared to the implantation energy of the shielding structure 23 .
  • the edge termination structure 215 cannot be made significantly flatter (seen from the top surface) than the pn junction of the p+ doped shielding structure 23/the n- drift region 21 allows, for example, that no higher implant energy is required for the formation of the edge termination structure 215 than is required for the formation of the p+ doped shielding structure 23 .
  • the effort involved in generating the edge termination structure 215 can thus be reduced.
  • At least one second shielding structure 823.1, 823.2, 823.3 is arranged laterally between the shielding structure 23 and the side wall of the trench structure, as illustrated in FIG. 8 (FIG. 8 shows three second shielding structures 823.1, 823.2, 823.2 as an example).
  • the at least one second shielding structure 823.1, 823.2, 823.3 has, for example, the second conductivity type and a third degree of doping.
  • the at least one second shielding structure 823.1, 823.2, 823.3 has at least one area with the first thickness and another area with the second thickness, which is smaller than the first thickness, as illustrated in FIG. 18, for example.
  • the edge termination structure 215 can be arranged at least partially between the shielding structure 23 and the at least one second shielding structure 823.1, 823.2, 823.3.
  • the edge termination structure 215 may be set up such that the shielding structure 23 is separated from the drift region 21 . In various embodiments, the edge termination structure 215 can be set up to separate the shielding structure 23 and the at least one second shielding structure 823.1, 823.2, 823.3 from the drift region 21.
  • the second area 23.2 of the shielding structure 23 can be arranged on the side of the shielding structure 23 which is arranged at a greater distance from the side wall of the trench structure, as illustrated in FIG.
  • the second area 23.2 of the shielding structure 23 is arranged on the side of the shielding structure 23 that is arranged at a smaller distance from the side wall of the trench structure.
  • a third shielding structure 923 and a second edge termination structure 215.2 can be formed on or above the drift region 21, as illustrated in FIG. 10 and FIG. 12, for example.
  • the shielding structure 23 is arranged laterally between the third shielding structure 923 and the side wall of the trench structure.
  • the third shielding structure 923 has the second conductivity type and a fourth degree of doping.
  • the third shielding structure 923 has at least a third region 23.1 with a third thickness and a fourth region 23.2 with a fourth thickness that is smaller than the third thickness.
  • the second edge termination structure 215.2 has the second conductivity type and a fifth doping level, which differs from the fourth doping level.
  • the second edge termination structure 215.2 is arranged at least in the fourth area of the third shielding structure 923 between the drift area 21 and the third shielding structure 923.
  • the edge termination structure 215 can be set up to separate the shielding structure 23 and the third shielding structure 923 from the drift region 21 .
  • At least one second shielding structure 823.1, 823.2 can be arranged laterally between the shielding structure 23 and the third shielding structure 923.
  • a channel stopper 214 (channel stop structure) is formed on or over the drift region 21 .
  • the shielding structure 23 can be arranged between the sidewall of the trench structure and the channel stopper 214 .
  • the second area 23.2 of the shielding structure 23 can be arranged on the side of the shielding structure 23 which is arranged at a greater distance from the channel stopper 214.
  • a channel stopper 214 is arranged on or above the drift region 21 and a further edge termination structure 215.3 is arranged between the shielding structure 23 and the channel stopper 214.
  • the shielding structure 23 and at least one of the second and third shielding structures 823.1, 823.2, 823.3, 923 are separated from the drift region 21 by means of a common edge termination structure 215.1.
  • FIG. 20 shows a flow diagram of a method 2000 for forming a vertical semiconductor device according to various embodiments. For purposes of illustration, features are provided with reference symbols from exemplary embodiments shown in FIGS. 2 to 19 below.
  • the method 2000 for forming a vertical semiconductor device comprises: forming (in 2008) a drift region 21 having a first conductivity type; Forming (in 2010) a trench structure on or above the drift region 21, forming (in 2020) a shielding structure 23 which is arranged laterally next to at least one side wall of the trench structure on or above the drift region 21, the shielding structure 23 having a second conductivity type which differs from the first conductivity type, and wherein the shielding structure 23 has at least a first region 23.1 with a first thickness and a second region 23.2 with a second thickness smaller than the first thickness; and forming (in 2030) an edge termination structure 215 on or over the drift region 21, the edge termination structure 215 having the second conductivity type, the shielding structure 23 having one first doping level and the edge termination structure 215 has a second doping level different from the first doping level; the edge termination structure 215 being arranged between the drift region 21 and the shielding structure 23 at least in the second region of the shielding structure 23 .
  • the shielding structures 23, 823.1, 823.2, 823.3, 923 and edge termination structures 215.1, 215.2, 215.3 can be formed, for example, by means of ion implantation, for example in the case of a SiC trench structure or a SiC drift region with aluminum ion implantation or in the case of a GaN Trench structure or a GaN drift region with Mg ions.
  • a shielding structure trench structure can be formed, in the bottom 216 of which the implantation takes place.
  • some or all of the shielding structures 23, 823.1, 823.2, 823.3, 923 and edge termination structures 215.1, 215.2, 215.3 can be formed by means of a so-called dead implantation.
  • the shielding structures or edge termination structures are formed by implanting an ion species, for example argon ions, which do not cause any doping in the SiC or GaN drift region.
  • These shielding structures or edge termination structures are no longer electrically conductive. Accordingly, their shielding effect is retained.
  • a connection of such electrically non-conductive shielding structures to the source electrode is optional.
  • an edge termination 220 can be produced according to various embodiments by means of a method comprising: providing a wafer/substrate 22 made of semiconductor material, for example SiC;
  • the method can also include doping other functional layers of suitable doping with suitable masks, for example by implanting the following areas: edge termination structures 215, 215.1, 215.2, 215.3 (optional), thermal treatment to activate the dopants.
  • the method can also include structuring the MOS head, for example applying a gate trench structure with a suitable mask, applying a dielectric, for example a gate oxide 9, for example SiOs, applying a gate electrode 11, for example polysilicon.
  • the method can include: formation of a dielectric structure 10, 210, for example application of one or more insulation layers 10, 210, formation of electrodes 12, 212.1 on parts of the front side of the semiconductor substrate 22, application of the front-side metallizations 212 and passivations (not shown) with suitable masks and processes on the upper side of the semiconductor component, as well as the application of a drain metallization 213 after optional thin grinding of the wafer on the back of the wafer by means of suitable processes.
  • FIG.5 through FIG.7 An embodiment of the portion of the process flow showing a p+ shield structure 23, a shield structure trench structure 23.3, and an edge termination structure 215 is illustrated for the edge termination 220 in FIG.5 through FIG.7. This enables at least partially self-aligned production of the shielding structure trench structure 23.3 and the edge termination structure 215 for the shielding structure 23.
  • the p edge mask 221 can be applied and patterned photolithographically.
  • the p+ mask 219 can be etched with the p edge mask 221 as masking, with the shielding structure trench structure 23.3 being able to be formed at the same time.
  • its edge pointing in the direction of the channel stopper 27 can be self-aligned with respect to the p+ shielding structure 23 and, as illustrated in FIG.
  • the edge termination structure 215 can be implanted. This process sequence can be carried out at the point mentioned or at another suitable point in the production process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein vertikales Halbleiterbauelement (200) aufweisend: einen Driftbereich (21) mit einem ersten Leitfähigkeitstyp; eine Grabenstruktur auf oder über dem Driftbereich (21), eine Abschirmstruktur (23), die lateral neben mindestens einer Seitenwand der Grabenstruktur auf oder über dem Driftbereich (21) angeordnet ist, wobei die Abschirmstruktur (23) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Abschirmstruktur (23) zumindest einen Teil einer AbschirmstrukturGrabenstruktur (23.3) aufweist derart, dass die Abschirmstruktur (23) mindestens einen ersten Bereich (23.1) mit einer ersten Dicke und einen zweiten Bereich (23.2) mit einer zweiten Dicke, die kleiner als die erste Dicke ist, aufweist; und eine Randabschluss-Struktur (215) auf oder über dem Driftbereich (21), wobei die Randabschluss-Struktur (215) den zweiten Leitfähigkeitstyp aufweist, wobei die Abschirmstruktur (23) einen ersten Dotierungsgrad und die Randabschluss-Struktur (215) einen zweiten Dotierungsgrad, der sich von dem ersten Dotierungsgrad unterscheidet, aufweist; wobei die RandabschlussStruktur (215) zumindest beim zweiten Bereich (23.2) der Abschirmstruktur (23) zwischen dem Driftbereich (21) und der Abschirmstruktur (23) angeordnet ist.

Description

Beschreibung
VERTIKALES HALBLEITERBAUELEMENT UND VERFAHREN ZUM HERSTELLEN DESSELBEN
Es werden ein vertikales Halbleiterbauelement und ein Verfahren zum Herstellen desselben bereitgestellt.
In konventionellen Transistoren (beispielsweise MOSFETs oder MISFETs) wird die aktiv schaltfähige Komponente durch einen Inversionskanal bereitgestellt, beispielsweise durch das p-Gebiet in einem npn-Übergang, in welchem durch Anlegen einer Gate-Spannung ein Elektronenpfad ausgebildet wird. Für die Anwendung von Halbleitern mit breitem Bandabstand (beispielsweise Siliziumcarbid (SiC) oder Galliumnitirid (GaN)) in der Leistungselektronik kann der Einsatz von sogenannten vertikalen Leistungs-MOSFETs mit Trench-Gate vorteilhaft sein. Ein Beispiel eines solchen Leistungs-MOSFETSs 100 ist schematisch in FIG.l veranschaulicht.
Der Leistungs-MOSFET 100 besteht im Wesentlichen aus einem aktiven Bereich 110 und einem Randabschluss 120. Beim veranschaulichten Leistungs-MOSFET 100 ist ein n- dotierter Driftbereich 1 auf einem n-dotierten Halbleitersubstrat 2 angeordnet. Optional kann ein n-dotiertes nBuffer-Gebiet 4 zwischen dem Halbleitersubstrat 2 und dem Driftbereich 1 angeordnet sein.
Im aktiven Bereich 110 sind eine Source- Elektrode 12, eine Drain- Elektrode 13 und eine Gate- Elektrode 11 angeordnet. Im aktiven Bereich 110 weist der Leistungs-MOSFET 100 ferner ein stark p-dotiertes (p+) Gebiet 3, ein n-dotiertes Verteilungsgebiet 8 (auch bezeichnet als Spreading-Gebiet), ein p-dotiertes Kanal-Gebiet 5, ein n-dotiertes Source- Gebiet 6, ein Dielektrikum (z.B. Zwischenoxid) 10, einen Gate-Graben 18 (auch bezeichnet als Gate-Trench) und ein Gate-Oxid 9 auf.
Im Randabschluss 120 weist der Leistungs-MOSFET 100 eine p-dotierte Randabschluss- Struktur 15 auf. In dem Randabschluss 120 kann ferner ein stark n-dotierter (n+) Kanal- Stopper 7 (auch als Channelstopper bezeichnet) und/oder ein Kanalstopp- Metall 14 (auch als Channelstopp-Metall bezeichnet) vorgesehen sein.
Der aktive Bereich 110 dient allgemein zur Steuerung des Stromflusses (z.B. hoher Strom im Durchlassfall; nur geringe Sperrströme im Sperrfall) und besteht meist aus einer großen Anzahl parallel geschalteter, identischer Zellen. Die Sperrfähigkeit eines solchen Leistungs- MOSFETs 100 wird grundsätzlich nach oben hin durch den bei hoher Spannung einsetzenden Avalanche- Effekt (Lawineneffekt) infolge der auftretenden hohen Feldstärken begrenzt. Der aktive Bereich 110 und andere Bereiche, wie z.B. ein Gatepad, können hohe Sperrspannungen nur in vertikaler Richtung aufnehmen. An ihrer Peripherie bilden sich infolge der involvierten planaren pn-Übergänge mit relativ kleinem Verrundungsradius unter zunehmender Spannung hohe elektrische Felder aus. Diese hohen elektrischen Felder können zu einem Avalanche schon bei einem Bruchteil der vertikalen Sperrfähigkeit dieser Bereiche führen.
Um eine hohe Sperrspannung BVds von einigen Volt (V) bis mehrere kV bei nur geringem Sperrstrom aufnehmen zu können, benötigt der Leistungs-MOSFET 100 daher den Randabschluss 120. Der Randabschluss 120 umschließt die Bestandteile des aktiven Bereichs 110 des Leistungs-MOSFETs 100 in lateraler Richtung und reduziert die genannten elektrischen Felder selbst bei großen Spannungen. Ein Durchbruch im Randbereich 120 zur Erzielung einer hohen Avalanche- Festigkeit erfolgt im Idealfall erst oberhalb der Durchbruchspannung der anderen Gebiete des aktiven Bereichs 110 des Leistungs- MOSFETs 100.
Leistungs-MOSFETs 100, die auf Siliziumkarbid (SiC) basieren, haben gegenüber Silizium (Si)-MOSFETs den Vorteil einer um ca. eine Größenordnung höheren Durchbruchfeldstärke. Dies ermöglicht höher dotierte Driftbereiche 1 mit geringerer Dicke bei vergleichbarer Sperrfähigkeit beim SiC-Leistungs-MOSFET 100. Dies ist für den Widerstand des Leistungs- MOSFETs im Durchlassfall (Ron) anwendungsspezifisch vorteilhaft. Die hohen Felder treten insbesondere im „oberen“ Bereich des in FIG.l veranschaulichten Leistungs-MOSFETs 100 auf. Im oberen Bereich des aktiven Bereichs 110 ist der MOS-Steuerkopf mit dem Gate-Oxid 9 angeordnet. Damit das Gate-Oxid 9 nicht zu hohen Feldern oberhalb von z.B. 3 MV/cm ausgesetzt ist, was dessen Zuverlässigkeit reduzieren würde, sind in der Regel tiefe p+- Gebiete 3 mit einer Tiefe von > 1 pm im Randbereich 120 des Leistungs-MOSFETs 100 vorgesehen.
Da die Diffusionskonstante von Dotierstoffen in SiC sehr klein ist, müssen die zu dotierenden Gebiete mittels Implantation erzeugt werden, ohne die bei Silizium nutzbare Diffusion zum Eintreiben der Dotierstoffe in die Tiefe nutzen zu können. Dazu sind grundsätzlich mehrere Implantationen mit unterschiedlichen Energien und Dosen pro Dotierprofil erforderlich. Für tiefe Gebiete sind dabei sehr hohe Implant- Energien von > 1 MeV notwendig. Die Aktivierung von Dotierstoffen erfolgt danach mittels eines Temperaturschritts. Die tiefen p+-Gebiete schnüren den vertikalen Stromfluss im Durchlassfall im Bereich des MOS-Steuerkopfes ein. Um trotz Stromeinschnürung einen geringen Widerstand des MOSFETs 100 im Durchlassfall Ron zu erzielen, kann optional ein höher als der Driftbereich 1 dotiertes n-Spreading-Gebiet 8 zwischen den p+-Gebieten, beispielsweise mittels Implantation, eingebracht werden.
Herkömmlich wird für den Randabschluss 120 mittels der Randabschluss-Struktur 15 eine sogenannte Junction Termination Extension (JTE) („Sperrschichtabschluss-Erweiterung“) ausgebildet. Das JTE-Gebiet pRand 15 ist am lateralen Ende des p+-Gebiets 3 nicht flacher (hat keine geringere Tiefe) als der zu schützende pn-Übergang des p+ Gebiets 3 mit dem n- Driftbereich 1. Dadurch wird eine hohe Sperrfähigkeit des Randabschlusses 120 in der Größenordnung der Durchbruchspannung des äquivalenten eindimensionalen pn-Übergangs erreicht. Dazu ist eine effektive Gesamt-Dosis der Randabschluss-Struktur 15 erforderlich, die in der Größenordnung der effektiven Durchbruchladung des verwendeten Halbleitermaterials liegt. Die Gesamt-Dosis ist damit weit unter der Dosis des zu schützenden p+-Gebiets 3. Die Durchbruchspannung ist nur mäßig tolerant gegenüber Abweichungen von der effektiven Gesamtdosis der Randabschluss-Struktur 15 und gegenüber Oberflächenladungen an der Halbleiter/Oxid-Grenzfläche oder in der Passivierung, die oberhalb des Oxids 10 angeordnet ist (nicht veranschaulicht). Die Empfindlichkeit der Durchbruchspannung gegenüber Dosisabweichungen nimmt mit zunehmender Dotierung des Driftbereichs 1 zu. Dies gilt insbesondere für Dotierungen deutlich über 1015 cm'3 wie sie für SiC-Bauelemente für die Spannungsklasse 1200 V oder darunter typisch sind.
Das Ausbilden eines tiefen p+-Gebietes 3 und einer Randabschluss-Struktur 15 mittels Implantation erfordert hohe Implantationsenergien. Die Randabschluss-Struktur 15 sollte jedoch mindestens so tief, besser tiefer, sein als das p+-Gebiet 3. Da aufgrund ihrer kleineren Dosis die Randabschluss-Struktur 15 aber bei gleicher maximaler Implantationsenergie flacher ist als das p+-Gebiet 3, wäre es erforderlich, die Randabschluss-Struktur 15 mit einer noch höheren Implantationsenergie auszubilden als das p+-Gebiet 3. Da bereits für das p+-Gebiet 3 eine sehr hohe maximale Implantationsenergie benutzt wird, ist für das Ausbilden der Randabschluss-Struktur 15 eine noch höhere Implantationsenergie erforderlich.
Eine Aufgabe der Erfindung ist es, ein-vertikales Halbleiterbauelement bereitzustellen, bei dem die Randabschluss-Struktur zumindest am lateralen Ende eines dotierten Halbleitergebiets nicht wesentlich flacher ist als der zu schützende pn-Übergang des dotierten Halbleitergebiets. Für die Randabschluss-Struktur sollte keine höhere Implantationsenergie erforderlich sein als für das dotierte Halbleitergebiet. Die Aufgabe wird gemäß einem Aspekt der Erfindung durch ein vertikales Halbleiterbauelement gelöst, aufweisend: einen Driftbereich mit einem ersten Leitfähigkeitstyp; eine Grabenstruktur auf oder über dem Driftbereich oder in dessen oberen Teil angeordnet, eine Abschirmstruktur, die lateral neben mindestens einer Seitenwand der Grabenstruktur auf oder über dem Driftbereich oder in dessen oberen Teil angeordnet ist, wobei die Abschirmstruktur einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Abschirmstruktur zumindest einen Teil einer Abschirmstruktur-Grabenstruktur aufweist derart, dass die Abschirmstruktur mindestens einen ersten Bereich mit einer ersten Dicke und einen zweiten Bereich mit einer zweiten Dicke, die kleiner als die erste Dicke ist, aufweist; und eine Randabschluss-Struktur auf oder über dem Driftbereich oder in dessen oberen Teil angeordnet, wobei die Randabschluss- Struktur den zweiten Leitfähigkeitstyp aufweist, wobei die Abschirmstruktur einen ersten Dotierungsgrad und die Randabschluss-Struktur einen zweiten Dotierungsgrad, der sich von dem ersten Dotierungsgrad unterscheidet, aufweist; wobei die Randabschluss-Struktur zumindest beim zweiten Bereich der Abschirmstruktur zwischen dem Driftbereich und der Abschirmstruktur angeordnet ist.
Eingesetzt werden kann das Halbleiterbauelement bei leistungselektronischen Anwendungen. Hierzu gehören beispielsweise automotive Inverter (Elektro- bzw. Hybridfahrzeug). Im nicht-automotiven Bereich sind eine Vielzahl von Anwendungen wie beispielsweise in Photovoltaik oder Wind kraft- Invertern (regenerative Energieerzeugung), Zugantrieben oder in der Hochspannungs-Gleichstrom-Übertragung (HGÜ) in Hochspannungsgleichrichtern möglich.
Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung durch ein Verfahren zum Herstellen eines vertikalen Halbleiterbauelements gelöst. Das Halbleiterbauelement ist wie zuvor beschrieben eingerichtet. Das Verfahren weist auf: Ausbilden eines Driftbereichs mit einem ersten Leitfähigkeitstyp; Ausbilden einer Grabenstruktur auf oder über dem Driftbereich oder in dessen oberen Teil, Ausbilden einer Abschirmstruktur, die lateral neben mindestens einer Seitenwand der Grabenstruktur auf oder über dem Driftbereich oder in dessen oberen Teil angeordnet wird, wobei die Abschirmstruktur einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Abschirmstruktur zumindest einen Teil einer Abschirmstruktur-Grabenstruktur aufweist derart, dass die Abschirmstruktur mindestens einen ersten Bereich mit einer ersten Dicke und einen zweiten Bereich mit einer zweiten Dicke, die kleiner als die erste Dicke ist, aufweist; und Ausbilden einer Randabschluss-Struktur auf oder über dem Driftbereich oder in dessen oberen Teil, wobei die Randabschluss-Struktur den zweiten Leitfähigkeitstyp aufweist, wobei die Abschirmstruktur einen ersten Dotierungsgrad und die Randabschluss- Struktur einen zweiten Dotierungsgrad, der sich von dem ersten Dotierungsgrad unterscheidet, aufweist; wobei die Randabschluss-Struktur zumindest beim zweiten Bereich der Abschirmstruktur zwischen dem Driftbereich und der Abschirmstruktur angeordnet wird.
Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:
Figur 1 eine schematische Darstellung eines Halbleiterbauelements der bezogenen Technik;
Figuren 2 bis 19 schematische Darstellungen eines vertikalen
Halbleiterbauelements gemäß verschiedenen Ausführungsformen; und
Figur 20 ein Ablaufdiagramm eines Verfahrens zum Herstellen eines vertikalen Halbleiterbauelements gemäß verschiedenen Ausführungsformen.
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
FIG.2 bis FIG.19 zeigen schematische Darstellungen eines vertikalen Halbleiterbauelements 200 gemäß verschiedenen Ausführungsformen. Das vertikale Halbleiterbauelement 200 ist beispielsweise ein n-Kanal-SiC-Trench-MOSFET. Das vertikale Halbleiterbauelement 200 weist einen aktiven Bereich 110 auf, der analog dem in FIG.l veranschaulichten aktiven Bereich 110 eingerichtet ist. Das vertikale Halbleiterbauelement 200 weist abweichend zu dem in FIG.l veranschaulichten Halbleiterbauelement 100 jedoch einen anderen Randabschluss 220 auf, von dem unterschiedliche Ausführungsformen in FIG.2 bis FIG.19 veranschaulicht sind.
In verschiedenen Ausführungsformen weist das vertikale Halbleiterbauelement 200 einen Driftbereich 21 (im aktiven Bereich 110 in FIG.l als Driftbereich 1 bezeichnet) auf einem Halbleitersubstrat 22 (im aktiven Bereich 110 in FIG.l als Halbleitersubstrat 2 bezeichnet) auf. Das Halbleitersubstrat 22 kann beispielsweise ein GaN-Substrat oder ein SiC-Substrat sein. Auf dem Halbleitersubstrat 22 kann der schwach n-leitende Halbleiter- Driftbereich 21 (auch bezeichnet als Driftzone 21) ausgebildet (z.B. aufgebracht) sein, beispielsweise ein GaN- oder SiC-Driftbereich. Oberhalb des Driftbereichs 21 oder in dessen oberen Teil kann im aktiven Bereich 110 eine Grabenstruktur ausgebildet sein. Die Grabenstruktur (deren Längsrichtung sich senkrecht zur Zeichenebene erstreckt) kann somit auf oder über dem Driftbereich 21 ausgebildet sein.
Das vertikale Halbleiterbauelement 200 weist ferner eine erste Source/Drain- Elektrode (z.B. eine Source-Elektrode) 212, eine zweite Source/Drain- Elektrode (z.B. eine Drain- Elektrode) 213 (im aktiven Bereich 110 in FIG.l als Elektroden 12 bzw. 13 bezeichnet) auf.
Nachfolgend wird beispielhaft angenommen, dass die erste Source/Drain- Elektrode 212 eine Source- Elektrode ist und dass die zweite Source/Drain- Elektrode 213 eine Drain- Elektrode ist. Die Source- und Drain- Elektrode hat zu angrenzendem Halbleiter einen ohmschen Kontakt.
Das vertikale Halbleiterbauelement 200 weist weiterhin eine Gate- Elektrode 11, die in FIG.l veranschaulicht ist, in der Grabenstruktur (auch als Trench-Gate bezeichnet) auf. Die Gate- Elektrode 11, beispielsweise ein Poly-Silizium (poly-Si) oder ein Gate- Metall, ist mittels einer Isolation 9 (siehe FIG.l), beispielsweise einem Gate-Oxid und/oder einem Dielektrikum (z.B. Zwischenoxid) 210, von der Source-Elektrode 12, 212 elektrisch isoliert. In Fig.l ist dieses Dielektrikum mit dem Bezugszeichen 10 bezeichnet.
Ein n-dotiertes Verteilungsgebiet 8 (auch bezeichnet als Spreading-Gebiet), ein p-dotiertes Kanal-Gebiet 5 und ein n-dotiertes Source-Gebiet 6 können zwischen der Source-Elektrode 12, 212 und dem Driftbereich 1, 21 und lateral neben der Gate- Elektrode 11 angeordnet sein, wobei das Gate-Oxid 9 diese von der Gate- Elektrode 11 separiert, wie in FIG.l veranschaulicht ist.
Die Source- Elektrode 212 kann in verschiedenen Ausführungsformen das n-dotierte Source- Gebiet 6 elektrisch kontaktieren. Auf der Rückseite des Halbleitersubstrats 22 kann sich die Drain- Elektrode 213 befinden. Eine Abschirmstruktur 23 ist in verschiedenen Ausführungsformen lateral neben einer Seitenwand der Grabenstruktur bzw. der Gate- Elektrode 11 ausgebildet. Die Abschirmstruktur 23 ist im Übergangsbereich zwischen aktiven Bereich 110 und Randabschluss 220 angeordnet. Die Source-Elektrode 212 kann in verschiedenen Ausführungsformen die Abschirmstruktur 23 kontaktieren.
Lateral neben der Abschirmstruktur 23 und/oder zwischen Abschirmstruktur 23 und dem Driftbereich 21 (beispielsweise des oberen Teils des Driftbereiches 21) ist eine Randabschluss-Struktur 215 im Randabschluss 220 des Halbleiterbauelementes 200 ausgebildet.
An den pn-Übergängen zwischen den Gebieten der Abschirmstruktur 23 und dem Driftgebiet 21 sowie zwischen der Randabschluss-Struktur 215 und dem Driftgebiet 21 kann sich eine Raumladungszone 217 ausbilden, die sich aufgrund der typischen Dotierungsverhältnisse mit zunehmender Sperrspannung vornehmlich in das Driftgebiet 21 und die Randabschluss- Struktur 215 ausdehnen kann. Durch die Einbringung der Randabschluss-Struktur 215 wird im Vergleich zur Variante ohne Abschirmstruktur (FIG. 1) unter Sperrspannung die Feldstärkeüberhöhung an der Peripherie der Abschirmstruktur 23 reduziert. Dies verhindert beispielsweise einen frühzeitigen elektrischen Durchbruch des Halbleiterbauelements 200. Die Randabschluss-Struktur 215 bewirkt eine Veränderung der Feldverteilung.
Infolge einer vor der Implantation der Randabschluss-Struktur 215 erzeugten, im Bereich des lateralen Endes der Abschirmstruktur 23 angeordneten Abschirmstruktur-Grabenstruktur 23.3, ist die Randabschluss-Struktur 215 trotz Nutzung keiner höheren maximalen Implantationsenergie (als zum Ausbilden der p+ Abschirmstruktur 23) im lateralen Bereich nicht wesentlich flacher und optional sogar tiefer (in Richtung des Halbleitersubstrats 22) als die Abschirmstruktur 23. Dieses Kriterium kann die minimale laterale Breite, Position und auch die Mindest-Tiefe der Abschirmstruktur-Grabenstruktur 23.3 beeinflussen. Die maximale Breite der Abschirmstruktur-Grabenstruktur 23.3 kann so gewählt sein, dass sie innerhalb der Abschirmstruktur 23 liegt.
Wird die Source- Elektrode 212 auf Bezugspotenzial gelegt, so kann ein Sperrfall vorliegen, wenn das Drain-Metall 213 auf positivem Potenzial liegt. Dadurch kann sich eine Raumladungszone 217 im Driftbereich 21 ausbilden, die sich aufgrund der Dotierungskonzentrationsverhältnisse, beispielsweise Dotierungsgrad(Driftbereich 21) << Dotierungsgrad(Randabschluss-Struktur 215) << Dotierungsgrad (Abschirmstruktur 23), im Wesentlichen in den Driftbereich 21 und die Randabschluss-Struktur 215 erstrecken kann. Die Raumladungszone 217 erstreckt sich jedoch nur unwesentlich in die Abschirmstruktur 23. Für den Fall, dass die Randabschluss-Struktur 215 nicht wesentlich flacher, sondern vorzugsweise tiefer als die Abschirmstruktur 23 ist, ist die Feldstärke im Bereich der Verrundung der Abschirmstruktur 23 im Vergleich zu dem Fall ohne Randabschluss-Struktur 215 oder einer Randabschluss-Struktur 215, die wesentlich flacher als die Abschirmstruktur 23 ist, verringert und die Avalanche-Durchbruchspannung erhöht. Die Verrundungen der Randabschluss-Struktur 215 kann im Falle einer Randabschluss-Struktur 215 mit geringerem Dotierungsgrad als die Abschirmstruktur 23 weniger kritisch bezüglich des Durchbruchs sein als die Verrundung der Abschirmstruktur 23.
Der Dotierungsgrad der Randabschluss-Struktur 215 kann so gewählt sein, dass der Durchbruch an der Verrundung der Abschirmstruktur 23 bei der gleichen Spannung auftritt, wie an dem zum Kanal-Stopper 27 weisenden Ende der Randabschluss-Struktur 215, die dort auch eine Verrundung aufweist.
Die Randabschluss-Struktur 215 kann vollständig von der Raumladungszone 217 erfasst sein.
Wenn die Randabschluss-Struktur 215 nicht wesentlich flacher aber auch nicht wesentlich tiefer als die Abschirmstruktur 23 ist, kann sich ein Optimum gleicher Durchbruchspannung an den beiden zuvor genannten Punkten einstellen, wenn die Randabschluss-Struktur 215 nicht vollständig verarmt ist (Bereich 315), wie in FIG.3 veranschaulicht ist.
Diese Situation kann im Kontext der Abschirmstruktur-Grabenstruktur 23.3 bzw. dem zweiten Bereich 23.2 ermöglichen, dass die in der Randabschluss-Struktur 215 angeordnete Ecke (auch als umschlossene oder umfasste Ecke bezeichnet) der Abschirmstruktur 23 dann vor hohen elektrischen Feldern geschützt ist. In verschiedenen Ausführungsformen kann dies durch die Verwendung einer optionalen Feldplatte 212.1 an der Source- Elektrode 212 noch unterstützt werden.
In einer Ausführungsform, wie in FIG.4 veranschaulicht ist, kann die zum Kanal-Stopper 27 weisende untere Ecke der Abschirmstruktur-Grabenstruktur 23.3 noch in der Abschirmstruktur 23 angeordnet sein (die Abschirmstruktur-Grabenstruktur 23.3 weist in diesem Fall beispielsweise eine U-Form (wobei der Krümmungsradius der U-Form auch zu einer rechteckigen Form führen kann), V-Form oder W-Form auf), sodass die Abschirmstruktur-Grabenstruktur 23.3 bzw. der Boden 216 im Sperrfall vor hohen Feldern geschützt ist. Die Abschirmstruktur-Grabenstruktur 23.3 ist nicht auf die beschriebenen Ausführungsformen beschränkt, sondern kann auch in anderen Designkonfigurationen eingesetzt werden. Die Feldplatte 212.1 kann jeweils optional sein. Die Randabschluss- Struktur 215 und/oder die zweite Randabschluss-Struktur 215.1 können sogenannte Junction Termination Extension (JTE) Gebiete sein.
FIG.8 veranschaulicht die Anwendung der Abschirmstruktur-Grabenstruktur 23.3 in Kombination mit zweiten Abschirmstrukturen (z.B. Feldringen) 823.1 (im Übergang zum aktiven Bereich, in FIG.l als Abschirmstruktur 3 veranschaulicht), 823.2, 823.3, wobei deren Anzahl nicht auf drei beschränkt ist. Hier ist die Abschirmstruktur 23 derart angeordnet, dass sie von den Abschirmstrukturen 823.1, 823.2, 823.3, 23 im geringsten Abstand zum Kanal- Stopper 27 angeordnet ist. Die Abschirmstruktur-Grabenstruktur 23.3 kann hierbei auch vollständig innerhalb der Abschirmstruktur 23 angeordnet sein, wie in FIG.9 veranschaulicht ist. Die Abschirmstruktur 23 und die Randabschluss-Struktur 215 sind in der in FIG.8 veranschaulichten Ausführungsform floatend eingerichtet (mittels der Dielektrikum-Struktur 210 von der Feldplatte 212.1 elektrisch isoliert), und die Randabschluss-Struktur 215 umschließt die Abschirmstruktur 23 zumindest teilweise.
In einer Ausführungsform, wie in FIG.9 veranschaulicht ist, können auch mehrere floatenden Abschirmstrukturen 23, 923 (wobei die Abschirmstruktur 923 auch als dritte Abschirmstruktur bezeichnet wird) mit erstem und zweitem Bereich bzw. einer Abschirmstruktur- Grabenstruktur 23.3 eingerichtet sein. Optional können auch die zweiten Abschirmstrukturen 823.1, 823.2, 823.3 mit einer Abschirmstruktur-Grabenstruktur 23.3 eingerichtet sein. In der veranschaulichten Ausführungsform ist jeder Abschirmstruktur 23, 923 mit Abschirmstruktur- Grabenstruktur 23.3 eine Randabschluss-Struktur 215.1, 215.2 (beispielsweise als pRand- Ring) zugeordnet, welche die Abschirmstruktur 23, 923 (beispielsweise p+-Ring) zumindest teilweise umschließt. Die jeweilige Abschirmstruktur-Grabenstruktur 23.3 kann hierbei auch vollständig innerhalb der Grundfläche der jeweiligen Abschirmstrukturen 23, 923 angeordnet sein (beispielsweise als U-, V- oder W-Form) oder an einem oder mehreren Enden (beispielsweise L-Form, gespiegelte L-Form, auf den Kopf-gedrehte L-Form (ähnlich einer T- Form), T-Form, auf den Kopf-gedrehte T-Form.
In einer Ausführungsform, wie in FIG. 10 veranschaulicht ist, können auch mehrere der floatenden Abschirmstrukturen 23, 923 mit einer Abschirmstruktur-Grabenstruktur 23.3 strukturiert sein. Wahlweise auch alle zweiten Abschirmstrukturen 823.1, 823.2, 823.3. Hierbei kann jeder Abschirmstruktur 23, 923 mit zweitem Bereich 23.2 bzw.
Abschirmstruktur-Grabenstruktur 23.3 eine Randabschluss-Struktur 215.1, 215.2 zugeordnet sein, welche die zugeordnete Abschirmstruktur 23, 923 zumindest teilweise umschließt. In der in FIG.10 veranschaulichten Ausführungsform können sich mindestens zwei benachbarte Randabschluss-Strukturen 215.1, 215.2 berühren, ineinander übergehen, zusammenhängend sein bzw. einstückig eingerichtet sein.
FIG.11 veranschaulicht eine Ausführungsform, in der die Abschirmstruktur-Grabenstruktur 23.3 sich lateral über mehrere Abschirmstrukturen erstreckt. Anschaulicht beginnt die Abschirmstruktur-Grabenstruktur 23.3 in der Abschirmstruktur 23, erstreckt sich über die zweiten Abschirmstrukturen 823.2, 823.3 und endet in der dritten Abschirmstruktur 923, die dem Kanal-Stopper 27 am nächsten liegt. Die Randabschluss-Struktur 215 umschließt mehrere der Abschirmstrukturen 23, 823.2, 823.3, 923 gemeinsam.
FIG.12 und FIG.13 veranschaulichen Ausführungsformen ähnlich der in FIG.11 veranschaulichten Ausführungsform, wobei eine (FIG.13) oder mehrere voneinander separierte (FIG.12) Randabschluss-Strukturen 215 ausgebildet sind, die jeweils eine (FIG.12) oder mehrere (FIG.13) der Abschirmstrukturen 23, 823.2, 823.3, 923 zumindest teilweise umschließen. Die Anzahl der Abschirmstrukturen ist nicht auf drei beschränkt, und die Anzahl der Randabschluss-Strukturen 215 ist nicht auf zwei beschränkt.
FIG.14 veranschaulicht eine Ausführungsform ähnlich der in FIG.8 veranschaulichten Ausführungsform, wobei weitere Randabschluss-Strukturen 215.3, beispielsweise ringförmig und/oder konzentrisch, zwischen der der Abschirmstruktur 23 zugeordneten Randabschluss- Struktur 215 und dem Kanal-Stopper 27 ausgebildet sind. Die Randabschluss-Struktur 215 umschließt die Abschirmstruktur 23 zumindest teilweise, oder beispielsweise lateral und in Richtung des Halbleitersubstrates 22 vollständig.
In einer Ausführungsform, die in FIG. 15 veranschaulicht ist, können auch mehrere der floatenden Abschirmstrukturen 23, 923 mit einer Abschirmstruktur-Grabenstruktur 23.3 strukturiert sein; wahlweise auch einige oder alle der zweiten Abschirmstrukturen 823.1, 823.2. Hierbei ist jeder Abschirmstruktur 23, 923 mit Abschirmstruktur-Grabenstruktur 23.3 eine Randabschluss-Struktur 215.1, 215.2 zugeordnet, welche die Abschirmstruktur 23, 923 jeweils zumindest teilweise umschließt. Die jeweilige Abschirmstruktur-Grabenstruktur 23.3 kann hierbei auch vollständig innerhalb der jeweiligen Abschirmstruktur 23, 923 angeordnet sein. Eine oder mehrere weitere Randabschluss-Struktur(en) 215.3 können dem Kanal- Stopper 27 vorgelagert angeordnet sein.
FIG.16 veranschaulicht eine Ausführungsform ähnlich der in FIG.15 veranschaulichten Ausführungsform, wobei Abschirmstrukturen 23, 923 zumindest teilweise von einer gemeinsamen Randabschluss-Struktur 215.1 umgeben sind, analog den in FIG.10, FIG.11 und FIG.13 veranschaulichten Ausführungsformen.
FIG.17 veranschaulicht eine Ausführungsform ähnlich der in FIG.11 veranschaulichten Ausführungsform, wobei dem Kanal-Stopper 27 mindestens eine weitere Randabschluss- Struktur 215.3 vorgelagert ausgebildet ist, analog den in FIG.14 bis FIG.16 veranschaulichten Ausführungsformen.
FIG.18 veranschaulicht eine Ausführungsform ähnlich der in FIG.12 veranschaulichten Ausführungsform, wobei dem Kanal-Stopper 27 mindestens eine weitere Randabschluss- Struktur 215.3 vorgelagert ausgebildet ist, analog den in FIG.14 bis FIG.16 veranschaulichten Ausführungsformen.
FIG.19 veranschaulicht eine Ausführungsform ähnlich der in FIG.13 veranschaulichten Ausführungsform, wobei dem Kanal-Stopper 27 mindestens eine weitere Randabschluss- Struktur 215.3 vorgelagert ausgebildet ist, analog den in FIG.14 bis FIG.16 veranschaulichten Ausführungsformen.
Obwohl die Beschreibung anhand eines n-Kanal-SiC-Trench-MOSFETs vorgenommen wurde, sind die Ausführungsformen nicht auf diesen beschränkt, sondern können auch auf andere Leistungsbauelemente mit tiefem p+-Gebiet angewendet werden. Beispielsweise indem man n- mit p-Dotierungen und die Vorzeichen der Potenziale vertauscht auf p-Kanal- SiC-Trench-MOSFETs oder z.B. auf planare MOSFETs. Ferner können als Halbleitermaterial Silizium oder auch andere wide Bandgap-Halbleiter wie GaN verwendet werden.
In verschiedenen Ausführungsformen ist im Randabschluss 220 des Halbleiterbauelements 200 ein n-dotierter Driftbereich 21 auf einem n-dotierten Halbleitersubstrat 22 angeordnet. Optional kann ein n-dotiertes n Buffer-Gebiet 24 zwischen dem Halbleitersubstrat 22 und dem Driftbereich 21 angeordnet sein. Im Randabschluss 220 kann das vertikale Halbleiterbauelement 200 ferner eine p-dotierte Randabschluss-Struktur 215 aufweisen. In dem Randabschluss 220 kann ferner ein stark n-dotierter (n+) Kanal-Stopper 27 (auch als Channelstopper bezeichnet) und/oder ein Kanalstopp- Metall 214 (auch als Channelstopp- Metall bezeichnet) vorgesehen sein. Mit anderen Worten: der Randabschluss 220 kann die Randabschluss-Struktur 215 aufweisen und kann durch Teile der Abschirmstruktur 23 und des Kanal-Stopp-Metalls 214 flankiert werden. In verschiedenen Ausführungsformen weist das vertikale Halbleiterbauelement 200 einen Driftbereich 21 mit einem ersten Leitfähigkeitstyp auf. Eine Grabenstruktur ist im aktiven Bereich auf oder über dem Driftbereich 21 ausgebildet. Die Gate- Elektrode 11 ist in der Grabenstruktur ausgebildet, wie in FIG.l veranschaulicht ist und oben beschrieben ist.
In verschiedenen Ausführungsformen ist der Driftbereich 21 n-leitend und die Abschirmstruktur 23 weist mindestens ein p-leitendes Gebiet auf.
Eine Abschirmstruktur 23 ist lateral neben mindestens einer Seitenwand der Grabenstruktur auf oder über dem Driftbereich 21 angeordnet, beispielsweise im Randabschluss 220 und/oder im aktiven Bereich 110, beispielsweise im Übergangsbereich von aktivem Bereich 110 zu Randabschluss 220. Die Abschirmstruktur 23 weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Die Abschirmstruktur 23 weist mindestens einen ersten Bereich 23.1 mit einer ersten Dicke und einen zweiten Bereich 23.2 mit einer zweiten Dicke, die kleiner als die erste Dicke ist, auf.
Die Dicke einer Struktur wird im Rahmen dieser Beschreibung als räumliche Ausdehnung der Struktur in Richtung senkrecht zur Hauptprozessierungsebene beim Herstellen der Struktur verstanden. Die Dicke der Abschirmstruktur 23 ist anschaulich die Abmessung der Abschirmstruktur 23 von der Seite, die der Oberfläche des Halbleitersubstrats 22 gegenüberliegt, zur Seite hin, die der Source- Elektrode 212 gegenüberliegt.
Eine Randabschluss-Struktur 215 ist auf oder über dem Driftbereich 21 angeordnet. Die Randabschluss-Struktur 215 weist den zweiten Leitfähigkeitstyp auf. Die Abschirmstruktur 23 weist einen ersten Dotierungsgrad auf und die Randabschluss-Struktur 215 weist einen zweiten Dotierungsgrad auf, der sich von dem ersten Dotierungsgrad unterscheidet.
Der Dotierungsgrad wird im Rahmen dieser Beschreibung als Anzahl von Dotierstoffatomen je cm3 in einem dotierten Bereich verstanden und kann abhängig von der Anzahl durch Zusatz von ohne Zusatz, „+“ oder „++“angegeben werden, wie dies in diesem technischen Bereich üblich ist, z.B. n+ dotierter Bereich (stark n-dotierter Bereich), oder p- dotierter Bereich (schwach p-dotierter Bereich).
Die Randabschluss-Struktur 215 ist zumindest beim zweiten Bereich 23.2 der Abschirmstruktur 23 zwischen dem Driftbereich 21 und der Abschirmstruktur 23 angeordnet. Der Ausdruck „beim zweiten Bereich“ kann so verstanden werden, dass die Randabschluss- Struktur unterhalb und/oder neben dem zweiten Bereich 23.2 der Abschirmstruktur 23 zwischen der Abschirmstruktur 23 und dem Driftbereich 21 angeordnet ist, so dass diese zumindest lokal mittels der Randabschluss-Struktur 215 voneinander separiert sind. Dadurch verlagert sich der pn-Übergang und die laterale Durchbruchsfestigkeit wird verstärkt.
Die Randabschluss-Struktur 215 kann den zweiten Bereich 23.2 der Abschirmstruktur 23 lateral kontaktieren.
Das vertikale Halbleiterbauelement 200 kann eine Source/Drain- Elektrode (z.B. Source- Elektrode) 212 aufweisen und die Abschirmstruktur 23 kann elektrisch leitfähig mit der Source/Drain- Elektrode 212 verbunden sein, wie in FIG.2 veranschaulicht ist. Alternativ kann die Abschirmstruktur 23 von der Source/Drain- Elektrode 212 elektrisch isoliert sein, wie in FIG.8 veranschaulicht ist.
In verschiedenen Ausführungsformen ist eine Dielektrikum-Struktur 210 zumindest teilweise auf oder über dem ersten Bereich 23.1 und dem zweiten Bereich 23.2 der Abschirmstruktur 23 angeordnet.
In verschiedenen Ausführungsformen ist eine Source/Drain- Elektrode 212 und eine Dielektrikum-Struktur 210 auf oder über dem Driftbereich 21 ausgebildet. Die Source/Drain- Elektrode 212 ist über der Randabschluss-Struktur 215 angeordnet und die Dielektrikum- Struktur 210 ist zwischen der Randabschluss-Struktur 215 und der Source/Drain- Elektrode 212 angeordnet.
In verschiedenen Ausführungsformen weist die Abschirmstruktur 23 eine Grabenstruktur 23.3 auf (auch als Abschirmstruktur-Grabenstruktur bezeichnet) und der zweite Bereich 23.2 kann in einem Boden 216 der Grabenstruktur 23.3 angeordnet sein, wie in FIG.4 veranschaulicht ist. Beispielsweise hat die Grabenstruktur 23.3 mindestens eine von einer rechteckigen Form, einer V-Form, einer W-Form oder einer U-Form.
Anschaulich weist das Halbleiterbauelement 200 gemäß verschiedenen Ausführungsformen in dem Randbereich 220 eine Abschirmstruktur-Grabenstruktur 23.3 im Bereich des lateralen Endes der Abschirmstruktur 23 vor der Implantation der Randabschluss-Struktur 215 auf. Die Randabschluss-Struktur 215 kann ausgebildet werden, ohne dass eine im Vergleich zur Implantationsenergie der Abschirmstruktur 23 höhere Implantationsenergie erforderlich wäre.
Die Randabschluss-Struktur 215 kann zumindest am lateralen Ende der Abschirmstruktur 23 nicht wesentlich flacher (von der oberen Oberfläche aus betrachtet) ausgebildet sein, als der pn-Übergang der p+ dotierten Abschirmstruktur 23/des n- Driftbereichs 21. Dadurch wird beispielsweise ermöglicht, dass keine höhere Implantenergie für das Ausbilden der Randabschluss-Struktur 215 erforderlich ist als für das Ausbilden der p+ dotierten Abschirmstruktur 23 benötigt wird. Somit kann der Aufwand zur Erzeugung der Randabschluss-Struktur 215 reduziert werden.
In verschiedenen Ausführungsformen ist mindestens eine zweite Abschirmstruktur 823.1, 823.2, 823.3 lateral zwischen der Abschirmstruktur 23 und der Seitenwand der Grabenstruktur angeordnet, wie in FIG.8 veranschaulicht ist (FIG. 8 zeigt drei zweite Abschirmstrukturen 823.1, 823.2, 823.2 als Beispiel). Die mindestens eine zweite Abschirmstruktur 823.1, 823.2, 823.3 weist beispielsweise den zweiten Leitfähigkeitstyp und einen dritten Dotierungsgrad auf. Die mindestens eine zweite Abschirmstruktur 823.1, 823.2, 823.3 weist in einem Ausführungsbeispiel mindestens einen Bereich mit der ersten Dicke und einen anderen Bereich mit der zweiten Dicke, die kleiner als die erste Dicke ist, auf, wie beispielsweise in FIG.18 veranschaulicht ist.
Die Randabschluss-Struktur 215 kann zumindest teilweise zwischen der Abschirmstruktur 23 und der mindestens einen zweiten Abschirmstruktur 823.1, 823.2, 823.3 angeordnet sein.
In verschiedenen Ausführungsformen kann die Randabschluss-Struktur 215 so eingerichtet sein, dass die Abschirmstruktur 23 von dem Driftbereich 21 separiert ist. In verschiedenen Ausführungsformen kann die Randabschluss-Struktur 215 eingerichtet sein, die Abschirmstruktur 23 und die mindestens eine zweite Abschirmstruktur 823.1, 823.2, 823.3 von dem Driftbereich 21 zu separieren.
Der zweite Bereich 23.2 der Abschirmstruktur 23 kann auf der Seite der Abschirmstruktur 23 angeordnet sein, die in einem größeren Abstand von der Seitenwand der Grabenstruktur angeordnet ist, wie in FIG.2 veranschaulicht ist. Alternativ ist der zweite Bereich 23.2 der Abschirmstruktur 23 auf der Seite der Abschirmstruktur 23 angeordnet, die in einem geringerem Abstand von der Seitenwand der Grabenstruktur angeordnet ist.
In verschiedenen Ausführungsformen kann eine dritte Abschirmstruktur 923 und eine zweite Randabschluss-Struktur 215.2 auf oder über dem Driftbereich 21 ausgebildet sein, wie beispielsweise in FIG.10 und FIG.12 veranschaulicht ist. Die Abschirmstruktur 23 ist lateral zwischen der dritten Abschirmstruktur 923 und der Seitenwand der Grabenstruktur angeordnet. Die dritte Abschirmstruktur 923 weist den zweiten Leitfähigkeitstyp und einen vierten Dotierungsgrad auf. Die dritte Abschirmstruktur 923 weist mindestens einen dritten Bereich 23.1 mit einer dritten Dicke und einen vierten Bereich 23.2 mit einer vierten Dicke, die kleiner als die dritte Dicke ist, auf. Die zweite Randabschluss-Struktur 215.2 weist den zweiten Leitfähigkeitstyp und einen fünften Dotierungsgrad, der sich von dem vierten Dotierungsgrad unterscheidet, auf. Die zweite Randabschluss-Struktur 215.2 ist zumindest beim vierten Bereich der dritten Abschirmstruktur 923 zwischen dem Driftbereich 21 und der dritten Abschirmstruktur 923 angeordnet. Die Randabschluss-Struktur 215 kann eingerichtet sein, die Abschirmstruktur 23 und die dritte Abschirmstruktur 923 von dem Driftbereich 21 zu separieren. Zumindest eine zweite Abschirmstruktur 823.1, 823.2 kann lateral zwischen der Abschirmstruktur 23 und der dritten Abschirmstruktur 923 angeordnet sein.
In verschiedenen Ausführungsformen ist ein Kanal-Stopper 214 (Kanal-Stopp-Struktur) auf oder über dem Driftbereich 21 ausgebildet. Die Abschirmstruktur 23 kann zwischen der Seitenwand der Grabenstruktur und dem Kanal-Stopper 214 angeordnet sein. Der zweite Bereich 23.2 der Abschirmstruktur 23 kann auf der Seite der Abschirmstruktur 23 angeordnet sein, die in einem größeren Abstand von dem Kanal-Stopper 214 angeordnet ist.
In verschiedenen Ausführungsformen ist ein Kanal-Stopper 214 auf oder über dem Driftbereich 21 angeordnet und eine weitere Randabschluss-Struktur 215.3 ist zwischen der Abschirmstruktur 23 und dem Kanal-Stopper 214 angeordnet.
Beispielsweise ist die Abschirmstruktur 23 und mindestens eine der zweiten und dritten Abschirmstruktur 823.1, 823.2, 823.3, 923 mittels einer gemeinsamen Randabschluss- Struktur 215.1 von dem Driftbereich 21 separiert.
FIG.20 zeigt ein Ablaufdiagramm eines Verfahrens 2000 zum Ausbilden eines vertikalen Halbleiterbauelements gemäß verschiedenen Ausführungsformen. Zur Veranschaulichung sind nachfolgend Merkmale mit Bezugszeichen von in den Figuren 2 bis 19 gezeigten beispielhaften Ausführungsformen versehen.
In verschiedenen Ausführungsformen weist das Verfahren 2000 zum Ausbilden eines vertikalen Halbleiterbauelements auf: Ausbilden (in 2008) eines Driftbereichs 21 mit einem ersten Leitfähigkeitstyp; Ausbilden (in 2010) einer Grabenstruktur auf oder über dem Driftbereich 21, Ausbilden (in 2020) einer Abschirmstruktur 23, die lateral neben mindestens einer Seitenwand der Grabenstruktur auf oder über dem Driftbereich 21 angeordnet wird, wobei die Abschirmstruktur 23 einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Abschirmstruktur 23 mindestens einen ersten Bereich 23.1 mit einer ersten Dicke und einen zweiten Bereich 23.2 mit einer zweiten Dicke, die kleiner als die erste Dicke ist, aufweist; und Ausbilden (in 2030) einer Randabschluss-Struktur 215 auf oder über dem Driftbereich 21, wobei die Randabschluss- Struktur 215 den zweiten Leitfähigkeitstyp aufweist, wobei die Abschirmstruktur 23 einen ersten Dotierungsgrad und die Randabschluss-Struktur 215 einen zweiten Dotierungsgrad, der sich von dem ersten Dotierungsgrad unterscheidet, aufweist; wobei die Randabschluss- Struktur 215 zumindest beim zweiten Bereich der Abschirmstruktur 23 zwischen dem Driftbereich 21 und der Abschirmstruktur 23 angeordnet wird.
Die Abschirmstrukturen 23, 823.1, 823.2, 823.3, 923 und Randabschluss-Strukturen 215.1, 215.2, 215.3 können beispielsweise mittels Ionenimplantation ausgebildet werden, beispielsweise im Falle einer SiC-Grabenstruktur bzw. eines SiC-Driftbereiches mit Aluminium-Ionenimplantation oder im Falle einer GaN-Grabenstruktur bzw. eines GaN- Driftbereiches mit Mg-Ionen. Um tief in dem Driftbereich eingebettete Abschirmstrukturen bzw. Randabschluss-Strukturen ohne hochenergetische Ionenimplantation bereitzustellen, kann eine Abschirmstruktur-Grabenstruktur ausgebildet werden, in deren Boden 216 die Implantation erfolgt.
In verschiedenen Ausführungsformen können einige oder alle der Abschirmstrukturen 23, 823.1, 823.2, 823.3, 923 und Randabschluss-Strukturen 215.1, 215.2, 215.3 mittels einer sogenannten Tot-Implantation ausgebildet werden. Dabei werden die Abschirmstrukturen bzw. Randabschluss-Strukturen durch Implantation einer lonenspezies, beispielsweise Argon-Ionen, welche keine Dotierung im SiC- oder GaN-Driftbereich verursacht, ausgebildet. Diese Abschirmstrukturen bzw. Randabschluss-Strukturen sind elektrisch nicht mehr leitfähig. Entsprechend bleibt zwar ihre Abschirmwirkung erhalten. Ein Anschluss derart elektrisch nicht-leitender Abschirmstrukturen an die Source-Elektrode ist optional.
Ein Randabschluss 220 kann, wie in FIG.5 bis FIG.7 veranschaulicht ist, gemäß verschiedenen Ausführungsformen mittels eines Verfahrens hergestellt werden, aufweisend: Bereitstellen eines Wafers/Substrats 22 aus Halbleitermaterial, beispielsweise SiC;
Ausbilden, beispielsweise Wachstum von Material gleicher Beschaffenheit unterschiedlicher Dotierung, beispielsweise mittels Epitaxie;
Dotieren von funktionalen Schichten geeigneter Dotierung mit geeigneten Masken, beispielsweise mittels Implantationen der folgenden Gebiete: nSource 6, n+ Kanal-Stopper 27 (optional), pKanal 5, nSpreading 8 (optional), p+ Abschirmstruktur 23, weitere p+ Abschirmstrukturen 823.1, 823.2, 823.3, 923 (optional), Ausbilden der Abschirmstruktur- Grabenstruktur 23.3.
Das Verfahren kann ferner ein Dotieren von weiteren funktionalen Schichten geeigneter Dotierung mit geeigneten Masken beispielsweise durch Implantationen der folgenden Gebiete aufweisen: Randabschluss-Strukturen 215, 215.1, 215.2, 215.3 (optional), Thermische Behandlung zur Aktivierung der Dotierstoffe. Das Verfahren kann ferner ein Strukturieren des MOS-Kopfes aufweisen, beispielsweise Anlegen einer Gate-Grabenstruktur mit geeigneter Maske, Aufbringen eines Dielektrikums, beispielsweise eines Gate-Oxides 9, beispielsweise SiOs, Aufbringen einer Gate- Elektrode 11, beispielsweise Poly-Silizium.
Thermische Behandlungen mit unterschiedlichen Gasen sind optional nach jedem der vorangegangenen Schritte.
Ferner kann das Verfahren aufweisen: Ausbilden einer Dielektrikum-Struktur 10, 210, beispielsweise Aufbringen von einer oder mehreren Isolationsschichten 10, 210, Ausbilden von Elektroden 12, 212.1 auf Teilen der Vorderseite des Halbleitersubstrats 22, Aufbringen der Vorderseiten-Metallisierungen 212 und Passivierungen (nicht gezeigt) mit geeigneten Masken und Prozessen auf der Oberseite des Halbleiterbauelements, sowie das Aufbringen einer Drain-Metallisierung 213 nach optionalem Dünnschleifen des Wafers auf der Rückseite des Wafers mittels geeigneter Prozesse.
Eine Ausführungsform des Teils der Prozessführung, die eine p+ Abschirmstruktur 23, eine Abschirmstruktur-Grabenstruktur 23.3, und eine Randabschluss-Struktur 215 zeigt, ist in FIG.5 bis FIG.7 für den Randabschluss 220 veranschaulicht. Dies ermöglicht eine zumindest teilweise selbstjustierte Erzeugung der Abschirmstruktur-Grabenstruktur 23.3 und der Randabschluss-Struktur 215 zur Abschirmstruktur 23.
Gemäß FIG.5 kann nach Erzeugung der Abschirmstruktur 23 mittels Implantation unter Zuhilfenahme der p+-Maske 219 die pRand-Maske 221 aufgebracht und fotolithographisch strukturiert werden. Gemäß FIG.6 kann die Ätzung der p+-Maske 219 mit der pRand-Maske 221 als Maskierung erfolgen, wobei gleichzeitig die Abschirmstruktur-Grabenstruktur 23.3 gebildet werden kann. Deren in Richtung Kanal-Stopper 27 weisende Kante kann dadurch selbstjustiert zur p+ Abschirmstruktur 23 sein und kann, wie in FIG.6 veranschaulicht, gerade noch innerhalb der Grundfläche der p+ Abschirmstruktur 23 liegend angeordnet sein. Gemäß FIG.7 kann die Implantation der Randabschluss-Struktur 215 erfolgen. Diese Verfahrenssequenz kann an der genannten oder einer anderen geeigneten Stelle des Herstellungsverfahrens durchgeführt werden.
Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.

Claims

PATENTANSPRÜCHE Vertikales Halbleiterbauelement (200) aufweisend: einen Driftbereich (21) mit einem ersten Leitfähigkeitstyp; eine Grabenstruktur auf oder über dem Driftbereich (21), eine Abschirmstruktur (23), die lateral neben mindestens einer Seitenwand der Grabenstruktur auf oder über dem Driftbereich (21) angeordnet ist, wobei die Abschirmstruktur (23) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Abschirmstruktur (23) zumindest einen Teil einer Abschirmstruktur- Grabenstruktur (23.3) aufweist derart, dass die Abschirmstruktur (23) mindestens einen ersten Bereich (23.1) mit einer ersten Dicke und einen zweiten Bereich (23.2) mit einer zweiten Dicke, die kleiner als die erste Dicke ist, aufweist; und eine Randabschluss-Struktur (215) auf oder über dem Driftbereich (21), wobei die Randabschluss-Struktur (215) den zweiten Leitfähigkeitstyp aufweist, wobei die Abschirmstruktur (23) einen ersten Dotierungsgrad und die Randabschluss- Struktur (215) einen zweiten Dotierungsgrad, der sich von dem ersten Dotierungsgrad unterscheidet, aufweist; und wobei die Randabschluss-Struktur (215) zumindest beim zweiten Bereich (23.2) der Abschirmstruktur (23) zwischen dem Driftbereich (21) und der Abschirmstruktur (23) angeordnet ist. Vertikales Halbleiterbauelement (200) gemäß Anspruch 1, ferner aufweisend: eine Source/Drain- Elektrode (212) und eine Dielektrikum-Struktur (210) wobei die Source/Drain- Elektrode (212) über der Randabschluss-Struktur (215) angeordnet ist und die Dielektrikum-Struktur (210) zwischen der Randabschluss-Struktur (215) und der Source/Drain- Elektrode (212) angeordnet ist. Vertikales Halbleiterbauelement (200) gemäß Anspruch 2, wobei die Abschirmstruktur (23) von der Source/Drain- Elektrode (212) elektrisch isoliert ist. Vertikales Halbleiterbauelement (200) gemäß einem der Ansprüche 1 bis 3, wobei der Driftbereich (21) n-leitend ist, und wobei die Abschirmstruktur (23) mindestens ein p-leitendes Gebiet aufweist. Vertikales Halbleiterbauelement (200) gemäß einem der Ansprüche 1 bis 4, wobei die Randabschluss-Struktur (215) den zweiten Bereich (23.2) der Abschirmstruktur (23) lateral kontaktiert. Vertikales Halbleiterbauelement (200) gemäß einem der Ansprüche 1 bis 5, ferner aufweisend mindestens eine zweite Abschirmstruktur (823.1, 823.2, 823.3), die lateral zwischen der Abschirmstruktur (23) und der Seitenwand der Grabenstruktur angeordnet ist, wobei die zweite Abschirmstruktur (823.1, 823.2, 823.3) den zweiten Leitfähigkeitstyp und einen dritten Dotierungsgrad aufweist. Vertikales Halbleiterbauelement (200) gemäß einem der Ansprüche 1 bis 6, wobei die Randabschluss-Struktur (215) die Abschirmstruktur (23) von dem Driftbereich (21) separiert. Vertikales Halbleiterbauelement (200) gemäß einem der Ansprüche 1 bis 7, ferner aufweisend eine dritte Abschirmstruktur (923), wobei die Abschirmstruktur (23) lateral zwischen der dritten Abschirmstruktur (923) und der Seitenwand der Grabenstruktur angeordnet ist, wobei die dritte Abschirmstruktur (923) den zweiten Leitfähigkeitstyp und einen vierten Dotierungsgrad aufweist, und wobei die dritte Abschirmstruktur (923) mindestens einen dritten Bereich (923.1) mit einer dritten Dicke und einen vierten Bereich (923.2) mit einer vierten Dicke, die kleiner als die dritte Dicke ist, aufweist; und eine zweite Randabschluss-Struktur (215.2) auf oder über dem Driftbereich (21), wobei die zweite Randabschluss-Struktur (215.2) den zweiten Leitfähigkeitstyp und einen fünften Dotierungsgrad, der sich von dem vierten Dotierungsgrad unterscheidet, aufweist; wobei die zweite Randabschluss-Struktur (215.2) zumindest beim vierten Bereich der dritten Abschirmstruktur (923) zwischen dem Driftbereich (21) und der dritten Abschirmstruktur (923) angeordnet ist. Vertikales Halbleiterbauelement (200) gemäß einem der Ansprüche 1 bis 8, ferner aufweisend einen Kanal-Stopper (214) auf oder über dem Driftbereich (21), und eine weitere Randabschluss-Struktur (215.3), wobei die weitere Randabschluss-Struktur (215.3) zwischen der Abschirmstruktur (23) und dem Kanal-Stopper (214) angeordnet ist. Verfahren (2000) zum Ausbilden eines vertikalen Halbleiterbauelements, das Verfahren aufweisend:
Ausbilden (2008) eines Driftbereichs (21) mit einem ersten Leitfähigkeitstyp; Ausbilden (2010) einer Grabenstruktur auf oder über dem Driftbereich (21); Ausbilden (2020) einer Abschirmstruktur (23), die lateral neben mindestens einer Seitenwand der Grabenstruktur auf oder über dem Driftbereich (21) angeordnet wird, wobei die Abschirmstruktur (23) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, und wobei die Abschirmstruktur (23) zumindest einen Teil einer Abschirmstruktur-Grabenstruktur (23.3) aufweist derart, dass die Abschirmstruktur (23) mindestens einen ersten Bereich (23.1) mit einer ersten Dicke und einen zweiten Bereich (23.2) mit einer zweiten Dicke, die kleiner als die erste Dicke ist, aufweist; und
Ausbilden (2030) einer Randabschluss-Struktur (215) auf oder über dem Driftbereich (21), wobei die Randabschluss-Struktur (215) den zweiten Leitfähigkeitstyp aufweist, wobei die Abschirmstruktur (23) einen ersten Dotierungsgrad und die Randabschluss- Struktur (215) einen zweiten Dotierungsgrad, der sich von dem ersten Dotierungsgrad unterscheidet, aufweist; wobei die Randabschluss-Struktur (215) zumindest beim zweiten Bereich der Abschirmstruktur (23) zwischen dem Driftbereich (21) und der Abschirmstruktur (23) angeordnet wird.
PCT/EP2021/081968 2020-11-17 2021-11-17 Vertikales halbleiterbauelement und verfahren zum herstellen desselben WO2022106458A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/250,580 US20230402538A1 (en) 2020-11-17 2021-11-17 Vertical semiconductor component, and method for its production
CN202180077334.7A CN116457945A (zh) 2020-11-17 2021-11-17 垂直半导体结构元件以及用于制造其的方法
JP2023528993A JP2023549543A (ja) 2020-11-17 2021-11-17 縦型半導体素子およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020214398.6 2020-11-17
DE102020214398.6A DE102020214398A1 (de) 2020-11-17 2020-11-17 Vertikales halbleiterbauelement und verfahren zum herstellen desselben

Publications (1)

Publication Number Publication Date
WO2022106458A1 true WO2022106458A1 (de) 2022-05-27

Family

ID=78806510

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/081968 WO2022106458A1 (de) 2020-11-17 2021-11-17 Vertikales halbleiterbauelement und verfahren zum herstellen desselben

Country Status (5)

Country Link
US (1) US20230402538A1 (de)
JP (1) JP2023549543A (de)
CN (1) CN116457945A (de)
DE (1) DE102020214398A1 (de)
WO (1) WO2022106458A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087951A1 (en) * 2004-10-29 2008-04-17 Toyota Jidosha Kabushiki Kaisha Insulated Gate Semiconductor Device and Method for Producing the Same
US20180151366A1 (en) * 2015-05-29 2018-05-31 Denso Corporation Semiconductor device and method for manufacturing same
US20200266270A1 (en) * 2019-02-19 2020-08-20 Rohm Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899477B2 (en) 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
DE102017127848A1 (de) 2017-11-24 2019-05-29 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087951A1 (en) * 2004-10-29 2008-04-17 Toyota Jidosha Kabushiki Kaisha Insulated Gate Semiconductor Device and Method for Producing the Same
US20180151366A1 (en) * 2015-05-29 2018-05-31 Denso Corporation Semiconductor device and method for manufacturing same
US20200266270A1 (en) * 2019-02-19 2020-08-20 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2023549543A (ja) 2023-11-27
DE102020214398A1 (de) 2022-05-19
CN116457945A (zh) 2023-07-18
US20230402538A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE112013007772B3 (de) Halbleitervorrichtung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102014019915B3 (de) IGBT mit reduzierter Rückwärtskapazität
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102013106946A1 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
EP3095136A1 (de) Sic-trench-transistor und verfahren zu dessen herstellung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102015118616B3 (de) Latchup-fester Transistor
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102017117442B3 (de) Transistorbauelement mit Grabenrandabschluss
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE19950579B4 (de) Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
DE102019106087B3 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid und verfahren
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
WO2022106458A1 (de) Vertikales halbleiterbauelement und verfahren zum herstellen desselben
DE102019201453A1 (de) Halbleiter-Bauelement, Leistungsschalter, Steuergerät sowie Verfahren zur Herstellung eines Halbleiter-Bauelements
WO2018206163A1 (de) Vertikaler leistungstransistor mit verbesserter leitfähigkeit und hohem sperrverhalten

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21815449

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023528993

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202180077334.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21815449

Country of ref document: EP

Kind code of ref document: A1