DE102008039845B4 - IGBT mit einem Halbleiterkörper - Google Patents

IGBT mit einem Halbleiterkörper Download PDF

Info

Publication number
DE102008039845B4
DE102008039845B4 DE102008039845.4A DE102008039845A DE102008039845B4 DE 102008039845 B4 DE102008039845 B4 DE 102008039845B4 DE 102008039845 A DE102008039845 A DE 102008039845A DE 102008039845 B4 DE102008039845 B4 DE 102008039845B4
Authority
DE
Germany
Prior art keywords
zone
field stop
igbt
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008039845.4A
Other languages
English (en)
Other versions
DE102008039845A1 (de
Inventor
Dr. Hirler Franz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102008039845A1 publication Critical patent/DE102008039845A1/de
Application granted granted Critical
Publication of DE102008039845B4 publication Critical patent/DE102008039845B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

IGBT, der aufweist:
- einen Halbleiterkörper (4);
- eine Driftzone eines ersten Leitungstyps in dem Halbleiterkörper (4);
- eine Bodyzone (6) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps in dem Halbleiterkörper (4) ;
- eine Feldstopzone (7) des zweiten Leitungstyps in dem Halbleiterkörper (4);
- eine Emitterzone (44) des ersten Leitungstyps in der Bodyzone (6), die an eine Emitterelektrode (26) angeschlossen ist;
- einen Zellbereich mit einer Trenchgatestruktur (25), die an die Bodyzone (6) und die Emitterzone (44) angrenzt;
- eine zu dem Zellbereich benachbarte, oberflächennahe Abschirmzone (24) des zweiten Leitungstyps, die zu der Emitterzone (44) beabstandet ist,
wobei die Feldstopzone (7)
- schwächer dotiert ist als die Bodyzone (6), so dass mindestens bei Überschreiten einer Sperrstromdichte die Feldstopzone (7) Spannung aufnimmt,
- unterhalb der Abschirmzone (24) angeordnet und schwächer als die Abschirmzone (24) dotiert ist, und
wobei die Abschirmzone (24) frei von einer an die Trenchgatestruktur (25) angrenzenden und an die Emitterelektrode (26) angeschlossenen Emitterzone ist.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement, insbesondere einen IGBT, mit einem Halbleiterkörper. Der Halbleiterkörper weist eine Driftzone eines ersten Leitungstyps auf. Ferner ist oberflächennah in dem Halbleiterkörper eine Bodyzone mit einem zweiten zum ersten Leitungstyp der Driftzone komplementären Leitungstyp angeordnet.
  • Zu derartigen Halbleiterbauelementen gehören die DMOS-Transistoren, die mit und ohne Ladungskompensationszonen in der Driftzone ausgestattet sein können. Derartige Ladungskompensationszonen weisen ausräumbare p-leitende Säulen oder ausräumbare oder floatende nicht ausräumbare p-leitende Bereiche in der Driftzone auf. Eine derartige Ladungsträgerkompensation kann sehr genau auf die Durchbruchsladung des jeweiligen Halbleitermaterials abgestimmt werden. Darüber hinaus weisen derartige Halbleiterbauelemente über die Tiefe oder Länge der Driftzone eine konstante oder wenig variierende Dotierung auf. Tritt bei einer derartigen genauen Kompensation mit konstanter Dotierung eine Veränderung der Kompensation durch einen Stromfluss von einigen Ampere im Avalanchefall auf, können derartige Halbleiterbauelemente keine zusätzliche Spannung aufnehmen. Die Folge ist, dass die Durchbruchskennlinie bei niedrigen Strömen bereits zurückschnappt. Ein derartiges Zurückschnappen der Durchbruchskennlinie kann zur Zerstörung des Bauelements führen.
  • Dieses kann nicht nur bei DMOS-Transistoren auftreten, sondern auch bei Leistungsdioden oder Transistoren des IGBT-Typs (insulated gate bipolar transistor), die eine sehr geringe und homogene Grunddotierung der Driftstrecke aufweisen.
  • Ein Zurückschnappen der Durchbruchskennlinie kann durch eine variable Dotierung der Säulen bei Ladungskompensationsbauelementen wie bei DMOS-Transistoren des „CoolMOS“-Typs eingeschränkt werden. Ein Nachteil variabler Säulendotierung ist die schwierige Fertigung. Diese ist vor allem auf Halbleiterbauelemente mit Grabenstrukturkonzepten praktisch nicht übertragbar. Bei Halbleiterbauelementen, bei denen komplementäre Dotierungen von Driftzonen und Ladungskompensationszonen über Grabenwände eingebracht werden, vergrößern sich diese Schwierigkeiten.
  • Zur Verbesserung der Avalanchefestigkeit dieser Halbleiterbauelemente ist es möglich, einen Feldstop gleichen Leitungstyps wie die Driftzone im unteren Bereich der Ladungskompensationssäulen anzuordnen. Dieser Feldstopbereich ist im unteren Bereich der Driftzonen zwischen den Ladungskompensationssäulen angeordnet. Dazu wird beispielsweise eine im Vergleich zur Driftzone etwas höher dotierte n-leitende Zone zwischen den p-leitenden Ladungskompensationszonen im unteren Bereich der Driftzonen eines DMOS eingebracht. Diese Feldstopzone kann im Sperrfall nicht vollständig ausgeräumt werden, d. h. die Feldstopzone begrenzt nach unten in einem derartigen vertikalen Halbleiterbauelement die Ausbreitung der Raumladungszone. Wenn nun bei zunehmender Stromdichte von einigen Ampere im Avalanchefall die beweglichen Ladungsträger die Hintergrundladung kompensieren, dann kann sich die Raumladungszone nun in die Feldstopzone ausbreiten, wodurch das Halbleiterbauelement eine höhere Spannung aufnehmen kann.
  • Das bedeutet, dass die Durchbruchskennlinie erst bei höheren Strömen zurückschnappt. Die im unteren Bereich eines DMOS-Transistors angeordnete Feldstopzone verhindert somit im Avalanchefall ein vorzeitiges Zerstören des Halbleiterbauelements durch Zurückschnappen der Durchbruchskennlinie. Eine derartige komplementär zur Driftzone leitende Feldstopzone im unteren Bereich von vertikal strukturierten Halbleiterbauelementen kann bei Hochspannungsdioden oder bei Transistoren des IGBT-Typs, die eine sehr niedrige Grunddotierung der Driftstrecke aufweisen, ein vorzeitiges Zurückschnappen der Durchbruchskennlinie zu höheren Strömen verschieben und damit die Spannungsfestigkeit derartiger Halbleiterbauelemente im Avalanchefall verbessern.
  • Die US 6 825 513 B2 , die US 6 586 801 B2 , die DE 101 32 136 C1 und die US 2006 0 197 152 A1 beschreiben jeweils einen DMOS-Transistor mit Ladungskompensationszonen in der Driftzone.
  • Die US 2004 0 195 618 A1 beschreibt einen vertikalen MOSFET, der wenigstens eine Gateelektrode aufweist, die in einem Graben angeordnet ist, der sich durch eine Bodyzone bis in eine n-dotierte Driftzone erstreckt. Zwischen der Driftzone und dem Graben sind abschnittsweise komplementär zu der Driftzone dotierte Halbleiterzonen angeordnet.
  • Die DE 10 2006 045 912 A1 beschreibt ein Verfahren zum Herstellen von p-dotierten, säulenförmigen Kompensationszonen in einer n-dotierten Driftzone.
  • Die DE 103 37 808 B3 beschreibt ein Verfahren zum Herstellen eines Halbleiterkörpers, der Driftzonen und komplementär zu den Driftzonen dotierte Kompensationszonen aufweist.
  • Die DE 695 10 020 T2 beschreibt einen DMOS-Transistor, der zwischen einer n-dotierten Driftzone und p-dotierten Bodyzonen schwächer p-dotierte Halbleiterzonen aufweist.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen verbesserten, avalanchefesten IGBT zur Verfügung zu stellen. Diese Aufgabe wird durch einen IGBT nach Anspruch 1 gelöst.
  • Ausführungsformen der Erfindung werden nun mit Bezug auf die beigefügten Figuren beschrieben.
    • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement;
    • 2 zeigt ein schematisches Diagramm mit Vergleichskurven der Durchbruchskennlinien von Halbleiterbauelementen mit und ohne Feldstopzone;
    • 3 zeigt schematisch einen vergrößerten Bereich des Diagramms gemäß 2;
    • 4 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung;
    • 5 zeigt einen schematischen Querschnitt durch ein weiteres Halbleiterbauelement;
    • 6 zeigt schematische Dotierstoffprofile von Halbleiterbauelementen mit und ohne Feldstopzone;
    • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement mit epitaktisch hergestellter Ladungskompensationsstruktur.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 1. Dieses Halbleiterbauelement 1 mit einem Halbleiterkörper 4 ist ein einfacher DMOS-Transistor 8 mit lateraler Gatestruktur 9. Die Gatestruktur 9 weist eine in einem Zwischenoxid 18 angeordnete elektrisch leitende Gateelektrode 19 auf. Die Gateelektrode 19 ist mit einem Gateanschluss G des Halbleiterbauelements 1 elektrisch verbunden. Die Gateelektrode 19 ist elektrisch leitend und vorzugsweise aus hochdotiertem Polysilizium hergestellt.
  • Diese Gateelektrode 19 beeinflusst über ein im Vergleich zum Zwischenoxid 18 relativ dünnes Gateoxid 21 auf der Oberseite 17 des Halbleiterkörpers 4 die DMOS-Transistorstruktur im Halbleiterkörper 4. Diese DMOS-Transistorstruktur weist auf der Rückseite 11 des Halbleiterkörpers 4 eine metallische Drainelektrode 10 auf. Die Drainelektrode 10 ist mit einem Drainanschluss D des Halbleiterbauelements 1 verbunden. Der Halbleiterkörper 4 kann ein hochdotiertes n+-leitendes Halbleitersubstrat 12 aufweisen, auf dem ein Driftzonenmaterial 13 einer n--leitende Driftzone 5 mit deutlich niedrigerer Dotierstoffkonzentration abgeschieden ist. Alternativ bildet ein niedrig dotiertes gedünntes Halbleitersubstrat die n--leitende Driftzone 5 auf dessen Rückseite ein n+-leitendes Drainanschlussgebiet 12 eingebracht ist.
  • Auf der Oberseite 17 des Halbleiterkörpers 4 weist das Halbleiterbauelement 1 neben der Gatestruktur 9 mit der Gateelektrode 19 und dem Gateoxid 21 eine Sourceelektrode 16 auf, die mit einem Sourceanschluss des Halbleiterbauelements 1 verbunden ist. Oberflächennah ist in den Halbleiterkörper 4 eine hochdotierte n+-leitende Sourcezone 15 entweder durch Ionenimplantation oder Diffusion oder beidem eingebracht. Diese hochdotierte n+-leitende Sourcezone 15 ist die von einer komplementär p-leitenden Bodyzone 6 vollständig umgeben. Der n+p-Übergang wird durch die elektrisch leitende Sourceelektrode überbrückt. Dadurch ist die Sourceelektrode 19 mit der hochdotierten Sourcezone 15 und der Bodyzone 6 elektrisch verbunden.
  • Diese p-leitende Basiszone 6 bildet mit der n--leitenden Driftzone 5 einen pn-Übergang, der im Durchlassfall von Ladungsträgern überschwemmt ist und im Sperrfall eine Raumladungszone aufweist. Die Raumladungszone breitet sich von dem pn--Übergang zwischen Basiszone und Driftzone in Richtung auf das n+-leitende Substrat und damit in Richtung auf die Drainelektrode 10 aus, wenn der DMOS-Transistor 8 von dem leitenden Zustand in den Sperrzustand umschaltet. Andererseits kann für rückwärtssperrende Bauelemente die Bodyzone 6 auch floatend angeordnet sein.
  • Ein Durchschalten des Halbleiterbauelements 1 wird von der lateralen Gatestruktur 9 durch Anlegen einer Steuerspannung an den Gateanschluss G ausgelöst. Dabei wird ein Kanalbereich 20 zwischen der hochdotierten Sourcezone 15 und der schwachdotierten Driftzone 5 durchgeschaltet. Beim Abschalten der Steuerspannung an dem Gateanschluss G geht das Halbleiterbauelement 1 in den Sperrzustand über. Dabei kann ein Rückstrom auftreten, der beispielsweise durch Lastinduktivitäten, die an das Halbleiterbauelement 1 angeschlossen sind, hohe Werte annehmen kann.
  • In einer derartigen Abschaltphase, d. h. in der Umschaltphase vom leitenden in den sperrenden Zustand des Halbleiterbauelements 1, nimmt das Bauteil bereits bei niedrigen Strömen an dem pn-Übergang zwischen Bodyzone 6 und Driftzone 5 eine hohe Sperrspannung auf. Treten Lawinendurchbrucheffekte oder Avalancheeffekte bei Halbleiterbauelementen ohne eine Feldstopzone auf so kommt es schon bei niedrigen Strömen zu einem Zurückschnappen der Durchbruchskennlinie, was bis zum Zerstören des Halbleiterbauelements führen kann.
  • Um diesem vorzubeugen, weist das Halbleiterbauelement gemäß 1 im oberflächennahen Bereich unterhalb der Bodyzone 6 eine Feldstopzone 7 aus Feldstopzonenmaterial 14 auf. Dieses Feldstopzonenmaterial 14 ist komplementär zum Driftzonenmaterial 13 dotiert und weist eine niedrigere Dotierstoffkonzentration als die Bodyzone 6 auf. Damit wird erreicht, dass ein Rückschnappen der Durchbruchskennlinie erst bei deutlich höheren Spannungen eintritt, zumal erst bei Überschreiten einer Sperrstromdichte die Feldstopzone Spannung aufnimmt und damit höhere Spannungen zulässt, ohne die kritische Feldstärke EC des Siliziums zu überschreiten. Diese kritische Feldstärke EC ist von der Dotierstoffkonzentration näherungsweise über einen großen Konzentrationsbereich gemäß Gleichung (1) abhängig: E C = 4010 · N 1 /8 [ V/cm ]
    Figure DE102008039845B4_0001
    mit N als Dotierstoffkonzentration in cm-3 im Feldbereich.
  • Bei niedrigen Stromdichten ist der Großteil der Feldstopzonen bis auf deren Randbereiche feldfrei. Bei hohen Stromdichten dringt das Feld hingegen ein.
  • Die Feldstopzone kann eine Nettodosis Dp zwischen 4•1012 cm-2 ≤ Dp ≤ 2•1013 cm-2 vorzugsweise 8•1012 cm-2 ≤ Dp ≤ 1•1013 cm-2 aufweisen. Damit liegt diese Nettodotierung oberhalb der Durchbruchsladung CL von Silizium, die näherungsweise für einen größeren Dotierstoffkonzentrationsbereich durch die Gleichung (2) beschrieben wird C L = 2,67 · 10 10 · N 1 /8 cm − 2
    Figure DE102008039845B4_0002
    mit CL als Durchbruchsladung des Siliziums, die etwa bei 2•1012 cm-2 liegt.
  • Die Feldstopzone kann eine Nettodosis Dp in Bezug auf die Durchbruchsladung CL zwischen 1,5 • CL ≤ Dp ≤ 10 • CL vorzugsweise 3 • CL ≤ Dp ≤ 5 • CL aufweisen.
  • Die Dotierstoffkonzentration Np der Feldstopzone kann bei Nichtkompensationsbauelementen im Verhältnis zur Driftzonendotierung Nd zwischen 5•Nd ≤ Np ≤ 100•Nd liegen. Eine derart hohe Dotierung in dem p-leitenden Feldstopmaterial 14 gegenüber dem n-leitenden Driftzonenmaterial 13 ist durchaus für die Verbesserung von konventionellen DMOS-Transistoren möglich. Optimal ist ein Bereich bei dem die Feldstopzone eine Dotierstoffkonzentration Np gegenüber der Driftzonendotierung Nd zwischen 10•Nd ≤ Np ≤ 50•Nd aufweist.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements 1 mit einem Halbleiterkörper 4 und mit einer komplementär zu einer Driftzone 5 dotierten Feldstopzone 7, die in dem Halbleiterkörper 4 unterhalb einer Bodyzone 6 angeordnet ist, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird beispielsweise auf einem Halbleitersubstrat 12 eine Epitaxieschicht 34 aus Driftzonenmaterial 13 monokristallin aufgewachsen. Alternativ kann statt einer Epitaxieschicht wie oben erwähnt auch ein Substratmaterial als Driftzonenmaterial eingesetzt werden, das gegen Prozessende dünngeschliffen wird. Anschließend wird von der Oberseite 17 aus eine maskierte Ionenimplantation für eine komplementär zur Driftzone 5 dotierte Struktur der Bodyzone 6 durch eine entsprechende Bodyzonenstrukturmaske z. B. Photolack, Gatepoly, Feldoxid durchgeführt.
  • Mit diesem Schritt wird jedoch lediglich die Bodyzone 6 realisiert, nicht aber die Feldstopzone 7. Da aber die Feldstopzone 7 in ihrer flächigen Erstreckung der Bodyzone 6 in dieser Ausführungsform und Durchführung des Verfahrens entspricht kann die Bodyzonenmaske auch für die Feldstopzone 7 eingesetzt werden. Eine maskierte hochenergetische Ionenimplantation für eine Struktur der Feldstopzone 7 durch die Bodyzonenstrukturmaske unterhalb der Bodyzone 6 kann vor oder nach dem Einbringen der Bodyzonenstruktur erfolgen. Danach kann ein Fertigstellen des Halbleiterbauelements 1 mit Sourcezone 15, lateraler Gatestruktur 9 und Sourceelektrode 16 auf der Oberseite 17 und Drainelektrode 10 and der Rückseite 11 sowie mit Bauelementanschlüssen für Source S, Gate G und Drain D durchgeführt werden. Ein derartiges Verfahren hat den Vorteil, dass es auf einem Halbleiterwafer als Halbleitersubstrat für eine Vielzahl von Halbleiterbauelementen parallel durchgeführt werden kann. Bei planaren Gates wird vorzugsweise zur Maskierung das strukturierte Gatepoly mit der dazugehörigen Fotomaske verwendet.
  • Anstelle einer hochenergetischen Ionenimplantation für eine Struktur der Feldstopzone 7 unterhalb der Bodyzonenstruktur ist es auch möglich, als Dotierstoff für die Feldstopzone 7 einen schnell diffundierenden Dotierstoff als Bor, wie z. B. Aluminium das beispielsweise für die Bodyzone 6 eingesetzt wird, anzuwenden. Bei gleichzeitigem Aufbringen von Bor und dem schneller diffundierenden Dotierstoff für die Feldstopzone 7 erreicht dieser eine höhere Eindringtiefe bei gleicher Temperatur und gleicher Zeit unter gleichzeitiger Absenkung seiner Dotierstoffkonzentration auf die im obigen Text angegebenen Werte.
  • Eine weitere Möglichkeit das Feldstopzonenmaterial 14 zu dotieren besteht darin, einen zweistufigen Diffusions- und Implantationsprozess durchzuführen. Dabei wird zunächst beispielsweise eine flächig strukturierte Borimplantation für die Feldstopzone 7 auf die Oberfläche 17 des Halbleiterkörpers 4 aufgebracht. Die Boratome werden dann in große Tiefen des Halbleiterkörpers bei gleichzeitiger Absenkung der Dotierstoffkonzentration mittels einer Nachdiffusionsphase eindiffundiert. Anschließend wird eine zweite Borimplantation für die Basiszone 6 mit einer Diffusionsmaske, die vorzugsweise aus einem Siliziumoxid und Gatepoly oder Fotolack besteht, aufgebracht. Bei einer niedrigeren Temperatur für eine Nachdiffusion bis zur Tiefe der Bodyzone 6 werden dann die Boratome in den Halbleiterkörper 4 eingetrieben.
  • 2 zeigt ein schematisches Diagramm einer numerischen Bauelementesimulation mit Vergleichskurven der Durchbruchskennlinien A und B von Halbleiterbauelementen ohne bzw. mit Feldstopzone. Dazu ist auf der Abszisse die Drainspannung UD in Intervallen von 200 Volt aufgetragen. Auf der Ordinate ist der Drainstrom in logarithmischem Maßstab zwischen 10-14 bis 10-3 in Ampere pro Mikrometer (A/µm) aufgeführt. Der Graph mit der durchgezogenen Linie B betrifft das Bauelement dieser Ausführungsform. Dabei ist in dem Bauelement mit der Durchbruchskennlinien B eine Feldstopzone in Oberflächennähe aus komplementär zur Driftzone dotiertem Material angeordnet, und zwar, wie es 1 zeigt, unterhalb der Bodyzone.
  • Der Graph A mit gestrichelter Linie betrifft einen konventionellen DMOS-Transistor ohne Feldstopzone. Wie der Verlauf des Drainstroms ID zeigt, tritt bereits bei 10-5 A/µm ein Rückschnappen der Durchbruchskennlinie A des konventionellen DMOS Bauelements auf. Ist jedoch ein Feldstop mit seiner oben aufgeführten Dotierstoffkonzentration vorgesehen, so wird erst bei Überschreiten einer Sperrstromdichte die Feldstopzone veranlasst, Spannung aufzunehmen. Somit wird eine Sperrspannungsfestigkeit erreicht, die um mehr als 100 V größer ist als beim konventionellen Halbleiterbauelement ohne diese oberflächennahe p-dotierte Feldstopzone. Auch das Rückschnappen der Durchbruchskennlinie B erfolgt erst bei Drainströmen ID, die um mindestens eine Größenordnung höher liegen als bei konventionellen DMOS-Transistoren ohne Feldstopzone. Die Durchbruchspannung des Bauelements B kann auch auf den Durchbruchspannungswert von A eingestellt werden. Dazu ist die Driftzonenlänge kürzer zu wählen als bei dem Bauelement A.
  • Noch deutlicher wird dieser Unterschied mit der 3, die schematisch einen vergrößerten Bereich des Diagramms gemäß 2 zeigt. Während bei dem konventionellen Bauelement ohne Feldstop im oberen Bereich des Halbleiterbauelements 1 komplementär dotiert zur Drainzone das Rückschnappen der Durchbruchskennlinie bei einigen 10-6 A/µm liegt, macht sich dieser negative Rückschnappeffekt eines Bauelements mit Feldstopzone erst bei Drainströmen oberhalb von 10-4 A/µm bemerkbar. Außerdem zeigt der Vergleich der Drainspannungen von A und B, dass bei Überschreiten einer Sperrstromdichte die Feldstopzone noch zusätzlich Spannung aufnimmt, so dass Spannungen bis 900 V anliegen können, ohne dass der Rückschnappeffekt eintritt. Dieses verbessert die Zuverlässigkeit und Robustheit des Halbleiterbauelements um über 200 V in Bezug auf die Drainspannung. Ein derartiger Vorteil kann jedoch nicht nur beim DMOS-Transistor erreicht werden, sondern auch bei anderen vertikal aufgebauten Halbleiterbauelementen, wie sie mit den nachfolgenden Figuren näher beschrieben werden.
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 2 gemäß einer Ausführungsform der Erfindung. Dieses Halbleiterbauelement 2 ist vom Bauelementtyp ein IGBT 22 (insulated gate bipolar transistor) mit einer einen Zellbereich 23 umgebenden oberflächennahen komplementär leitenden Abschirmzone 24. Eine Feldstopzone 7 ist unterhalb der oberflächennahen komplementär leitenden Abschirmzone 24 angeordnet. Diese Feldstopzone 7 ist schwächer als die Abschirmzone 24 dotiert.
  • In dem Zellbereich 23 ist eine IGBT-Struktur realisiert, die zum Steuern des IGBT 22 eine Trenchgatestruktur 25 aufweist. In der in 4 gezeigten Darstellung ist im Zellbereich lediglich eine Zelle gezeigt, die beidseitig von Trenchgatestrukturen 25 begrenzt wird. Diese Trenchgatestrukturen 25 weisen eine Grabenstruktur 27 mit Grabenwänden 28 und 29 auf, die ihrerseits mit einer Gateoxidschicht 30 belegt sind. Die Grabenstruktur ist mit einem Gateelektrodenmaterial 31 aufgefüllt, das mit einem Gateanschluss G des Halbleiterbauelements 2 elektrisch Verbindung steht. Die Grabentiefe ist so bemessen, dass sie tiefer in den Halbleiterkörper 4 hineinragt als eine zwischen den beiden in 4 gezeigten Grabenstrukturen 27 der Trenchgatestrukturen 25 angeordnete Bodyzone 6. In Oberflächennähe ist die Bodyzone 6 jeweils von zwei Emitterzonen 44 umgeben, die mit einer metallischen Emitterelektrode 26 in ohmschen Kontakt stehen und mit einem Emitteranschluss E des Halbleiterbauelements 2 elektrisch verbunden sind.
  • Beim Anlegen einer Steuerspannung an einen Gateanschluss G wird in der Bodyzone p ein vertikaler Kanal 20 zwischen den Emitterzonen 44 und der unter der Bodyzone 6 angeordneten Driftzone 5 durchgeschaltet. Dadurch kann ein Strom vom Emitter über die Emitterzonen 44, die Kanäle 20 und über die Driftzone 5 in Richtung auf einen Rückseitenemitter RE, der von einer hochdotierten p+-leitenden Zone auf der Rückseite 11 des Halbleiterkörpers gebildet wird, fließen. Die Rückseite 11 des Halbleiterkörpers 4 trägt eine Metallisierung für eine Kollektorelektrode 43, die mit einem Kollektoranschluss K elektrisch verbunden ist. Außerdem ist es auch möglich die Kollektorelektrode mit Hilfe einer sogenannten „Drainupstruktur“ auf der Oberseite des Halbleiterkörpers anzuordnen, so dass das Kollektor- bzw. Drainpotential neben den Zellen über hochdotierte Gebiete von der Rückseite 11 des Halbleiterkörpers 4 an die Oberseite 17 gezogen wird und dort mit einer Kollektor- oder Drainelektrode kontaktiert wird.
  • Die Abschirmzonen 24, die einen derartigen Zellbereich 23 umgeben, reichen bis in die Tiefe der Grabenstrukturen 27 für die Gatestrukturen 25 oder evtl. etwas tiefer. Die Abschirmzone kann alternativ auch lediglich die Tiefe der Bodyzone aufweisen. Unterhalb dieser Abschirmzonen 24, die in etwa die gleiche oder eine höhere Dotierstoffkonzentration wie die zwischen den Grabenstrukturen 27 angeordnete Basiszone 6 aufweisen, sind schwächer dotierte Feldstopzonen 7 mit Feldstopzonenmaterial 14 angeordnet. Obgleich sich diese Feldstopzonen 7 flächig nur im Bereich der Abschirmzonen 24 oberflächennah erstrecken und nicht die Basiszone p zwischen den Grabenstrukturen 27 kontaktieren, sind sie dennoch geometrisch deutlich unterhalb der Basiszone 6 angeordnet. Die verbleibende Driftstrecke der Driftzone 5 zwischen Feldstopzone 7 und hochdotiertem p+-leitenden Substrat bzw. der Rückseitenelektrode RE bestimmt die Spannungsfestigkeit dieses Halbleiterbauelements 2, wobei die Wirkung der komplementär zu der Driftzone 5 dotierten Feldstopzonen 7 beim Abkommutieren dieses Halbleiterbauteils 2 die gleiche Wirkung entfalten wie sie bereits in Bezug auf die 1 erörtert wurden.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements 2, wie es in 4 dargestellt wird, mit einem Halbleiterkörper 4 und mit einer komplementär zu einer Driftzone 5 dotierten Feldstopzone 7, die in dem Halbleiterkörper 4 unterhalb einer Abschirmzone 24 angeordnet ist, weist die nachfolgenden Verfahrensschritte auf. Zunächst kann eine Epitaxieschicht 34 aus Driftzonenmaterial 13 auf einem Halbleitersubstrat 12, das p+-leitend ist, aufgewachsen werden. Anstelle einer Epitaxieschicht kann auch ein Substrat mit entsprechender niedriger Dotierstoffkonzentration als Driftzonenmaterial eingesetzt werden. Das Bezugszeichen 12 kennzeichnet in diesem Fall ein hochdotiertes implantiertes p-leitendes Gebiet auf der Rückseite 11 des Halbleiterkörpers 4. Anschließend kann eine maskierte Ionenimplantation für eine komplementär zur Driftzone dotierte Struktur der Bodyzone durch eine Bodyzonenstrukturmaske innerhalb eines Zellbereichs 23 erfolgen.
  • Für eine außerhalb des Zellbereichs 23 angeordnete Abschirmzone 24 wird eine Zwischenzellenstrukturmaske eingesetzt. Durch diese Zwischenzellenstrukturmaske kann ebenfalls eine Ionenimplantation für p-Material in einer Konzentration, wie es für die Bodyzone 6 erforderlich ist, erfolgen. Jedoch zusätzlich wird durch diese Zwischenzellenstrukturmaske eine maskierte hochenergetische Ionenimplantation für eine Struktur einer Feldstopzone 7 unterhalb der Abschirmzone 24 durchgeführt. Nach Strukturierung der Abschirmzone 24 mit Feldstopzone 7 und der Bodyzone 6 erfolgt ein Einbringen einer Grabenstruktur 27 für Trenchgates innerhalb des Zellbereichs 23 des Halbleiterkörpers 4. Danach kann dann das Fertigstellen des Halbleiterbauelements 2 mit Trenchgatestruktur 25, Emitterzonen 44 und Emitterelektroden 26 sowie einer Kollektorelektrode 43 auf der Rückseite 11, die einen Rückseitenemitter RE kontaktiert, durchgeführt werden.
  • Besonders vorteilhaft lässt sich das Prinzip eines oberflächennahen p-leitenden Feldstops 7 neben den mit 4 gezeigten hochsperrenden IGBT-Bauelementen und Hochspannungsdioden auf so genannte „Superjunction DMOS-Transistoren“ anwenden. Diese Halbleiterbauelemente weisen nämlich über der Driftzone 5 eine sehr gleichmäßige Feldverteilung auf. Dadurch neigen jedoch diese Bauelemente bereits bei sehr geringen Stromdichten dazu, dass die Durchbruchskennlinie rückschnappt, wie es die 2 und 3 zeigen, falls kein Bereich für ein Ausdehnen der Raumladungszone im Halbleiterkörper 4 vorgesehen ist.
  • Der Vorteil des erfindungsgemäßen Prinzips liegt darin, dass die notwendigen Dotierstoffgebiete von der Oberseite 17 des Halbleiterkörpers 4 zusammen mit anderen Dotierstoffgebieten wie Source und Body eingebracht werden können und nicht beispielsweise durch ein Mehrfachepitaxieverfahren zu realisieren sind. Derartige Mehrfachepitaxieverfahren, wie sie am Beispiel der 7 gezeigt werden, stehen oftmals bei Fertigungsanlagen für die Strukturierung von Halbleiterwafern nicht zur Verfügung. Hier können jedoch alternative Technologien bei Dioden und IGBT-Bauelementen helfen, bei denen im unteren bereich der Driftzonen n-leitende Feldstopzonen in gedünntem Scheibenzustand von der Rückseite des Halbleiterkörpers eingebracht werden.
  • Dies hat jedoch den Nachteil, dass die Bruchgefahr durch das Handling der dünnen Halbleiterchips erhöht ist und dass die Vorderseitenmetallisierung erst in einem späteren Schritt nach Eindiffusion des n-leitenden rückseitigen Feldstops möglich ist. Dieses zeigt, dass das mit dieser Erfindung offenbarte Prinzip von der Oberfläche des Halbleiterkörpers aus eine p-leitende Feldstopzone unterhalb der Bodyzone einzubringen von erheblichem praktischen Nutzen ist.
  • 5 zeigt einen schematischen Querschnitt durch ein weiteres Halbleiterbauelement 3 gemäß einer Ausführungsform der Erfindung. Bei diesem Halbleiterbauelement 3 handelt es sich um einen „Superjunction DMOS-Transistor“. Dieser weist im Bereich der Driftzonen 5 vertikale, parallel ausgerichtete Ladungskompensationszonen 33 auf, die in dieser Ausführungsform der Erfindung genauso wie die Driftzonen 5 als Säulen ausgebildet sind. Die Gatestruktur ist, wie sie bereits in 4 erörtert wird, eine Trenchgatestruktur 25, die zur Vermeidung von Wiederholungen nicht noch einmal interpretiert wird. Unterhalb der Bodyzonen 6 sind Feldstopzonen 7 aus Feldstopzonenmaterial 14 angeordnet. Die Feldstopzonen 7 kontaktieren die Bodyzonen 6. Das Feldstopmaterial 14 ist p-leitend und schwächer dotiert als das Bodyzonenmaterial. Die Feldstopzonen 7 gehen über Ladungsträgerkompensationszonen 33 und sind höher dotiert als die darunter angeordneten p-leitenden Ladungsträgerkompensationszonen 33. Während die Ladungskompensationszone 33 im Sperrfall schon ohne Stromfluss ausgeräumt wird und ein hohes Elektrisches Feld aufweist, da die in einem lateralen Schnitt aufintegrierte p-Dotierstoffkonzentration <2*CL ist, dringt das elektrische Feld in die Feldstopzonen 7 wg. der lateral aufintegrierten Dosis >2*CL erst bei hohen Stromdichten ein.
  • Diese Driftzonenstruktur mit Ladungskompensationszonen 33 ist auf einem hochdotierten n+-leitenden Halbleitersubstrat 12 aufgebaut. Das Halbleitersubstrat 12, weist auf der Rückseite 11 des Halbleiterkörpers 4 eine Metallisierung aufweist, die eine Drainelektrode 10 bildet und mit einem Drainanschluss D des Halbleiterbauelements 3 elektrisch in Verbindung steht. 5 zeigt zwei Zellbereiche von einer Vielzahl von Zellbereichen eines derartigen Halbleiterbauelements 3. Die Wirkung der oberflächennahen p-leitenden Feldstopzone 7 entspricht der Wirkung wie sie bereit zu der 1 sowie mit den 2 und 3 erörtert wurden. Die Ladungskompensationszonen 33 sind in einer Schrittweite w angeordnet, wobei die Feldstopzonen 7 im oberen Bereich der Ladungskompensationszonen 33 eine Dicke d mit d ≤ 0,5•w aufweist.
  • Die Nettodotierung Dp der Feldstopzone 7 ist in dieser Ausführungsform der Erfindung bei etwa gleicher Breite von Driftzonen und Feldstopzonen mit Ladungskompensationszonen auf Np ≤ 5•1016 cm-3 begrenzt. Sicherer ist es jedoch die Feldstopzone mit einer Nettodotierung von Np ≤ 3•1016 cm-3 vorzusehen. Gegenüber der maximalen Nettodotierung Ns der Säulen der Driftzonen sollte die Nettodotierung Np zwischen 1,02•Ns ≤ Np ≤ 2•Ns aufweisen. Auch hier ist es vorteilhaft diesen Bereich so eng wie möglich zu gestalten, so dass die Nettodotierung Dp gegenüber der Driftzonendotierung Ds der Säulen in dem Halbleiterbauelement 3 zwischen 1,05•Ns ≤ Np ≤ '1,5•Ns liegt. Außerdem sollte die Dotierstoffdosis CD in den Driftzonen 5 oder in den Ladungskompensationszonen 33 lateral aufintegriert kleiner als die 2-fache Durchbruchsladung CL mit CD > 2CL von Silizium mit C L = 2,67 · 10 10 N 1 /8 cm − 2
    Figure DE102008039845B4_0003
    sein. Für streifenförmige Feldstopgebiete oder für säulenförmige Feldstoppgebiete können die unteren Grenzen um den Faktor 21/2 größer sein und folgende Dosen aufweisen: 2 • CL ≤ Dp ≤ 10 • CL, vorzugsweise 2,02 • CL ≤ Dp ≤ 4 • CL oder 2,05 • CL ≤ Dp ≤ 3 • CL. Die Ladungskompensationszonen 33 können homogen unterhalb der Feldstopzonen 7 dotiert sein, jedoch ist es von Vorteil, eine variable Dotierstoffkonzentration unterhalb der Feldstopzonen 7 vorzusehen.
  • Ein Verfahren zur Herstellung eines derartigen Halbleiterbauelements 3 mit einem Halbleiterkörper 4 und mit einer komplementär zur Driftstrecke 5 dotierten Feldstopzone 7, die in dem Halbleiterkörper 4 unterhalb einer Bodyzone 6 angeordnet ist, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine Epitaxieschicht 34 aus Driftzonenmaterial auf einem n+-leitenden Halbleitersubstrat 12 aufgewachsen. Anschließend werden Grabenstrukturen für Ladungskompensationszonen 33 in die Epitaxieschicht 34 eingebracht.
  • Danach werden die Grabenstrukturen 27 mit einem komplementär zur Driftzone 5 dotierten Material für Ladungskompensationszonen 33 aufgefüllt. Dabei wird ein oberer Bereich 41 freigelassen oder der Bereich zunächst verfüllt und später wieder freigeätzt. Dieser obere Bereich 41 der Grabenstruktur 27 wird mit einem komplementär zur Driftstrecke 5 und etwas höher dotiertem Material als das für Ladungskompensationszonen 33 zu Feldstopzonen 7 aufgefüllt. Danach kann das Halbleiterbauelement 3 fertiggestellt werden. Dieses Verfahren hat den Vorteil, dass keine zusätzlichen Masken für das Einbringen der Feldstopzonen 7 erforderlich sind. Es können vielmehr die Masken, die bereits für Ladungskompensationszonen 33 eingesetzt werden, auch für den oberen Bereich 41 mit den Feldstopzonen 7 verwendet werden.
  • Ebenso können nur Driftzonendotierung und/oder Ladungskompensationszonendotierung über eine Grabenstruktur, dem sogenannten Trench eingebracht werden. Dieser kann dann mit einer niedrig dotierten Halbleiterschicht oder einem Dielektrikum teilweise verfüllt werden. Die Feldstopschicht kann dann über die Wände des oberen Grabenbereichs eindiffundiert werden oder in diese implantiert werden, indem die Wände des unteren Grabenbereichs maskiert werden. Weiterhin ist es möglich, die Dotierungsdifferenz zwischen Kompensationszonen und Feldstop unmaskiert im gesammten Bauelement in der vorgesehenen Tiefe durch Implantation, Diffusion oder während der Epitaxie einzubringen. Dadurch wird die Driftzone leicht kompensiert und der Durchlasswiderstand Ron etwas erhöht. Beim Multiepitaxieverfahren schließlich ist das Einbringen einfach möglich indem in der vorgesehenen Tiefe bei der Implantation der p-Gebiete eine höhere Dosis für eine Feldstopzone implantiert wird.
  • 6 zeigt schematische Dotierstoffprofile A und B von Halbleiterbauelementen 1 ohne bzw. mit Feldstopzone. Das Dotierstoffprofil B für ein Halbleiterbauelement 3 mit Feldstopzone ist entlang der gestrichelten Linie in 6 aufgenommen. Die in 6 gezeigt Dotierstoffprofile werden vorzugsweise dann eingesetzt, wenn die Driftzone 5 zusätzliche Ladungskompensationszonen 33 wie in 5 oder 7 aufweist. Dazu zeigt 6 die Dotierungsprofile in einem vertikalen Schnitt in einer p-Säule eines Superjunction DMOS-Transistors. In einem oberflächennahen Bereich ist die Dotierung in der p-Säule um 10 % angehoben und im Bereich der n-Säule um 10 % abgesenkt, wobei die n-Säule eine Diffusionszone 5 darstellt und die p-Säule eine Ladungskompensationszone 33 darstellt. Die Länge der Driftstrecke ist um die Dicke der Feldstopschicht angehoben worden.
  • 6 zeigt auf der Abszisse die Eindringtiefe e in Mikrometern in einem Bereich von 0, welches die Oberfläche 17 des Halbleiterkörpers darstellt, bis zu einer Tiefe, in diesem Beispiel von 60 µm. Auf der Ordinate sind im logarithmischen Maßstab die Dotierstoffkonzentration Dp,n pro Kubikzentimeter in cm-3 zwischen 1016 cm-3 und 1018 cm-3 aufgezeichnet. Unmittelbar unter der Oberfläche 17 bei e = 0 ist, wie 5 zeigt, die mit n+ hochdotierte Sourcezone 15 angeordnet, die lediglich eine Eindringtiefe im Submikrometerbereich erreicht.
  • Bis zu etwa 2 µm Eindringtiefe reicht die Bodyzone 6 mit einer Dotierung im Bereich von 1017 cm-3. Daran schließt sich in einem Bauelement ohne Feldstopzone, wie es die gestrichelte Kurve A darstellt, eine schwachdotierte n--leitende Driftzone 5 an, die aus einem epitaktischen Material besteht, das mit 2 × 1016 cm-3 in diesem Ausführungsbeispiel dotiert ist und bis zu einer Eindringtiefe bis zu 48 µm reicht. Mit dieser Eindringtiefe von 48 µm ist auch gleichzeitig eine Grenze der Spannungsfestigkeit gegeben, die bei etwas mehr als 700 Volt liegt. An dieses n--leitende Driftzonenmaterial schließt sich ein hochdotiertes n+-leitendes Substratmaterial 12 an, so dass das Störstellenprofil A den hier gezeigten Dotierstoffbereich weit überschreitet.
  • Gegenüber einem derartigen Dotierstoffprofil eines konventionellen DMOS-Transistors weist der vorliegende Superjunction DMOS-Transistor, wie 5 zeigt, eine oberflächennahe Feldstopzone 7 aus p--leitendem Material auf, die beispielsweise bei dem in 6 dargestellten Dotierstoffprofil B einen p-leitenden Sockel von 2,2 × 1016 aufweist und somit mit der Dotierstoffkonzentration deutlich unter der Konzentration der Bodyzone 6 und geringfügig über der Grunddotierung der Epitaxie für die Driftstrecke 5 liegt. Entsprechend ist die darunter angeordnete Driftzone 5 gegenüber dem konventionellen DMOS-Transistor versetzt, so dass im Prinzip die gleiche Sperrspannungsfestigkeit für das mit einer Feldstopzone 7 ausgestattete Halbleiterbauelement erreicht wird. Die Auswirkungen jedoch auf den noch tolerierbaren Rückstrom bzw. Sperrstrom bei Überschreitung dieser Geometrie der Driftzone 5 vorgegebenen Sperrspannung sind, wie die 2 und 3 zeigen, gravierend. Dabei kann die Durchbruchspannung um mehr als 50 V steigen. Zur Herstellung kann dazu eine homogene Schicht mit entsprechend eingestellter homogener Dotierung epitaktisch abgeschieden werden oder eine über den Wafer homogene p-Dotierung in der Höhe von ca. 10 % der p-Säule von oben her eindiffundiert werden. In dem in 6 gezeigten Beispiel des Dotierstoffprofils B ist die Dotierung über die Tiefe konstant gewählt.
  • Vorteilhafter ist es evtl. eine leicht abnehmende Dotierung in den Säulen nach unten vorzusehen. Dann können beispielsweise Trenches geätzt werden, aus denen p- und n-Säulen und/oder die Feldstopzonen aus der Oberfläche ausdiffundiert werden. Die Grabenstrukturen der Ladungskompensationszonen 33 können mit einkristallinem Silizium oder auch Oxid verfüllt werden. Ein weiterer Vorteil ergibt sich, wenn die homogene p-Dotierung durch eine Anhebung der Dotierung nur im Bereich der p-Säule durchgeführt wird, weil dadurch der Ron × A weniger erhöht wird als bei einer gleichmäßigen homogenen p-Dotierung.
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 40 mit epitaktisch hergestellter Ladungskompensationszonenstruktur. Auch dieses Halbleiterbauelement 40 ist ein „Superjunction DMOS-Transistor“, jedoch unterscheidet es sich dadurch, dass die Ladungskompensationszonen 33 und die Driftzonen 5 aus säulenförmigen und streifenförmigen Bereichen von aufeinander aufgewachsenen Epitaxieschichten 34 bis 38 gebildet sind. Dabei sind Bereiche der vorletzten Epitaxieschicht 38 als Feldstopzonen 7 dotiert, wobei etwa 20 % mehr Dotierstoff in dieser vorletzten Epitaxieschicht in den Bereichen der Ladungskompensationszonen 33 eingebracht werden als für die übrigen Dotierstoffzonen in den Epitaxieschichten 34, 35, 36 und 37.
  • Die Body- (Basis-)zonen werden wegen der höheren Genauigkeit gewöhnlich über die Oberfläche implantiert und anschließend diffundiert. Die p-leitende Dotierung der Bodyzone ist höher als die Dotierung in den Ladungskompensationszonen 33 und auch höher als in den Feldstopzonen 7. In diese Basiszonen 6 sind Trenchgatestrukturen 25 eingebracht, so dass beim Anlegen einer Steuerspannung an den Gateanschluss G vertikale Kanäle 20 die hochdotierten Sourcebereiche 15 mit den schwach dotierten Driftzonen 5 beim Durchschalten des Halbleiterbauelements 40 verbinden. Andererseits ist es auch möglich, planare Gates auf der Halbleiteroberfläche vorzusehen.
  • Ein Verfahren zur Herstellung eines derartigen Halbleiterbauelements 40 mit einem Halbleiterkörper 4 und mit einer komplementär zu einer Driftzone 5 dotierten Feldstopzone 7, die in dem Halbleiterkörper 4 unterhalb einer Bodyzone 6 angeordnet ist, weist die nachfolgenden Verfahrensschritte auf. Zunächst werden nacheinander Epitaxieschichten 34 bis 37 aus Driftzonenmaterial 13 auf einem Halbleitersubstrat 12 aufgewachsen. Dabei werden säulenförmigen oder streifenförmigen Dotierstoffzonen für Ladungskompensationszonen 33 und Driftzonen 5 in jede der Epitaxieschichten 34 bis 37 eingebracht.
  • Anschließend erfolgt ein Aufwachsen und Dotieren einer vorletzten Epitaxieschicht 38 im Bereich der Ladungskompensationszonen 33 zu Feldstopzonen 7 mit höherer Dotierstoffkonzentration als die Ladungskompensationszonen 33 sowie die Driftzonen 5. Schließlich wird eine letzte Epitaxieschicht 39 aus Bodyzonenmaterial auf den bereits aufgewachsenen Epitaxieschichten 34 bis 38 aufgewachsen und in diese letzte Epitaxieschicht eine Trenchgatestruktur 25 eingebracht. Die Feldstopzone kann auch in die letzte Epitaxieschicht eingebracht werden. Dann wird sie gemeinsam mit den Ladungskompensationszonen tief eindiffundiert, bevor das flache Bodygebiet eingebracht und eindiffundiert wird.
  • Schließlich wird das Halbleiterbauelement 40 mit den üblichen weiteren Verfahrensschritten fertig gestellt. Dieses Verfahren hat den Vorteil, dass bisher eingesetzte technologische Verfahren mit den entsprechenden Maskensätzen verwendet werden können und lediglich in der vorletzten oder letzten Maske für das Implantieren bzw. das Diffundieren der Ladungskompensationszonen eine erhöhte Dosis für die Feldstopzonen 7 einzubringen sind. C
    • 1
    Halbleiterbauelement (Ausführungsform)
    2
    Halbleiterbauelement (Ausführungsform)
    3
    Halbleiterbauelement (Ausführungsform)
    4
    Halbleiterkörper
    5
    Driftzone
    6
    Bodyzone
    7
    Feldstopzone
    8
    DMOS-Transistor
    9
    laterale Gatestruktur
    10
    Drainelektrode
    11
    Rückseite
    12
    Drainanschlussgebiet
    13
    Driftzonenmaterial
    14
    Feldstopzonenmaterial
    15
    Sourcezone
    16
    Sourceelektrode
    17
    Oberseite des Halbleiterkörpers
    18
    Zwischenoxid
    19
    Gateelektrode
    20
    Kanalbereich
    21
    Gateoxid
    22
    IGBT
    23
    Zellbereich
    24
    Abschirmzone
    25
    Trenchgatestruktur
    26
    Emitterelektrode
    27
    Graben bzw. Grabenstruktur
    28
    Grabenwand
    29
    Grabenwand
    30
    Gateoxidschicht auf Grabenwand
    31
    Gateelektrodenmaterial
    32
    Superjunction-Bauelement
    33
    Ladungskompensationszone
    34
    Epitaxieschicht
    35
    Epitaxieschicht
    36
    Epitaxieschicht
    37
    Epitaxieschicht
    38
    vorletzte Epitaxieschicht
    39
    letzte Epitaxieschicht
    40
    Halbleiterbauelement (Ausführungsform)
    41
    oberer Bereich einer Grabenstruktur
    42
    strichpunktierte Linie
    43
    Kollektorelektrode
    44
    Emitterzone
    D
    Drainanschluss
    G
    Gateanschluss
    S
    Sourceanschluss
    E
    Emitteranschluss
    RE
    Rückseitenemitter
    K
    Kollektoranschluss
    w
    Schrittweite bzw. „pitch“

Claims (11)

  1. IGBT, der aufweist: - einen Halbleiterkörper (4); - eine Driftzone eines ersten Leitungstyps in dem Halbleiterkörper (4); - eine Bodyzone (6) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps in dem Halbleiterkörper (4) ; - eine Feldstopzone (7) des zweiten Leitungstyps in dem Halbleiterkörper (4); - eine Emitterzone (44) des ersten Leitungstyps in der Bodyzone (6), die an eine Emitterelektrode (26) angeschlossen ist; - einen Zellbereich mit einer Trenchgatestruktur (25), die an die Bodyzone (6) und die Emitterzone (44) angrenzt; - eine zu dem Zellbereich benachbarte, oberflächennahe Abschirmzone (24) des zweiten Leitungstyps, die zu der Emitterzone (44) beabstandet ist, wobei die Feldstopzone (7) - schwächer dotiert ist als die Bodyzone (6), so dass mindestens bei Überschreiten einer Sperrstromdichte die Feldstopzone (7) Spannung aufnimmt, - unterhalb der Abschirmzone (24) angeordnet und schwächer als die Abschirmzone (24) dotiert ist, und wobei die Abschirmzone (24) frei von einer an die Trenchgatestruktur (25) angrenzenden und an die Emitterelektrode (26) angeschlossenen Emitterzone ist.
  2. IGBT nach Anspruch 1, der weiterhin aufweist: einen metallischen Ruckseitenemitter (RE) in einem unteren Bereich des Halbleiterkörpers (4), wobei der Rückseitenemitter durch ein hochdotiertes Halbleitersubstrat des Halbleiterkörpers (4) gebildet ist.
  3. IGBT nach Anspruch 1, wobei die Trenchgatestruktur (25) in einem Graben angeordnet ist und auf Grabenwänden eine Gateoxidschicht (30) in einem Bereich zwischen der Emitterzone (44) und der Driftzone (13) senkrecht entlang der Bodyzone (6) aufweist.
  4. IGBT nach Anspruch 3, wobei der Graben mit Gateelektrodenmaterial (31) aufgefüllt ist.
  5. IGBT nach Anspruch 3, wobei die Abschirmzone (24) bis in die Tiefe des Grabens reicht.
  6. IGBT nach Anspruch 3, wobei die Abschirmzone (24) wenigstens bis in die Tiefe der Bodyzone (6) reicht.
  7. IGBT nach Anspruch 1, wobei die Bodyzone (6) nicht in Kontakt mit der Feldstopzone (7) ist.
  8. IGBT nach Anspruch 1, das weiterhin aufweist: eine Metallisierung, die eine Kollektorelektrode (43) bildet, auf einer Rückseite des Halbleiterkörpers (4).
  9. IGBT nach Anspruch 1, wobei eine Nettodosis einer Dotierung der Feldstopzone (7) zwischen 4·1012 cm-2 und 2·1013 cm-2 oder zwischen 8·1012 cm-2 und 1·1013 cm-2 beträgt.
  10. IGBT nach Anspruch 1, wobei eine Dotierungskonzentration der Abschirmzone (24) gleich einer Dotierungskonzentration der Bodyzone (6) oder höher als eine Dotierungskonzentration der Bodyzone (6) ist.
  11. IGBT nach Anspruch 1, wobei die Feldstopzone (7) an die Trenchgatestruktur (25) angrenzt.
DE102008039845.4A 2007-08-31 2008-08-27 IGBT mit einem Halbleiterkörper Active DE102008039845B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/848,776 2007-08-31
US11/848,776 US20090057713A1 (en) 2007-08-31 2007-08-31 Semiconductor device with a semiconductor body

Publications (2)

Publication Number Publication Date
DE102008039845A1 DE102008039845A1 (de) 2009-03-05
DE102008039845B4 true DE102008039845B4 (de) 2018-11-08

Family

ID=40299324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008039845.4A Active DE102008039845B4 (de) 2007-08-31 2008-08-27 IGBT mit einem Halbleiterkörper

Country Status (2)

Country Link
US (1) US20090057713A1 (de)
DE (1) DE102008039845B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897998B2 (en) * 2007-09-06 2011-03-01 International Rectifier Corporation III-nitride power semiconductor device
US7825467B2 (en) * 2008-09-30 2010-11-02 Infineon Technologies Austria Ag Semiconductor component having a drift zone and a drift control zone
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
CN103875076B (zh) * 2011-11-28 2017-09-01 富士电机株式会社 绝缘栅型半导体装置及其制造方法
JP5848142B2 (ja) * 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 縦型プレーナパワーｍｏｓｆｅｔの製造方法
US9685511B2 (en) 2012-05-21 2017-06-20 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
WO2013179820A1 (ja) * 2012-05-31 2013-12-05 独立行政法人産業技術総合研究所 半導体装置
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US8901623B2 (en) 2013-02-18 2014-12-02 Infineon Technologies Austria Ag Super junction semiconductor device with overcompensation zones
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US9728580B2 (en) * 2013-05-13 2017-08-08 Infineon Technologies Ag Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit
DE102013112887B4 (de) * 2013-11-21 2020-07-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2016114043A1 (ja) * 2015-01-13 2016-07-21 富士電機株式会社 半導体装置及びその製造方法
DE102015103070B4 (de) 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
CN106298926A (zh) * 2015-06-05 2017-01-04 北大方正集团有限公司 一种垂直双扩散金属氧化物半导体晶体管及其制作方法
DE102015117994B8 (de) * 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
CN105552110A (zh) * 2015-12-21 2016-05-04 东南大学 一种高雪崩耐量的功率半导体晶体管结构及其制备方法
DE102016115805B4 (de) * 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit
CN109643731B (zh) * 2016-09-16 2021-10-29 新电元工业株式会社 Mosfet以及电力转换电路
JP6909666B2 (ja) * 2017-07-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102017126853B4 (de) * 2017-11-15 2019-11-21 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Puffergebiet
CN114975575A (zh) * 2021-02-19 2022-08-30 苏州东微半导体股份有限公司 半导体器件
CN114975577A (zh) * 2021-02-19 2022-08-30 苏州东微半导体股份有限公司 半导体器件
CN113838921B (zh) * 2021-09-23 2023-04-25 电子科技大学 一种三维沟槽电荷存储型igbt及其制作方法
CN113937156B (zh) * 2021-10-11 2023-07-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN114023821B (zh) * 2021-10-20 2024-01-19 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
DE102022119520A1 (de) 2022-08-03 2024-02-08 Infineon Technologies Austria Ag Verfahren zum herstellen eines superjunction-bauelements und superjunction-transistor-bauelement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69510020T2 (de) * 1994-12-13 2000-03-02 Mitsubishi Electric Corp Vertikale Halbleiteranordnung mit isoliertem Gate und Vefahren zur Herstellung
DE10132136C1 (de) * 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
US6586801B2 (en) * 2000-05-01 2003-07-01 Fuji Electric Co., Ltd. Semiconductor device having breakdown voltage limiter regions
US20040195618A1 (en) * 2003-04-07 2004-10-07 Wataru Saito Insulated gate semiconductor device
DE10337808B3 (de) * 2003-08-14 2004-10-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur
US6825513B2 (en) * 2002-09-27 2004-11-30 Xerox Corporation High power mosfet semiconductor device
US20060197152A1 (en) * 2005-03-01 2006-09-07 Kabushiki Kaisha Toshiba Semiconductor device
DE102006045912A1 (de) * 2005-09-29 2007-06-06 Sumco Corp. Verfahren zur Fertigung einer Halbleitervorrichtung und Epitaxialwachstumseinrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
DE10024480B4 (de) * 2000-05-18 2006-02-16 Infineon Technologies Ag Kompensationsbauelement mit verbesserter Robustheit
US20070109539A1 (en) * 2005-11-16 2007-05-17 Damer Lewis S Method and apparatus for detecting defects using focus compensation
DE102006025218B4 (de) * 2006-05-29 2009-02-19 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69510020T2 (de) * 1994-12-13 2000-03-02 Mitsubishi Electric Corp Vertikale Halbleiteranordnung mit isoliertem Gate und Vefahren zur Herstellung
US6586801B2 (en) * 2000-05-01 2003-07-01 Fuji Electric Co., Ltd. Semiconductor device having breakdown voltage limiter regions
DE10132136C1 (de) * 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
US6825513B2 (en) * 2002-09-27 2004-11-30 Xerox Corporation High power mosfet semiconductor device
US20040195618A1 (en) * 2003-04-07 2004-10-07 Wataru Saito Insulated gate semiconductor device
DE10337808B3 (de) * 2003-08-14 2004-10-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur
US20060197152A1 (en) * 2005-03-01 2006-09-07 Kabushiki Kaisha Toshiba Semiconductor device
DE102006045912A1 (de) * 2005-09-29 2007-06-06 Sumco Corp. Verfahren zur Fertigung einer Halbleitervorrichtung und Epitaxialwachstumseinrichtung

Also Published As

Publication number Publication date
US20090057713A1 (en) 2009-03-05
DE102008039845A1 (de) 2009-03-05

Similar Documents

Publication Publication Date Title
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007003812B4 (de) Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102008023349B4 (de) Halbleitervorrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
WO2005083794A2 (de) Hochvolt-pmos-transistor
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102006009942B4 (de) Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102017117442B3 (de) Transistorbauelement mit Grabenrandabschluss
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative