DE60035144T2 - MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren - Google Patents

MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE60035144T2
DE60035144T2 DE60035144T DE60035144T DE60035144T2 DE 60035144 T2 DE60035144 T2 DE 60035144T2 DE 60035144 T DE60035144 T DE 60035144T DE 60035144 T DE60035144 T DE 60035144T DE 60035144 T2 DE60035144 T2 DE 60035144T2
Authority
DE
Germany
Prior art keywords
layer
conductivity type
region
upper layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60035144T
Other languages
English (en)
Other versions
DE60035144D1 (de
Inventor
Christopher Plains Kocon
Jim Mountaintop Zeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE60035144D1 publication Critical patent/DE60035144D1/de
Application granted granted Critical
Publication of DE60035144T2 publication Critical patent/DE60035144T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

  • BEREICH DER ERFINDUNG
  • Die vorliegende Erfindung betrifft MOS-Vorrichtungen und insbesondere eine MOS-Gate-Leistungsvorrichtung hoher Dichte sowie ein Verfahren zum Bilden derselben.
  • 14 ist eine schematische Querschnittsdarstellung einer bekannten Graben-n-Typ-MOSFET-Vorrichtung 100. Sie hat eine Gate-Region, die einen Graben (trench) 108 mit Gate-Dielektrikum 109 aufweist, das an seinen Seitenwänden und seinem Boden angeordnet ist. Der Graben 108 ist mit Polysilizium 110 gefüllt, das als Gateelektrode dient. Die Source-Verbindung wird durch das obere Metall 112 erreicht, das jeweils sowohl mit der Source- als auch mit der Körperregion (body region) 106 bzw. 104 verbunden ist. Die Rückseite des N+Substrats 101 wird als Drain verwendet.
  • N+Source-Regionen 106 sind in P-Wannenregionen (P-well regions) 103 ausgebildet, die sich zu den Ecken der Gräben erstrecken und die Bildung großer elektrischer Felder bewirken können. Die P+Körper-Implantate 104, die erzeugt werden, werden dazu erzeugt, die Durchschlagspannung von P-Wannen 103 zu senken, sind groß und reduzieren dadurch den aktiven Bereich der Vorrichtung 100. In 14 ist zwar nur ein MOSFET dargestellt, eine typische Vorrichtung besteht jedoch aus einer Anordnung derselben, die in verschiedenen zellularen oder streifenförmigen Konfigurationen angeordnet sind, welche von der Branche gegenwärtig verwendet werden.
  • Eine MOS-Gate-Vorrichtung hoher Dichte gemäß der vorliegenden Erfindung weist ein Halbleitersubstrat und eine dotierte obere Schicht eines ersten Leitungstyps auf, die auf dem Substrat angeordnet ist. Die obere Schicht weist eine stark dotierte Source-Region des ersten Leitungstyps und eine dotierte Wannenregion eines zweiten und entgegengesetzten Leitungstyps an einer oberen Fläche auf. Die obere Fläche, die eine Kontaktfläche (contact area) für die Source-Region aufweist, enthält außerdem einen Ausnehmungsabschnitt, der eine Kontaktfläche für eine stark dotierte tiefe Körperregion des zweiten Leitungstyps in der oberen Schicht aufweist, welche unter dem Ausnehmungsabschnitt liegt. Die Vorrichtung enthält ferner ein Graben-Gate (trench gate), das in der oberen Schicht angeordnet ist und ein leitendes Material aufweist, das von der oberen Schicht durch eine isolierende Schicht getrennt ist.
  • MOS-Vorrichtungen mit einer Ausnehmung in der oberen Fläche der Source-Region sind aus der EP 747 967 (entspricht dem Oberbegriff zu Anspruch 1) und aus der JP-A-63-224 260 bekannt.
  • Die vorliegende Erfindung umfasst eine MOS-Gate-Vorrichtung hoher Dichte gemäß Anspruch 1, welche Folgendes aufweist: ein Halbleitersubstrat, eine auf dem Substrat angeordnete dotierte obere Schicht eines ersten Leitungstyps, wobei die obere Schicht gekennzeichnet ist durch eine stark dotierte Source-Region des ersten Leitungstyps, und eine dotierte Wannenregion eines zweiten und entgegengesetzten Leitungstyps an einer oberen Fläche der oberen Schicht, wobei die obere Fläche eine Kontaktfläche für die Source-Region aufweist, wobei die obere Fläche des Weiteren einen Ausnehmungsabschnitt aufweist, welcher eine Kontaktfläche für eine stark dotierte tiefe Körperregion des zweiten Leitungstyps in der oberen Schicht aufweist, wobei die tiefe Körperregion unter dem Ausnehmungsabschnitt liegt, und ein in der oberen Schicht angeordnetes Graben-Gate, wobei das Gate ein leitendes Material aufweist, das von der oberen Schicht durch eine isolierende Schicht getrennt ist, und eine flache Körperregion, die unter der Source-Region-Kontaktfläche liegt und aus der Gruppe ausgewählt ist, welche aus einem Leistungs-MOSFET, einem Bipolartransistor mit isoliertem Gate [IGBT] und einem MOS-gesteuerten Thyristor besteht.
  • Außerdem umfasst die Erfindung ein Verfahren gemäß Anspruch 9 zum Bilden einer MOS-Gate-Vorrichtung hoher Dichte, welches folgende Schritte umfasst: Bilden eines Gate-Grabens in einer oberen Schicht eines Substrats, Bilden einer Wannenregion in der oberen Schicht, Implantieren eines Dotierstoffs eines ersten Leitungstyps in die Wannenregion zum Bilden einer Source-Region in der Wannenregion angrenzend an den Gate-Graben, gekennzeichnet durch selektives Ätzen eines Abschnittes der Source-Region, wodurch eine Ausnehmung gebildet wird, die eine Körperregion-Kontaktfläche aufweist, wobei der ungeätzte Teil der Source-Region eine Source-Region-Kontaktfläche aufweist, Implantieren eines Dotierstoffs eines zweiten Leitungstyps in die Ausnehmung, wodurch eine tiefe Körperregion gebildet wird, die unter der Ausnehmung liegt, und Implantieren eines Dotierstoffs des zweiten Leitungstyps in die Source-Region-Kontaktfläche, um eine flache Körperregion zu bilden, die unter der Source-Region-Kontaktfläche liegt.
  • Vorteilhafterweise umfasst ein Verfahren zum Bilden einer MOS-Gate-Vorrichtung hoher Dichte die Bereitstellung eines Halbleitersubstrats, das eine dotierte obere Schicht eines ersten Leitungstyps aufweist. Eine dotierte Wannenregion eines zweiten und entgegengesetzten Leitungstyps wird in einer oberen Fläche der oberen Schicht ausgebildet, und ein Dotierstoff des ersten Leitungstyps wird in die Wannenregion implantiert, um eine stark dotierte Source-Region zu bilden. Eine Schicht aus Nitrid wird auf der oberen Fläche der oberen Schicht gebildet, und die Nitridschicht und die obere Schicht werden selektiv geätzt, wodurch in der oberen Schicht ein Graben gebildet wird. Der Graben wird mit einer isolierenden Schicht überzogen und dann mit einem leitenden Material gefüllt, um ein Graben-Gate zu bilden. Die Nitridschicht wird entfernt, und eine Schicht aus dielektrischem Zwischenschichtmaterial wird auf dem Graben-Gate und der oberen Fläche der oberen Schicht gebildet. Die dielektrische Zwischenschicht wird selektiv geätzt, wodurch eine Source-Region-Kontaktfläche gebildet wird. Die Source-Region wird selektiv geätzt, um eine flache Ausnehmung zu bilden, die eine Körperregion-Kontaktfläche bereitstellt. Ein Dotierstoff des zweiten Leitungstyps wird in die Ausnehmung implantiert, um eine tiefe Körperregion zu bilden, die unter der Ausnehmung liegt.
  • Die Erfindung wird nun in Form von Beispielen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei
  • 1–14 die Schritte eines Verfahrens gemäß dem Stand der Technik zum Bilden einer Graben-MOSFET-Vorrichtung darstellen,
  • 15–25 die Schritte zum Bilden der P-Wannen, des Graben-Gates und des Zwischenschicht-Dielektrikums einer MOS-Gate-Vorrichtung entsprechend der vorliegenden Erfindung darstellen,
  • 26–29 dreidimensionale Darstellungen der Bildung von Körper- und Source-Regionen in einer entsprechend der vorliegenden Erfindung ausgebildeten Vorrichtung sind,
  • 30 und 31 Querschnitte von 29 sind, welche eine entsprechend dem Verfahren der vorliegenden Erfindung hergestellte Vorrichtung darstellen.
  • Wenn eine Vorrichtung wie die in 14 abgebildete sich in einem sperrenden ("Off-") Zustand befindet, wird eine positive Spannung an den Drain-Anschluss angelegt, wodurch die P-Wanne- und N-Drain-Diode in Sperrrichtung vorgespannt wird. Ohne an der Gateelektrode anliegende Spannung ist kein Kanal vorhanden, um zu ermöglichen, dass zwischen der Drain- und der Source-Elektrode Strom fließt. Da die P-Wanne/N-Drain-Diode in Sperrrichtung vorgespannt ist, wird eine Verarmungsregion gebildet, die ein elektrisches Feld enthält. Dieses elektrische Feld erreicht sein Maximum an der Grenzfläche des P-Wannen-Siliziums mit dem Gate-Oxid an der Graben-Bodenecke (Punkt 18). Wenn ermöglicht wird, dass sich ein großes elektrisches Feld an der Silizium-Oxid-Grenzfläche aufbaut, wird das Oxid durch Trägerinjektion aufgeladen, so dass seine Durchschlagspannung instabil wird und in extremen Fällen das Oxid zerstört wird und ein Gate-Drain-Kurzschluss verursacht wird. In weniger zerstörerischen Fällen erfolgt eine lokalisierte Ionisierung in der Nähe des Kanalbereiches der Vorrichtung, wodurch die Hochtemperatur-Durchschlagspannung der Vorrichtung verringert wird und ihre Fähigkeit zum ungeklemmten induktiven Schalten (UIS) verringert wird.
  • Um dies zu verhindern, wird ein tiefer, hochkonzentrierter P+Körper verwendet, um die Durchschlagspannung in der Mitte der P-Wanne zu senken und die Stoßionisierung von Kanal und Grabenecken der Vorrichtung wegzubewegen. Durch Senkung der Durchschlagspannung wird auch das kritische Feld an der Grabenecke an der Silizium-Oxid-Grenzfläche verringert. Um diese tiefe P+Körper-Gestaltung in Vorrichtungen gemäß dem Stand der Technik zu erreichen, wird ein separater Schritt der kritischen Ausrichtung von P+Fotolack verwendet, um den P+Bereich in der Mitte zwischen den Gräben zu bestimmen, und ein energiereicheres Implantat, kombiniert mit einer Eintreibung mit hohem thermischem Budget, wird dazu verwendet, den P+Körper tief in das Silizium zu diffundieren. Wenn Dotierstoffe vertikal in dem Silizium diffundiert werden, diffundieren sie auch lateral mit einem typischen Anteil von 80% seiner vertikalen Tiefe. Da der P+Körper durch eine hoch dosierte Konzentration gebildet wird, muss die Größe der Vorrichtung erhöht werden, um zu verhindern, dass laterale Körperdiffusion in den Kanalbereich der Vorrichtung gelangt. Wenn zugelassen würde, dass etwas von der hohen P+Dosis den Kanal erreicht, würde die Ansprechgrenze der Vorrichtung über ein verwertbares Niveau hinaus erhöht und würde stark variabel. Die Verwendung von energiereicheren (tieferen) P+Implantaten zur Verringerung des erforderlichen thermischen Budgets für die Eintreibung und zur Verringerung der Größe ist aufgrund der hohen erforderlichen P+Dosis und der Begrenzung der praktischen Implantationsenergien nicht praktikabel.
  • Ein typisches, aktuelles Verfahren zum Aufbau einer Graben-MOSFET-Vorrichtung 100 ist es, zuerst auf ein stark dotiertes N+Substrat 101 eine N-dotierte Epitaxieschicht 102 aufzubringen, welche die für eine gewünschte Durchschlagspannung benötigte Dicken- und Widerstandscharakteristik aufweist (1). Als Nächstes wird eine großflächige P-Wannen-Implantierung durchgeführt, um eine P-Wanne 103 zu erzeugen (2).
  • Ein Fotolithografie-Schritt unter Verwendung einer Maske M ermöglicht eine selektive, hoch dosierte P+Implantierung von beispielsweise Bor in die P-Wanne 103, um einen P+Körper 104 zu bilden (3 und 4). Nach dem Entfernen der Maske M wird eine dünne Streuoxidschicht 105 auf dem Wafer gebildet, und ein Bearbeitungsschritt mit hohem thermischem Budget wird dazu verwendet, den P+Körper 104 und die P-Wanne 103 tief in die Schicht 102 zu treiben (5). Dieser Schritt mit hohem thermischem Budget hat auch eine laterale Diffusion von hoch dotiertem P+Körper 104 zum Ergebnis und erfordert eine große zusätzliche laterale Distanz zwischen den danach gebildeten Gräben, um zu verhindern, dass eine hohe P+Dotierung den Kanal der Vorrichtung erreicht und dadurch die Schwellenspannung der Vorrichtung beeinflusst. Diese Anforderungen an die laterale Distanz wirken sich eindeutig ungünstig auf Bemühungen aus, die Größe der Vorrichtung 100 zu verringern.
  • Eine N+Source 106, die durch eine Source-Maske SM an dem P+Körper 104 ausgerichtet ist, wird unter Verwendung von beispielsweise Arsen- oder Phosphorionen und gewöhnlicher fotolithografischer Bearbeitung (6) selektiv implantiert. Es wird eine großflächige Nitridschicht 107 abgelagert (7), um als Hartmaske für die anschließende Grabenätzung zu dienen. Unter Verwendung einer fotolithografischen Grabenmaske TM wird ein Graben 108 bestimmt und mit Standardverfahren trockengeätzt (8). Sodann wird eine Gate-Oxidschicht 109 in dem Graben 108 wachsen gelassen oder abgelagert, um als Gate-Dielektrikum zu dienen (9). Polysilizium 110 zur Verwendung als Gateelektroden-Material wird auf dem gesamten Wafer abgelagert (10). Unter Verwendung einer Planarisierungsätzung wird Polysilizium 110 von der planaren Oberfläche entfernt, aber in dem Graben belassen (11).
  • Ein dielektrisches Zwischenschichtmaterial 111, typischerweise Borphosphorsilikatglas (BPSG) oder Phosphorsilikatglas (PSG), wird auf dem Wafer abgelagert und selektiv geätzt (12 und 13). Die Herstellung der Vorrichtung gemäß dem Stand der Technik 100 wird durch Ablagern von Metall 112 als Source-Kontakt auf der oberen Fläche des Wafers und als Drain-Kontakt auf die Rückseite (nicht dargestellt) abgeschlossen (14).
  • Die Größe einer in dem in 1–14 dargestellten Verfahren hergestellten Vorrichtung wird im Wesentlichen durch die Bestimmung des P+Körpers durch Fotolack mit kritischer Ausrichtung und die zusätzlichen Schritte für Graben, Source und Kontaktöffnung mit kritischer Ausrichtung gesteuert. Bei der Fotolackbearbeitung sind Toleranzen für Fehlausrichtung vorzusehen. Zusätzlich erfordert die bekannte Vorrichtung eine thermische Diffusion mit hohem Budget, damit der P+Körper bis zu der gewünschten Tiefe diffundiert wird. Die Bildung des tiefen Körpers erfordert zusätzlichen lateralen Abstand, um zu verhindern, dass der hoch dotierte P+Körper mit dem Kanal in Kontakt kommt. Würde der Körper den Kanal erreichen, so wäre die Schwellenspannung der Vorrichtung stark variabel oder sogar so hoch, dass die Vorrichtung dadurch unbrauchbar würde. Daher schränkt die Kombination von kritischen Ausrichtungen des Fotolacks und tiefer Körperimplantation jeden Versuch stark ein, die Größe einer in dem oben beschriebenen Verfahren ausgebildeten Vorrichtung zu reduzieren.
  • Das Verfahren, das eine wesentliche Reduzierung der Größe einer ausgebildeten Vorrichtung ermöglicht, ist in 15–31 dargestellt. Das Verfahren wird durch einen spezifischen Ablauf von Schritten veranschaulicht. Beispielsweise kann die Sequenz von Source- und Wannen-Dotierstoffimplantationen und ihrer Aktivierung verändert werden, ohne dass Aufbau und Funktionsweise der fertigen Vorrichtung dadurch beeinflusst würden. Auch die Sequenz, in der das Nitrid und das Streuoxid verwendet und entfernt werden, kann variiert werden. Da das Nitrid als Hartmaskierungsmaterial verwendet wird, können für denselben Zweck auch alternative Materialien wie etwa Oxid verwendet werden. Das Verfahren gemäß der Erfindung wird für eine N-Kanal-Siliziumvorrichtung beschrieben, es ist aber auch auf andere Vorrichtungen sowie andere Halbleitermaterialien und Dotierstoffe anwendbar. Die obere Schicht, in der die Vorrichtung ausgebildet wird, ist als Epitaxieschicht beschrieben, jedoch kann die obere Schicht auch in dem Substrat enthalten sein. Die beschriebene Vorrichtung ist ein Leistungs-MOSFET, aber andere MOS-Gate-Vorrichtungen, beispielsweise Bipolartransistoren mit isoliertem Gate (IGBTs) oder MOS-gesteuerte Thyristoren (MCTs), werden ebenfalls erwogen.
  • Die einleitenden Verfahrensschritte des Ablagerns einer Epitaxieschicht 102 auf einem Substrat, gefolgt von dem Wachstum eines Streuoxids 105 und der Implantation zur Bildung der P-Wanne 103 (15, 16, 17) sind denen des beschriebenen Standes der Technik ähnlich (vgl. 1, 2, 3). An diesem Punkt werden die Schritte des beschriebenen Verfahrens des Standes der Technik verlassen. Anstatt ein nicht selbstausrichtendes Fotolackverfahren zur Bestimmung von P+ zu verwenden, wie durch den beschriebenen Stand der Technik vorgesehen, wird eine N+Implantation von beispielsweise Arsen- oder Phosphorionen eingesetzt, um eine N+Source 201 zu bilden, gefolgt von der Ablagerung einer Nitridschicht 202 (18 und 19). Ein Graben 203 wird durch eine Fotolackmaske TM bestimmt. Die Nitridschicht 202 und die Streuoxidschicht 105 werden geätzt, um eine Hartmaske zu bilden, und der Graben 203 wird in die Schicht 102 eingeätzt (20). Das Gate-Oxid 204 wird innerhalb des Grabens 203 wachsen gelassen (21), gefolgt von der Ablagerung von Polysilizium 205 (22). Das thermische Wachstum von Gate-Oxid treibt auch die P-Wanne 103. Manche Ausgestaltungen oder ein unzureichendes thermisches Budget während der Gate-Oxidation erfordern möglicherweise einen separaten P-Wannen-Eintriebsschritt, um es bis zu der gewünschten Tiefe einzutreiben. Bei der Planarisiation wird das Polysilizium 205 in dem Graben 203 belassen, und durch cm Standard-Ätzverfahren wird die Nitridschicht 202 entfernt (23). Ein dielektrisches Zwischenschichtmaterial 206 wird abgelagert (24) und mit Standard-Maskierungstechniken selektiv geätzt, um eine strukturierte dielektrische Zwischenschicht 207 und eine Kontaktfläche 208 zu der Source 201 bereitzustellen (25).
  • Zu diesem Zeitpunkt wird in der Vorrichtung ein innovativer, selbstausrichtender, periodischer P+Körper gebildet. Es wird eine Fotolackschicht gebildet, die als Streifenmaske PM dargestellt ist, welche quer zu der Kontaktfläche 208 angeordnet ist (26). Die Maske PM, deren parallele Ausrichtung durch das strukturierte Zwischenschicht-Dielektrikum 207 und die Kontaktfläche 208 bestimmt wird, ist zu vorangegangenen Schichten unkritisch ausgerichet und wirkt sich somit, anders als Verfahren des Standes der Technik, nicht auf die Größe der Vorrichtung aus. Es wird eine flache "Grübchen"-Ätzung des Wafers durchgeführt, um eine P+Kontaktfläche 209 zu bilden (27). Der Abschnitt der N+Source 201 und der planaren N+Kontaktfläche 208 wird durch die Maske PM geschützt und wird daher nicht geätzt. Nach dem Entfernen der Maske PM mit Standardverfahren bewirkt eine P+Implantierung von beispielsweise Bor in die durch die flache "Grübchen"-Ätzung gebildete Kontaktfläche 209 eine Bildung eines tiefen P+Körpers 210 (28). Alternativ kann der tiefe P+Körper 210 vor dem Entfernen der Maske PM implantiert werden. Die P+Implantierung bewirkt auch die Bildung einer flachen Körperregion 211 unter der Source-Kontaktfläche 208.
  • Ein Schritt mit niedrigem thermischem Budget, d.h. niedrigerer Temperatur und/oder kürzerer Zeit, als typischerweise gemäß dem Stand der Technik angewendet wird, wird nur zur Aktivierung des P+Implantats angewendet, da keine Notwendigkeit mehr besteht, den P+Körper 210 tiefer in das Substrat zu diffundieren. Abgeschlossen wird die Ausbildung der Vorrichtung 200 gemäß der vorliegenden Erfindung durch Ablagern einer Schicht aus Metall 212 auf der Vorrichtungsoberfläche, welche sowohl mit der N+Source- als auch mit der P+Körper-Region 201 bzw. 210 in Kontakt steht, und einer anderen Schicht aus Metall (nicht dargestellt) zur Bereitstellung von Drain-Kontakt an der Rückseite (29).
  • 30 zeigt einen Querschnitt A-A aus 29 durch die P+Körper-Kontaktregion einer durch das Verfahren der vorliegenden Erfindung ausgebildeten Vorrichtung 200, und 31 zeigt einen Querschnitt B-B aus 29 durch die N+Source-Kontaktregion der Vorrichtung 200. Die flache, geätzte P+Körper-Kontaktfläche 209, in welchen die P+Implantation durchgeführt wurde, um den tiefen P+Körper 210 zu bilden, ist vorzugsweise kleiner als der durch die PM-Maske geschützte Abschnitt der N+Source-Kontaktfläche 208.
  • Das Verfahren zum Ausbilden einer Graben-MOS-Gate-Leistungsvorrichtung hoher Dichte wie in 15–31 dargestellt ermöglicht eine wesentliche Verringerung von deren Größe, während gleichzeitig die Vorteile einer tiefen P+Körper-Gestaltung beibehalten werden. In dem erfindungsgemäßen Verfahren wird eine periodische, flache "Grübchen"-Ätzung der Oberfläche des Wafers durchgeführt, um eine Ausnehmung von einer gewünschten Tiefe unter der oberen Fläche des Substrats zu bilden. Da diese Ätzung zu der Kontaktöffnung selbstausrichtend ist, sind keine Fotolack-Maskierungsschritte mit kritischer Ausrichtung erforderlich. Wegen der Ausnehmung in der Oberfläche wird das P+Implantat tief in das Silizium implantiert, und es wird ein darauffolgender Schritt mit niedrigem thermischem Budget nur dazu verwendet, die Dotierstoffe zu aktivieren, und nicht dazu, den P+Körper tief in das Substrat zu diffundieren. Die so entstehende Vorrichtung kann kleiner gestaltet werden aufgrund der kürzeren lateralen Abstands, der erforderlich ist, um zu verhindern, dass das hoch dosierte P+Bor den Kanalbereich erreicht. Ein zusätzlicher Vorteil ist die Selbstausrichtung des P+Körpers, wodurch jede weitere Vergrößerung vermieden wird, die durch Toleranz für Fehlausrichtungen in einem Fotolack-Maskierungsverfahren notwendig wird. Die durch die vorliegende Erfindung bereitgestellte Größenverringerung verbessert die Effizienz und die Belastbarkeit der Vorrichtung wesentlich.
  • Eine MOS-Gate-Vorrichtung hoher Dichte umfasst ein Halbleitersubstrat und eine auf dem Substrat angeordnete, dotierte obere Schicht eines ersten Leitungstyps. Die obere Schicht umfasst eine stark dotierte Source-Region des ersten Leitungstyps und eine dotierte Wannenregion eines zweiten und entgegengesetzten Leitungstyps an einer oberen Fläche. Die obere Fläche, die eine Kontaktfläche für die Source-Region umfasst, enthält außerdem einen Ausnehmungsabschnitt, der eine Kontaktfläche für eine stark dotierte tiefe Körperregion des zweiten Leitungstyps in der oberen Schicht unter dem Ausnehmungsabschnitt umfasst. Die Vorrichtung weist ferner ein Graben-Gate auf, das in der oberen Schicht angeordnet ist und ein leitendes Material umfasst, welches von der oberen Schicht durch eine isolierende Schicht getrennt ist. Ein Verfahren zum Ausbilden einer MOS-Gate-Vorrichtung hoher Dichte umfasst die Bereitstellung eines Halbleitersubstrats, das eine dotierte obere Schicht eines ersten Leitungstyps umfasst. Eine dotierte Wannenregion eines zweiten und entgegengesetzten Leitungstyps ist in einer oberen Fläche der oberen Schicht ausgebildet, und ein Dotierstoff des ersten Leitungstyps wird in die Wannenregion implantiert, um eine stark dotierte Source-Region auszubilden. Eine Schicht aus Nitrid wird auf der oberen Fläche der oberen Schicht ausgebildet, und die Nitridschicht sowie die obere Schicht werden selektiv geätzt, um einen Graben in der oberen Schicht zu bilden. Der Graben wird mit einer isolierenden Schicht überzogen und dann mit einem leitenden Material gefüllt, um ein Graben-Gate auszubilden. Die Nitridschicht wird entfernt, und eine Schicht aus dielektrischem Zwischenschichtmaterial wird auf dem Graben-Gate und der oberen Fläche der oberen Schicht ausgebildet. Die dielektrische Zwischenschicht wird selektiv geätzt, wodurch eine Source-Region-Kontaktfläche ausgebildet wird. Die Source-Region wird selektiv geätzt, um eine flache Ausnehmung zu bilden, die eine Körperregion-Kontaktfläche bereitstellt. Ein Dotierstoff des zweiten Leitungstyps wird in die Ausnehmung implantiert, um eine tiefe Körperregion unter der Ausnehmung zu bilden.

Claims (10)

  1. MOS-Gate-Vorrichtung hoher Dichte, welche aus der Gruppe ausgewählt ist, die einen Leistungs-MOSFET, einen Bipolartransistor mit isoliertem Gate (IGBT) sowie einen MOS-gesteuerten Thyristor enthält, aufweisend ein Halbleitersubstrat (101), eine dotierte obere Schicht (102) eines ersten Leitungstyps, die auf dem Substrat angeordnet ist, wobei die obere Schicht eine stark dotierte Source-Region (201) des ersten Leitungstyps sowie eine dotierte Wannenregion eines zweiten und entgegengesetzten Leitungstyps an einer oberen Fläche der oberen Schicht aufweist, wobei die obere Fläche eine Kontaktfläche für die Source-Region aufweist, wobei die obere Fläche außerdem einen Ausnehmungsabschnitt aufweist, der eine Kontaktfläche für eine stark dotierte, tiefe Körperregion (210) des zweiten Leitungstyps in der oberen Schicht aufweist, wobei die tiefe Körperregion unter dem Ausnehmungsabschnitt liegt, sowie ein Graben-Gate (205), welches in der oberen Schicht angeordnet ist, und wobei das Gate ein leitendes Material aufweist, welches durch eine isolierende Schicht (204) von der oberen Schicht getrennt ist, dadurch gekennzeichnet, dass eine flache Körperregion unter der Source-Region-Kontaktfläche liegt.
  2. Vorrichtung gemäß Anspruch 1, welche einen Metallkontakt (212) auf der Source-Region-Kontaktfläche und auf der Körperregion-Kontaktfläche in dem Ausnehmungsabschnitt in der oberen Fläche der oberen Schicht aufweist, wobei die obere Schicht in dem Substrat enthalten ist.
  3. Vorrichtung gemäß Anspruch 2, wobei die obere Schicht eine Epitaxieschicht aufweist und der erste Leitungstyp N ist und der zweite Leitungstyp P ist, wobei das Substrat monokristallines Silizium aufweist und die isolierende Schicht Siliziumdioxid aufweist.
  4. Vorrichtung gemäß Anspruch 1, wobei das leitende Material in dem Graben-Gate hoch dotiertes Polysilizium aufweist und das dielektrische Zwischenschichtmaterial Borphosphorsilikatglas oder Phosphorsilikatglas ist und die Körperkontaktfläche kleiner ist als die Source-Kontaktfläche.
  5. Verfahren zum Bilden einer MOS-Gate-Vorrichtung hoher Dichte gemäß Anspruch 1, wobei das Verfahren umfasst: Bereitstellen des Halbleiter-Substrates, welches die dotierte obere Schicht des ersten Leitungstyps aufweist, wobei die obere Schicht eine obere Fläche aufweist, Bilden der dotierten Wannenregion des zweiten und entgegengesetzten Leitungstyps in der oberen Fläche der oberen Schicht, Implantieren eines Dotierstoffes des ersten Leitungstyps in der Wannenregion, wodurch die stark dotierte Source-Region in der Wannenregion gebildet wird, Bilden einer Schicht aus Nitrid auf der oberen Fläche der oberen Schicht, selektives Ätzen der Nitridschicht und der oberen Schicht, wodurch der Graben in der oberen Schicht gebildet wird, Überziehen des Grabens mit der isolierenden Schicht, danach Füllen des Grabens mit dem leitenden Material, wodurch das Graben-Gate gebildet wird, Entfernen der Nitridschicht und Bilden einer Schicht aus dielektrischem Zwischenschichtmaterial auf dem Graben-Gate und der oberen Fläche der oberen Schicht, selektives Ätzen der dielektrischen Zwischenschicht, wodurch die Source-Region-Kontaktfläche gebildet wird, selektives Ätzen der Source-Region, wodurch eine flache Ausnehmung in der Source-Region gebildet wird, wobei die Ausnehmung die Körperregion-Kontaktfläche aufweist, Implantieren eines Dotierstoffes des zweiten Leitungstyps in die Ausnehmung, um die tiefe Körperregion zu bilden, welche unter der Ausnehmung liegt, sowie Bilden einer Deckschicht aus Oxid auf der oberen Fläche der oberen Schicht vor dem Bilden der Nitridschicht.
  6. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass ein Dotierstoff des zweiten Leitungstyps in die Source-Region-Kontaktfläche implantiert wird, wodurch die flache Körperregion gebildet wird, die unter der Source-Region-Kontaktfläche liegt, Bilden eines Metallkontaktes auf der Source-Region-Kontaktfläche und auf der Körperregion-Kontaktfläche, wobei die obere Schicht in dem Substrat enthalten ist und die obere Schicht vorzugsweise eine Epitaxieschicht aufweist.
  7. Verfahren gemäß Anspruch 5, wobei der erste Leitungstyp N ist und der zweite Leitungstyp P ist, das Substrat monokristallines Silizium aufweist und die isolierende Schicht Siliziumdioxid aufweist sowie das leitende Material in dem Graben-Gate hoch dotiertes Polysilizium aufweist.
  8. Verfahren gemäß Anspruch 5, wobei der Dotierstoff eines ersten Leitungstyps Arsen oder Phosphor aufweist, der Dotierstoff eines zweiten Leitungstyps Bor aufweist, wobei das dielektrische Zwischenschichtmaterial Borphosphorsilikatglas oder Phosphorsilikatglas aufweist und die Körperkontaktfläche kleiner ist als die Source-Kontaktfläche.
  9. Verfahren zum Bilden einer MOS-Gate-Vorrichtung hoher Dichte gemäß Anspruch 1, enthaltend die Schritte: Bilden des Gate-Grabens in einer oberen Schicht eines Substrates, Bilden der Wannenregion in der oberen Schicht, Implantieren eines Dotierstoffes des ersten Leitungstyps in die Wannenregion, um die Source-Region in der Wannenregion angrenzend an den Gate-Graben zu bilden, dadurch gekennzeichnet, dass ein Bereich der Source-Region selektiv geätzt wird und dadurch die Ausnehmung, welche die Körperregion-Kontaktfläche aufweist, gebildet wird, wobei der ungeätzte Bereich der Source-Region die Source-Region-Kontaktfläche aufweist, Implantieren eines Dotiermittels des zweiten Leitungstyps in die Ausnehmung, wodurch die tiefe Körperregion gebildet wird, welche unter der Ausnehmung liegt, sowie Implantieren eines Dotiermittels des zweiten Leitungstyps in die Source-Region-Kontaktfläche, um die flache Körperregion zu bilden, welche unter der Source-Region-Kontaktfläche liegt.
  10. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, dass ein Metallkontakt auf der Source-Region-Kontaktfläche und auf der Körperregion-Kontaktfläche gebildet wird, und wobei die obere Schicht in dem Substrat enthalten ist, die obere Schicht eine Epitaxieschicht aufweist, der erste Leitungstyp N ist und der zweite Leitungstyp P ist, wobei das Substrat monokristallines Silizium aufweist und die isolierende Schicht Siliziumdioxid aufweist, das leitende Material in dem Graben-Gate hoch dotiertes Polysilizium aufweist und die Körperkontaktfläche kleiner ist als die Source-Kontaktfläche.
DE60035144T 1999-04-01 2000-03-21 MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren Expired - Lifetime DE60035144T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/283,531 US6188105B1 (en) 1999-04-01 1999-04-01 High density MOS-gated power device and process for forming same
US283531 1999-04-01

Publications (2)

Publication Number Publication Date
DE60035144D1 DE60035144D1 (de) 2007-07-26
DE60035144T2 true DE60035144T2 (de) 2008-04-17

Family

ID=23086479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60035144T Expired - Lifetime DE60035144T2 (de) 1999-04-01 2000-03-21 MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren

Country Status (5)

Country Link
US (1) US6188105B1 (de)
EP (1) EP1041638B1 (de)
JP (1) JP4960543B2 (de)
KR (1) KR100714239B1 (de)
DE (1) DE60035144T2 (de)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864158A (en) * 1997-04-04 1999-01-26 Advanced Micro Devices, Inc. Trench-gated vertical CMOS device
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US20030060013A1 (en) * 1999-09-24 2003-03-27 Bruce D. Marchant Method of manufacturing trench field effect transistors with trenched heavy body
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6921939B2 (en) * 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
JP4064607B2 (ja) * 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
US6365942B1 (en) * 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6713813B2 (en) * 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6870225B2 (en) * 2001-11-02 2005-03-22 International Business Machines Corporation Transistor structure with thick recessed source/drain structures and fabrication process of same
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US7102182B2 (en) * 2001-11-30 2006-09-05 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
US6825510B2 (en) 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
DE10245249B4 (de) * 2002-09-27 2008-05-08 Infineon Technologies Ag Verfahren zum Herstellen eines Trenchtransistors
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7019358B2 (en) * 2003-07-31 2006-03-28 Clare, Inc. High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
TWI237348B (en) * 2004-08-26 2005-08-01 Mosel Vitelic Inc Method of manufacturing trench metal oxide semiconductor field effect transistor
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
JP2008536316A (ja) * 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
KR101296922B1 (ko) 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP5232377B2 (ja) * 2006-10-31 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7851859B2 (en) * 2006-11-01 2010-12-14 Samsung Electronics Co., Ltd. Single transistor memory device having source and drain insulating regions and method of fabricating the same
KR100773355B1 (ko) 2006-11-01 2007-11-05 삼성전자주식회사 소오스 및 드레인 영역들 및 벌크 영역 사이의 절연영역들을 갖는 단일 트랜지스터 메모리 셀 및 그 제조방법
KR100801707B1 (ko) * 2006-12-13 2008-02-11 삼성전자주식회사 플로팅 바디 메모리 및 그 제조방법
EP2208229A4 (de) 2007-09-21 2011-03-16 Fairchild Semiconductor Superübergangsstrukturen für leistungsanordnungen und herstellungsverfahren
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
KR101643338B1 (ko) * 2009-06-15 2016-08-10 주식회사 동부하이텍 트렌치 게이트형 모스트랜지스터의 제조방법
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102184957B (zh) * 2011-04-22 2016-05-11 上海华虹宏力半导体制造有限公司 Umos晶体管及其形成方法
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN103367436B (zh) * 2012-04-03 2017-08-08 朱江 一种沟槽肖特基mos半导体装置及其制造方法
CN103681818B (zh) * 2012-09-12 2016-08-17 上海华虹宏力半导体制造有限公司 消除闩锁效应的沟槽型绝缘栅双极型晶体管器件结构及方法
KR101339271B1 (ko) 2012-12-18 2013-12-09 현대자동차 주식회사 반도체 소자의 제조 방법
US20180012974A1 (en) * 2014-11-18 2018-01-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102015117469A1 (de) 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
RU2623845C1 (ru) * 2016-07-06 2017-06-29 Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" (Госкорпорация "РОСКОСМОС") Способ изготовления силового полупроводникового транзистора
KR102311797B1 (ko) * 2017-07-10 2021-10-08 한국전기연구원 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 모스펫 제조방법
KR102406144B1 (ko) * 2017-12-07 2022-06-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
US10679991B2 (en) * 2018-10-12 2020-06-09 Micron Technology, Inc. Methods and apparatuses including a boundary of a well beneath an active area of a tap
JP2020129622A (ja) * 2019-02-08 2020-08-27 富士電機株式会社 半導体装置の製造方法
KR102464348B1 (ko) * 2022-06-21 2022-11-09 (주) 트리노테크놀로지 듀얼 쉴드 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072276A (en) * 1986-10-08 1991-12-10 Texas Instruments Incorporated Elevated CMOS
JPS63124762A (ja) * 1986-11-13 1988-05-28 Tokyo Electric Co Ltd ステツピングモ−タ
JP2590863B2 (ja) 1987-03-12 1997-03-12 日本電装株式会社 導電変調型ｍｏｓｆｅｔ
JPS63244769A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体記憶装置
JPH01132167A (ja) * 1987-11-17 1989-05-24 Mitsubishi Electric Corp 半導体装置
JPH01236656A (ja) * 1988-03-16 1989-09-21 Rohm Co Ltd 半導体装置
GB2227604A (en) 1989-01-30 1990-08-01 Philips Electronic Associated A field effect semiconductor device
US4964080A (en) * 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
JPH04363069A (ja) * 1990-09-24 1992-12-15 Nippondenso Co Ltd 縦型半導体装置
JPH04314365A (ja) * 1991-04-12 1992-11-05 Fuji Electric Co Ltd Ｍｏｓ型トランジスタ
JPH05315620A (ja) * 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法
DE4435458C2 (de) 1994-10-04 1998-07-02 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3708998B2 (ja) 1994-11-04 2005-10-19 シーメンス アクチエンゲゼルシヤフト 電界効果により制御可能の半導体デバイスの製造方法
US5844273A (en) * 1994-12-09 1998-12-01 Fuji Electric Co. Vertical semiconductor device and method of manufacturing the same
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JP3325736B2 (ja) * 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
DE69631995T2 (de) 1995-06-02 2005-02-10 Siliconix Inc., Santa Clara Bidirektional sperrender Graben-Leistungs-MOSFET
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
JP3150064B2 (ja) * 1996-06-27 2001-03-26 日本電気株式会社 縦型電界効果トランジスタの製法
JP3326366B2 (ja) * 1997-08-08 2002-09-24 三洋電機株式会社 半導体装置及びその製造方法
JP3237600B2 (ja) 1998-02-20 2001-12-10 住友金属工業株式会社 溶融亜鉛系めっき浴浸漬ロールの補修方法

Also Published As

Publication number Publication date
EP1041638B1 (de) 2007-06-13
KR20000076870A (ko) 2000-12-26
EP1041638A1 (de) 2000-10-04
US6188105B1 (en) 2001-02-13
JP2000307115A (ja) 2000-11-02
JP4960543B2 (ja) 2012-06-27
KR100714239B1 (ko) 2007-05-02
DE60035144D1 (de) 2007-07-26

Similar Documents

Publication Publication Date Title
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE112007000700B4 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE19651108C2 (de) Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19539541A1 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE112016006380B4 (de) Halbleiterbauelement
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: FAIRCHILD SEMICONDUCTOR CORP., SOUTH PORTLAND,, US

8328 Change in the person/name/address of the agent

Representative=s name: FLEUCHAUS & GALLO, 81479 MUENCHEN

8364 No opposition during term of opposition