JP4960543B2 - 高密度mosゲート型パワーデバイス及びその製造方法 - Google Patents
高密度mosゲート型パワーデバイス及びその製造方法 Download PDFInfo
- Publication number
- JP4960543B2 JP4960543B2 JP2000097006A JP2000097006A JP4960543B2 JP 4960543 B2 JP4960543 B2 JP 4960543B2 JP 2000097006 A JP2000097006 A JP 2000097006A JP 2000097006 A JP2000097006 A JP 2000097006A JP 4960543 B2 JP4960543 B2 JP 4960543B2
- Authority
- JP
- Japan
- Prior art keywords
- source region
- region
- conductivity type
- contact surface
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title description 20
- 210000000746 body region Anatomy 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 22
- 239000002019 doping agent Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 239000005360 phosphosilicate glass Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 24
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000002513 implantation Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明が属する技術分野】
本発明は、MOS装置に係わり、特に高密度MOSゲート型パワーデバイス及びこれを製造する方法に関する。
【0002】
【従来の技術】
図14は、既知のトレンチn型MOSFETデバイス100を示す略断面図である。この装置は、ゲート誘電体109が両壁及び底面に配置されるトレンチ108を含むゲート領域を有する。トレンチ108は、ゲート電極として機能するポリシリコンで充填される。ソース領域のコンタクトは、ソース領域106及びボデー領域104の両方に夫々接触するトップメタル112を介して達成される。N+基板101の裏側はドレインとして使用される。
【0003】
N+ソース領域106は、トレンチのコーナーまで延在し大きい電界の形成を発生し得るPウェル領域103の中に形成される。Pウェル領域103の降伏電圧を下げるために作られるP+ボデー打込み物104は大きく、従ってデバイス100の活性領域を減少する。図14では一つのMOSFETのみが示されるが、一般的なデバイスは現在工業で使用されるようにセル状又はストライプ状といった様々な形状でこれらMOSFETが配置されるアレーを含む。
【0004】
【発明が解決しようとする課題】
図14に示されるような装置がブロッキング(オフ)状態にあるとき、正の電圧がドレイン端子に印加され、これによってPウェルとNドレインとのダイオードを逆方向にバイアスする。ゲート電極に電圧が印加されないときは、ドレイン電極とソース電極との間で電流を流すことを可能にするためのチャネルが存在しない。Pウェル/N−ドレインダイオードが逆方向にバイアスされるため、電界を含む空乏層領域が形成される。この電界は、トレンチの底面のコーナー(点18)のゲート酸化物とPウェル領域のシリコンとの界面で最大となる。大きな電界がシリコン−酸化物界面で作られ得る場合、酸化物がキャリアの注入によって帯電され、その降伏電圧を不安定にし、極端な場合では酸化物を破壊しゲートドレイン短絡を発生する。さほど破壊的でない場合では、デバイスのチャネル領域の近傍が局部的にイオン化されることでデバイスの高温時の降伏電圧が減少され、クランプされない誘導スイッチング(UIS)能力が低下する。
【0005】
【課題を解決するための手段】
上記問題を解決するために、Pウェル領域の中央の降伏電圧を下げ、インパクトイオン化をデバイスのチャネル及びトレンチコーナーから遠ざける、高濃度な深いP+ボデーが使用される。降伏電圧を下げることで、シリコン−酸化物界面におけるトレンチコーナーでの臨界も低下される。この深いP+ボデー設計を従来デバイスで達成するためには、トレンチ間の真中のP+ボデー域を画成するよう別の臨界アライメントのP+ボデーのフォトレジスト段階が用いられ、又、P+ボデーをシリコンの中に深く拡散するよう高い熱量のドライブと組合わされた、より高エネルギーな打込みが用いられる。ドーパントが縦方向に拡散されるとき、ドーパントはその縦方向の深さの80%といった典型的な比率で横方向にも拡散される。P+ボデー領域は高いドーズ濃度で形成されるため、横方向のボデー領域の拡散がデバイスのチャネル領域の中に入ることを防止するようデバイスの寸歩は増加されなくてはならない。仮にP+ドーズが幾らかチャネルに達することが許されるとすれば、デバイスの閾値は使用可能なレベルを超えて増加され得、大きくバラつくことになり得る。要求される高いP+ドーズ及び実際的な打込みエネルギーにおける限界のため、要求されるドライブ熱量を低減し且つ装置の寸法を減少するためにより高いエネルギーの(より深い)P+の打込みを使用することは実行可能でない。
【0006】
本発明の高密度MOSゲート型デバイスは、半導体基板と基板上に堆積される第1の導電型のドープされた上層とを有する。上層は、第1の導電型の高濃度ドープされたソース領域と第1の導電型とは反対の第2の導電型のドープされたウェル領域とを有する。上層の上面は、ソース領域のコンタクト領域と、上層の中の第2の導電型の高濃度ドープされた深いボデー領域のコンタクト領域を含む窪み部分(リセス部)とを有し、深いボデー領域は窪み部分の下に位置する。デバイスは、上層内に配置され、絶縁層によって上層から離隔された導電材料を含むトレンチゲートを更に有する。
【0007】
本発明は、半導体基板と、基板上に堆積される第1の導電型のドープされた上層とを有する高密度MOSゲート型デバイスであって、上層はその上面で第1の導電型の高濃度ドープされたソース領域と第1の導電型とは反対の第2の導電型のドープされたウェル領域とを有し、上層の上面はソース領域のコンタクト領域と、上層の中の第2の導電型の高濃度ドープされた上記深いボデー領域のコンタクト領域を含む窪んだ部分とを有し、深いボデー領域は窪んだ部分の下にあり、又浅いボデー領域はソース領域のコンタクト領域の下にあり、上層には絶縁層によって上層から離隔された導電材料を含むトレンチゲートが配置され、パワーMOSFETと絶縁ゲート型バイポーラトランジスタとMOS制御サイリスタとを含む群から選択されることを特徴とする高密度MOSゲート型デバイスを含む。
【0008】
本発明は又、基板の上層にトレンチゲートを形成する工程を含み、上層にウェル領域を形成し、トレンチゲートに隣接してウェル領域の中にソース領域を形成するようウェル領域の中に第1の導電型のドーパントを打込む工程を含む高密度MOSゲート型デバイスを製造する方法であって、ソース領域のエッチングされない部分はソース領域のコンタクト領域を有し、ソース領域の一部分を選択的にエッチングすることでボデー領域のコンタクト領域を有する窪みを形成する工程と、窪みの中に第2の導電型のドーパントを打込むことで上記窪みの下に深いボデー領域を形成する工程と、第2の導電型のドーパントをソース領域のコンタクト領域の中に打込むことでソース領域のコンタクト領域の下に浅いボデー領域を形成する工程とを有する方法を含む。
【0009】
有利には、高密度MOSゲート型デバイスを製造する方法は、第1の導電型のドープされた上層を含む半導体基板を設けることを有する。上層の上面に第1の導電型とは反対の第2の導電型のドープされたウェル領域が形成され、高濃度ドープされたソース領域を形成するために第1の導電型のドーパントがそのウェル領域に打込まれる。上面の上に窒化物の層が形成され、窒化物の層及び上層を選択的にエッチングすることで上層内にトレンチが形成される。トレンチの内側は絶縁層で覆われ、トレンチゲートを形成するために導電材料で充填される。窒化物の層が除去され、トレンチゲート及び上層の上面の上にインターレベル誘電材料の層が形成される。インターレベル誘電層が選択的にエッチングされることでソース領域のコンタクト領域が形成される。ソース領域は、ボデー領域のコンタクト領域を有する浅い窪みを形成するために選択的にエッチングされる。第2の導電型のドーパントが、窪みの下に深いボデー領域を形成するよう窪みの中に打込まれる。
【0010】
【発明の実施の形態】
本発明は、添付図を参照して例によって説明される。
【0011】
トレンチMOSFET装置100を構築する現在の典型的な手順は最初に、高濃度ドープされたN+基板101上に、望ましい降伏電圧のために必要な厚さ及び抵抗率といった特徴を有するN−ドープされたエピタキシャル層102を堆積する(図1参照)ことである。次に、Pウェル領域103(図2参照)を形成するためのPウェル打込みが一面に実施される。
【0012】
マスクMを使用するフォトリソグラフィ工程は、P+ボデー領域104を形成するためにPウェル領域103の中に例えばボロンの選択的な高いドーズのP+打込みを可能にする(図3及び図4参照)。マスクMの剥離に続き、薄いスクリーン酸化物105がウェーハ上に形成され、高い熱量の処理工程がP+ボデー領域104及びPウェル領域103を層102の中に深くドライブするために使用される(図5参照)。この高熱量処理工程は、高濃度ドープされたP+ボデー領域104の横方向拡散をもたらし、如何なる高いP+ドーピングもデバイスチャネルに達すること又それによるデバイス閾値電圧への影響を防止するために、後に形成されるトレンチとの間で更に長い横方向距離を必要とする。この横方向距離の必要性は、デバイス100の寸法を減少する努力に対して明らかに逆効果である。
【0013】
ソースマスクSMによってP+ボデー領域104と整列されるN+ソース領域106が、例えばヒ素イオン又はリンイオン及び標準のフォトリソグラフィ工程を用いて選択的に打込まれる(図6参照)。窒化物の層107が、その後のトレンチエッチングのためのハードマスクとして機能するよう一面に堆積される(図7参照)。フォトリソグラフィによるトレンチマスクTMを使用することで、トレンチ108が標準の手順によって画成され、ドライエッチングされる(図8参照)。そして、ゲート誘電体として機能するように、ゲート酸化物109がトレンチ108内に成長あるいは堆積される(図9参照)。ゲート電極として使用されるべきポリシリコン110が、ウェーハ全体に堆積される(図10参照)。ポリシリコン110は、平坦化エッチングを用いてプレーナ表面から除去されるがトレンチの中には残在される(図11参照)。
【0014】
一般的にボロホスホシリケートガラス(BPSG)又はホスホシリケートガラス(PSG)であるインターレベル誘電材料111が、ウェーハ上に堆積され、選択的にエッチングされる(図12及び13参照)。従来技術のデバイス100の加工は、ソース領域のコンタクトとして機能するようメタル112をウェ−ハの上面の上に堆積し、ドレインコンタクト(図14参照)として機能するようウェーハの裏側(図示せず)に堆積することで完了される。
【0015】
図1乃至図14の工程によって加工されるデバイスの寸法は、臨界的にアライメントされるフォトレジストによって形成されるP+ボデー領域の、及び更に臨界的にアライメントされるトレンチ、ソース領域及びコンタクト開口部の工程によって実質的に制御される。ミスアライメント耐性のための対策はフォトレジスト工程で成されるべきである。加えて、既知のデバイスはP+ボデー領域を望ましい深さに拡散するために高い熱量の拡散を必要とする。深いボデー領域の形成において、高濃度ドープされたP+ボデー領域がチャネルと接触することを防止するために、更に長い横方向距離を必要とする。ボデー領域がチャネルに達するとき、デバイスの閾値電圧は大きくバラつくことになるか又はデバイスを使用不可能にするほどに高くなる。従って、臨界的フォトレジストのアライメントと深いボデー領域の打込みとの組合わせは、上記説明されたプロセスによって製造されるデバイスの寸法を減少する如何なる努力をも厳密に制約してしまう。
【0016】
製造されるデバイスの寸法を実質的に減少することを可能にするプロセスは、図15乃至図31に示される。プロセスは特定の工程フローで例示される。例えば、ソース及びウェルのドーパントの打込み及びそれらの活性化の順序は、最終的なデバイスの構造及び機能に影響すること無く変更され得る。更に、窒化物の層及びスクリーン酸化物が使用され剥離される順序も変更され得る。窒化物の層はハードマスキング材料として使用されるため、酸化物のような他の材料が同様の目的のために使用され得る。本発明のプロセスは、Nチャネル型シリコンデバイスに関して例示されるが、他のデバイス及び他の半導体材料及びドーパントにも適用可能である。デバイスが形成される上層は、エピタキシャル層として説明されるが、上層は基板内に含まれてもよい。説明するデバイスはパワーMOSFETであるが、他のMOSゲート型デバイス例えば、絶縁ゲート型バイポーラトランジスタ(IGBTs)又はMOS制御サイリスタも意図して説明する。
【0017】
基板上にエピタキシャル層102を堆積し、続いてスクリーン酸化物105の成長及びPウェル領域103(図15、16、17参照)を形成するための打込みといった初期の工程段階は、説明された従来技術(図1、2、3参照)の工程段階と同様である。この時点において、説明された従来技術の工程段階から発展する。P+を画成するために、説明された従来技術によって設けられる自己アライメントしないフォトレジスト手順を用いるのではなく、例えばヒ素イオン又はリンイオンのN+の打込みがN+ソース領域201を形成するために用いられ、この後窒化物の層202が堆積される(図18及び19参照)。トレンチ203がフォトレジストマスクTMによって画成される。窒化物の層202及びスクリーン酸化物105がハードマスクを形成するためにエッチングされ、トレンチ203が層102の中までエッチングされる(図20参照)。ゲート酸化物204がトレンチ203(図21参照)内に成長され、この後、ポリシリコン205(図22参照)が堆積される。ゲート酸化物の熱成長もPウェル領域103をドライブする。幾つかの設計又はゲートの酸化中における不十分な熱量によっては、Pウェルを望ましい深さまでドライブするために別のPウェルのドライブ工程を必要とし得る。平坦化を用いることでポリシリコン205をトレンチ203の中に残在させ、標準のエッチング工程が窒化物の層202を除去する(図23参照)。インターレベル誘電材料206が堆積され(図24参照)、ソース領域201にパターン化されたインターレベル誘電体207及びコンタクト領域208を設けるために標準マスキング技術によって選択的にエッチングされる(図25参照)。
【0018】
この時点で、デバイス内に、新規のセルフアライメントされた周期的なP+ボデー領域が形成される。コンタクト領域208を横切って配置されるストライプ状のマスクPMとして示されるフォトレジスト層が形成される(図26参照)。パターン化されたインターレベル誘電体207及びコンタクト領域208によってその平行方向が明確にされるマスクPMは、前に形成された層と非臨界的に整列されるため、従来技術の工程とは異なり、デバイスの寸法に影響しない。ウェーハの浅く窪んだ部分を形成するディンプルエッチングが、P+コンタクト領域209を形成するために実施される(図27参照)。N+ソース領域201の一部及びプレーナのN+コンタクト領域208はマスクPMによって保護され、従ってエッチングされない。標準の方法を用いてマスクPMを剥離した後、浅いディンプルエッチングを用いて形成されたコンタクト領域209の中に例えばボロンのP+を打込むことは、結果として深いP+ボデー領域210を形成する(図28参照)。選択肢として、深いP+ボデー210はマスクPMを剥離する前に打込められ得る。P+の打込みは、ソース領域のコンタクト領域208の下に浅いボデー領域211を形成することも結果とする。
【0019】
従来技術で典型的に用いられるよりも低い熱量の工程、即ち低温及び/又はより短かい時間、がP+の打込みを活性化するためのみに用いられ、ここでは基板の中にP+ボデー領域210をより深く拡散する必要がない。本発明のデバイス200の形成は、デバイスの面上に、夫々N+ソース領域201及びP+ボデー領域210の両方に接触するメタルの層212を、又、ドレイン接点を設けるために装置の裏側(図29参照)にメタルの他の層(図示せず)を堆積することで完了される。
【0020】
図30は、本発明のプロセスによって形成されるデバイス200のP+ボデー領域のコンタクト領域を通る、図29の断面A−Aを示し、図31はデバイス200のN+ソース領域のコンタクト領域を通る、図29の断面B−Bを示す図である。深いP+ボデー領域210を作るためにP+打込み物が中に形成される、浅くエッチングされたP+ボデー領域のコンタクト領域209はPMマスクによって保護されるN+ソース領域のコンタクト領域208の部分よりも小さいことが好ましい。
【0021】
【発明の効果】
図15乃至図31に例示されるように、高密度トレンチMOSゲート型パワーデバイスを製造するプロセスは、その寸法の実質的な減少を可能にする一方で、深いP+ボデーの設計の利点を保持する。本発明のプロセスにおいてウェーハの面における周期的な浅いディンプルエッチングは、基板の上面の下に望ましい深さの窪みを形成するために実施される。このエッチングはコンタクト開口部に対してセルフアライメントされるため、臨界的アライメントのフォトレジストマスキング段階は必要とされない。面上の窪みのため、P+打込み物はシリコンの中に深く打込まれ、その後の低熱量工程はドーパントを活性化するためのみに用いられ、P+ボデー領域を基板の中に深く拡散するためには用いられない。ボロンのP+の高いドースがチャネル領域に達することを防止するために必要である横方向距離がより短くてよいため、得られるデバイスは小さく形成され得る。更なる利点は、フォトレジストマスキング工程におけるミスアライメントの耐性に必要とされる如何なる寸法の増加も回避するP+ボデー領域のセルフアライメントである。本発明によって提供されるデバイス寸法の減少は、デバイスの効率性及び電力操作能力を実質的に改善する。
【0022】
高密度MOSゲート型デバイスは、半導体基板と基板上に堆積される第1の導電型のドープされた上層とを有する。上層は、第1の導電型の高濃度ドープされたソース領域と、第1の導電型とは反対の第2の導電型のドープされたウェル領域とを有する。上層の上面は、ソース領域のコンタクト領域と、上層の中の第2の導電型の高濃度ドープされた深いボデー領域のコンタクト領域を含む窪み部分とを有する。デバイスは、上層に堆積され、絶縁層によって上層から離隔された導電材料を含むトレンチゲートを更に有する。高密度MOSゲート型デバイスを製造する方法は、第1の導電型のドープされた上層を含む半導体基板を設けることを有する。上層の上面に第1の導電型とは反対の第2の導電型のドープされたウェル領域が形成され、高濃度ドープされたソース領域を形成するために第1の導電型のドーパントがそのウェル領域に打込まれる。上層の上面の上に窒化物の層が形成され、窒化物の層及び上層を選択的にエッチングすることで上層内にトレンチが形成される。トレンチの内側は絶縁層で覆われ、トレンチゲートを形成するために導電材料で充填される。窒化物の層が除去され、トレンチゲート及び上層の上面の上にインターレベル誘電材料の層が形成される。インターレベル誘電層は選択的にエッチングされることでソース領域のコンタクト領域を形成する。ソース領域は、ボデー領域のコンタクト領域を有する浅い窪みを形成するために選択的にエッチングされる。第2の導電型のドーパントが、窪みの下に深いボデー領域を形成するよう窪みの中に打込まれる。
【図面の簡単な説明】
【図1】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図2】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図3】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図4】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図5】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図6】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図7】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図8】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図9】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図10】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図11】 トレンチMOSFET装置を製造するための従来技術工程の段階を示す図である。
【図12】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図13】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図14】 トレンチMOSFETデバイスを製造するための従来技術工程の段階を示す図である。
【図15】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図16】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図17】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図18】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図19】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図20】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図21】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図22】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図23】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図24】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図25】 本発明によるMOSゲートデバイスのPウェル領域、トレンチゲート及びインターレベル誘電体を形成する段階を示す図である。
【図26】 本発明によって製造されるデバイスのボデー領域及びソース領域の構造の三次元表現を示す図である。
【図27】 本発明によって製造されるデバイスのボデー領域及びソース領域の構造の三次元表現を示す図である。
【図28】 本発明によって製造されるデバイスのボデー領域及びソース領域の構造の三次元表現を示す図である。
【図29】 本発明によって製造されるデバイスのボデー領域及びソース領域の構造の三次元表現を示す図である。
【図30】 本発明のプロセスによって製造されるデバイスを示す図29の破線A−Aに沿った断面図である。
【図31】 本発明のプロセスによって製造されるデバイスを示す図29の破線B−Bに沿った断面図である。
【符号の説明】
101 基板
102 エピタキシャル層
103 ウェル領域
201 ソース領域
204 ゲート酸化物
205 ポリシリコン
207 インターレベル誘電体
210 ボデー領域
212 メタルの層
Claims (6)
- 半導体基板と、上記基板上に配置された第1の導電型のドープされた上層とを有する高密度MOSゲート型デバイスであって、
上記上層は、上記上層の上面に、第1の導電型の高濃度ドープされたソース領域と、第1の導電型とは反対の第2の導電型のドープされたウェル領域とを有し、
上記上面は、上記ソース領域のコンタクト表面を有し、
当該MOSゲート型デバイスは更に、上記ソース領域内の窪み部分と、上記上層内の第2の導電型の高濃度ドープされた深いボデー領域とを有し、上記深いボデー領域は上記窪み部分の下にあり、
上記窪み部分は、上記ソース領域の縦方向の表面によって部分的に画成され、且つ当該窪み部分の底に上記深いボデー領域のコンタクト表面を有し、
当該MOSゲート型デバイスは更に、上記ソース領域の下に、上記ウェル領域より高濃度にドープされた第2の導電型の浅いボデー領域を有し、上記浅いボデー領域は上記ソース領域のコンタクト表面全体の下に形成され、
当該MOSゲート型デバイスは更に、上記上層内に、絶縁層によって上記上層から離隔された導電材料を有するトレンチゲートを有し、
当該MOSゲート型デバイスは、パワーMOSFET、絶縁ゲート型バイポーラトランジスタ、及びMOS制御サイリスタから成る群から選択される、
ことを特徴とするデバイス。 - 上記ソース領域のコンタクト表面と、上記上層の上記上面の上記窪み部分の上記深いボデー領域のコンタクト表面との上にメタルコンタクトを含む、請求項1記載のデバイス。
- 上記上層はエピタキシャル層を有し、上記第1の導電型はN型であり上記第2の導電型はP型であり、上記基板は単結晶シリコンを有し、上記絶縁層は二酸化シリコンを有する、請求項2記載のデバイス。
- 上記トレンチゲートの上記導電材料は高濃度ドープされたポリシリコンを有し、インターレベル誘電材料はボロホスホシリケートガラス又はホスホシリケートガラスであり、上記深いボデー領域のコンタクト表面は上記ソース領域のコンタクト表面よりも小さい、請求項1記載のデバイス。
- 基板の上層内にゲート用トレンチを形成する工程と、上記上層内にウェル領域を形成する工程と、上記ゲート用トレンチに隣接して上記ウェル領域内にソース領域を形成するよう、上記ウェル領域内に第1の導電型のドーパントを打込む工程と、を含む高密度MOSゲート型デバイスを製造する方法であって、
上記ソース領域の一部分を選択的にエッチングすることで、深いボデー領域のコンタクト表面となる面を底に有する窪みを形成する工程であり、上記ソース領域のエッチングされない部分はその上面に上記ソース領域のコンタクト表面を有する、工程と、
上記窪みの中に第2の導電型のドーパントを打込むことで、上記窪みの下の上記深いボデー領域を形成すると同時に、上記ソース領域のエッチングされずに残存した部分を介して第2の導電型のドーパントを打ち込むことで、上記ソース領域のコンタクト表面の下且つ上記ソース領域の下の浅いボデー領域を形成する工程と、
を有することを特徴とする方法。 - 上記ソース領域のコンタクト表面及び上記深いボデー領域のコンタクト表面の上にメタルコンタクトを形成する工程を有し、上記上層はエピタキシャル層を有し、上記第1の導電型はN型であり上記第2の導電型はP型であり、上記基板は単結晶シリコンを有し、上記深いボデー領域のコンタクト表面は上記ソース領域のコンタクト表面よりも小さい、ことを特徴とする請求項5記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/283,531 US6188105B1 (en) | 1999-04-01 | 1999-04-01 | High density MOS-gated power device and process for forming same |
US283531 | 1999-04-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000307115A JP2000307115A (ja) | 2000-11-02 |
JP4960543B2 true JP4960543B2 (ja) | 2012-06-27 |
Family
ID=23086479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000097006A Expired - Lifetime JP4960543B2 (ja) | 1999-04-01 | 2000-03-31 | 高密度mosゲート型パワーデバイス及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6188105B1 (ja) |
EP (1) | EP1041638B1 (ja) |
JP (1) | JP4960543B2 (ja) |
KR (1) | KR100714239B1 (ja) |
DE (1) | DE60035144T2 (ja) |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864158A (en) * | 1997-04-04 | 1999-01-26 | Advanced Micro Devices, Inc. | Trench-gated vertical CMOS device |
US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
US20030060013A1 (en) * | 1999-09-24 | 2003-03-27 | Bruce D. Marchant | Method of manufacturing trench field effect transistors with trenched heavy body |
US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
US6921939B2 (en) * | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
JP4064607B2 (ja) * | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
US6365942B1 (en) * | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US6713813B2 (en) * | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
FI120310B (fi) * | 2001-02-13 | 2009-09-15 | Valtion Teknillinen | Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä |
JP4932088B2 (ja) | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
JP4024503B2 (ja) * | 2001-09-19 | 2007-12-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
US6870225B2 (en) * | 2001-11-02 | 2005-03-22 | International Business Machines Corporation | Transistor structure with thick recessed source/drain structures and fabrication process of same |
US6635535B2 (en) * | 2001-11-20 | 2003-10-21 | Fairchild Semiconductor Corporation | Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing |
US7102182B2 (en) * | 2001-11-30 | 2006-09-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
JP4053825B2 (ja) * | 2002-01-22 | 2008-02-27 | 株式会社東芝 | 半導体集積回路装置 |
KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
US7161208B2 (en) * | 2002-05-14 | 2007-01-09 | International Rectifier Corporation | Trench mosfet with field relief feature |
US6825510B2 (en) | 2002-09-19 | 2004-11-30 | Fairchild Semiconductor Corporation | Termination structure incorporating insulator in a trench |
US6818947B2 (en) | 2002-09-19 | 2004-11-16 | Fairchild Semiconductor Corporation | Buried gate-field termination structure |
DE10245249B4 (de) * | 2002-09-27 | 2008-05-08 | Infineon Technologies Ag | Verfahren zum Herstellen eines Trenchtransistors |
US7033891B2 (en) * | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
JP3931138B2 (ja) * | 2002-12-25 | 2007-06-13 | 三菱電機株式会社 | 電力用半導体装置及び電力用半導体装置の製造方法 |
US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US7019358B2 (en) * | 2003-07-31 | 2006-03-28 | Clare, Inc. | High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance |
JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
TWI237348B (en) * | 2004-08-26 | 2005-08-01 | Mosel Vitelic Inc | Method of manufacturing trench metal oxide semiconductor field effect transistor |
US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
US8093651B2 (en) * | 2005-02-11 | 2012-01-10 | Alpha & Omega Semiconductor Limited | MOS device with integrated schottky diode in active region contact trench |
US7948029B2 (en) | 2005-02-11 | 2011-05-24 | Alpha And Omega Semiconductor Incorporated | MOS device with varying trench depth |
US7285822B2 (en) * | 2005-02-11 | 2007-10-23 | Alpha & Omega Semiconductor, Inc. | Power MOS device |
US8362547B2 (en) | 2005-02-11 | 2013-01-29 | Alpha & Omega Semiconductor Limited | MOS device with Schottky barrier controlling layer |
US8283723B2 (en) * | 2005-02-11 | 2012-10-09 | Alpha & Omega Semiconductor Limited | MOS device with low injection diode |
AT504998A2 (de) | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
US7393749B2 (en) | 2005-06-10 | 2008-07-01 | Fairchild Semiconductor Corporation | Charge balance field effect transistor |
US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
JP5232377B2 (ja) * | 2006-10-31 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7851859B2 (en) * | 2006-11-01 | 2010-12-14 | Samsung Electronics Co., Ltd. | Single transistor memory device having source and drain insulating regions and method of fabricating the same |
KR100773355B1 (ko) | 2006-11-01 | 2007-11-05 | 삼성전자주식회사 | 소오스 및 드레인 영역들 및 벌크 영역 사이의 절연영역들을 갖는 단일 트랜지스터 메모리 셀 및 그 제조방법 |
KR100801707B1 (ko) * | 2006-12-13 | 2008-02-11 | 삼성전자주식회사 | 플로팅 바디 메모리 및 그 제조방법 |
CN103762243B (zh) * | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8174067B2 (en) * | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
KR101643338B1 (ko) * | 2009-06-15 | 2016-08-10 | 주식회사 동부하이텍 | 트렌치 게이트형 모스트랜지스터의 제조방법 |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
CN102184957B (zh) * | 2011-04-22 | 2016-05-11 | 上海华虹宏力半导体制造有限公司 | Umos晶体管及其形成方法 |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN103367436B (zh) * | 2012-04-03 | 2017-08-08 | 朱江 | 一种沟槽肖特基mos半导体装置及其制造方法 |
CN103681818B (zh) * | 2012-09-12 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 消除闩锁效应的沟槽型绝缘栅双极型晶体管器件结构及方法 |
KR101339271B1 (ko) | 2012-12-18 | 2013-12-09 | 현대자동차 주식회사 | 반도체 소자의 제조 방법 |
CN107004714B (zh) | 2014-11-18 | 2021-09-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
DE102015117469A1 (de) | 2015-10-14 | 2017-04-20 | Infineon Technologies Austria Ag | Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht |
RU2623845C1 (ru) * | 2016-07-06 | 2017-06-29 | Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" (Госкорпорация "РОСКОСМОС") | Способ изготовления силового полупроводникового транзистора |
KR102311797B1 (ko) * | 2017-07-10 | 2021-10-08 | 한국전기연구원 | 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 모스펫 제조방법 |
KR102406144B1 (ko) * | 2017-12-07 | 2022-06-07 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
US10679991B2 (en) * | 2018-10-12 | 2020-06-09 | Micron Technology, Inc. | Methods and apparatuses including a boundary of a well beneath an active area of a tap |
JP2020129622A (ja) * | 2019-02-08 | 2020-08-27 | 富士電機株式会社 | 半導体装置の製造方法 |
KR102464348B1 (ko) * | 2022-06-21 | 2022-11-09 | (주) 트리노테크놀로지 | 듀얼 쉴드 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제조 방법 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5072276A (en) * | 1986-10-08 | 1991-12-10 | Texas Instruments Incorporated | Elevated CMOS |
JPS63124762A (ja) * | 1986-11-13 | 1988-05-28 | Tokyo Electric Co Ltd | ステツピングモ−タ |
JP2590863B2 (ja) | 1987-03-12 | 1997-03-12 | 日本電装株式会社 | 導電変調型mosfet |
JPS63244769A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体記憶装置 |
JPH01132167A (ja) * | 1987-11-17 | 1989-05-24 | Mitsubishi Electric Corp | 半導体装置 |
JPH01236656A (ja) * | 1988-03-16 | 1989-09-21 | Rohm Co Ltd | 半導体装置 |
GB2227604A (en) | 1989-01-30 | 1990-08-01 | Philips Electronic Associated | A field effect semiconductor device |
US4964080A (en) * | 1990-03-09 | 1990-10-16 | Intel Corporation | Three-dimensional memory cell with integral select transistor |
JPH04363069A (ja) * | 1990-09-24 | 1992-12-15 | Nippondenso Co Ltd | 縦型半導体装置 |
JPH04314365A (ja) * | 1991-04-12 | 1992-11-05 | Fuji Electric Co Ltd | Mos型トランジスタ |
JPH05315620A (ja) * | 1992-05-08 | 1993-11-26 | Rohm Co Ltd | 半導体装置およびその製造法 |
DE4435458C2 (de) | 1994-10-04 | 1998-07-02 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
JP3708998B2 (ja) | 1994-11-04 | 2005-10-19 | シーメンス アクチエンゲゼルシヤフト | 電界効果により制御可能の半導体デバイスの製造方法 |
US5844273A (en) * | 1994-12-09 | 1998-12-01 | Fuji Electric Co. | Vertical semiconductor device and method of manufacturing the same |
JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチmosfet |
JP3325736B2 (ja) * | 1995-02-09 | 2002-09-17 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
DE69631995T2 (de) | 1995-06-02 | 2005-02-10 | Siliconix Inc., Santa Clara | Bidirektional sperrender Graben-Leistungs-MOSFET |
US5648670A (en) | 1995-06-07 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Trench MOS-gated device with a minimum number of masks |
JP3150064B2 (ja) * | 1996-06-27 | 2001-03-26 | 日本電気株式会社 | 縦型電界効果トランジスタの製法 |
JP3326366B2 (ja) * | 1997-08-08 | 2002-09-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP3237600B2 (ja) | 1998-02-20 | 2001-12-10 | 住友金属工業株式会社 | 溶融亜鉛系めっき浴浸漬ロールの補修方法 |
-
1999
- 1999-04-01 US US09/283,531 patent/US6188105B1/en not_active Expired - Lifetime
-
2000
- 2000-03-15 KR KR1020000013128A patent/KR100714239B1/ko active IP Right Grant
- 2000-03-21 DE DE60035144T patent/DE60035144T2/de not_active Expired - Lifetime
- 2000-03-21 EP EP00106130A patent/EP1041638B1/en not_active Expired - Lifetime
- 2000-03-31 JP JP2000097006A patent/JP4960543B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1041638B1 (en) | 2007-06-13 |
JP2000307115A (ja) | 2000-11-02 |
DE60035144D1 (de) | 2007-07-26 |
DE60035144T2 (de) | 2008-04-17 |
US6188105B1 (en) | 2001-02-13 |
KR100714239B1 (ko) | 2007-05-02 |
EP1041638A1 (en) | 2000-10-04 |
KR20000076870A (ko) | 2000-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4960543B2 (ja) | 高密度mosゲート型パワーデバイス及びその製造方法 | |
EP1033759B1 (en) | MOS-gated device having a buried gate and process for forming same | |
US6316807B1 (en) | Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same | |
US5910669A (en) | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof | |
KR100829052B1 (ko) | 전력 mosfet, 이를 형성하는 방법, 및 이 방법에의해 형성되는 다른 전력 mosfet | |
JP4028482B2 (ja) | トレンチゲート電極を有するパワーmosfet及びその製造方法 | |
US6534367B2 (en) | Trench-gate semiconductor devices and their manufacture | |
US7833863B1 (en) | Method of manufacturing a closed cell trench MOSFET | |
US7224027B2 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon | |
US6121089A (en) | Methods of forming power semiconductor devices having merged split-well body regions therein | |
US20010001494A1 (en) | Power trench mos-gated device and process for forming same | |
JP4741187B2 (ja) | ドープカラムを含む高電圧電力mosfet | |
US6750104B2 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
US5798549A (en) | Conductive layer overlaid self-aligned MOS-gated semiconductor devices | |
KR20120123159A (ko) | 전하 균형 전계 효과 트랜지스터 | |
WO2002037569A2 (en) | Trench gate mos semiconductor device | |
JPH1126758A (ja) | トレンチ型mos半導体装置およびその製造方法 | |
US7268392B2 (en) | Trench gate semiconductor device with a reduction in switching loss | |
JP2850852B2 (ja) | 半導体装置 | |
JP2003101019A (ja) | 半導体装置及びその製造方法 | |
KR100480673B1 (ko) | 트렌치형파워모스펫제조방법 | |
CN217062020U (zh) | 耗尽型沟槽晶体管 | |
KR19980014825A (ko) | 반도체 장치 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110309 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120110 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120323 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4960543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |