KR19980014825A - 반도체 장치 제조방법 - Google Patents

Abstract

트렌치 게이트 구조를 갖는 반도체 장치를 간단한 방법으로 제조할 수 있는 반도체 장치 제조방법이 개시되어 있다.

본 발명은, 트렌치 게이트 구조를 갖는 반도체 장치 제조방법에 있어서, 반도체 기판 표면의 소정 영역에 선택적으로 열산화공정을 실시하여 소정의 두께를 갖는 복수개의 필드산화막을 형성하는 단계; 상기 필드산화막 영역과 이격된 게이트 형성 예정 영역의 반도체 기판을 소정의 깊이로 식각하여 트렌치 구조를 형성하는 단계; 상기 트렌치 영역의 표면에 게이트 절연막을 형성하고 상기 트렌치 내부에 도전막을 채우는 단계; 상기 필드산화막과 상기 도전막을 마스크로 하는 셀프 얼라인 공정으로 상기 필드산화막과 상기 도전막 사이의 반도체 기판 영역에 제 1 도전형 반도체층을 형성하는 단계; 및 상기 필드산화막을 제거하고 상기 도전막과 상기 제 1 도전형 반도체층 영역을 마스킹하고 불순물 이온을 주입하여 상기 필드산화막이 제거된 영역에 제 2 도전형 반도체층을 형성하는 단계를 구비함을 특징으로 한다.

따라서, 제조원가가 크게 절감되고 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체 장치 제조방법

본 발명은 반도체 장치 제조방법에 관한 것으로서, 특히 트렌치 게이트 구조를 갖는 전력 스위칭 소자의 제조방법에 관한 것이다.

전력용 스위칭 소자는 구동성이 우수하고 정상 동작 상태에서 전력 손실이 적어야 하며 스위칭 안전 동작 영역이 커야 한다.

전력용 스위칭 소자의 구동성을 향상시키기 위하여 제안된 것이 모스 게이트 구조를 갖는 스위칭 소자이며, 이러한 것들에는 전력용 모스페트(MOSFET), 절연 게이트 바이폴라 트랜지스터(IGBT), 디모스페트(DMOSFET) 등이 있다.

한편, 반도체 소자의 고집적화에 따라 모스 구조를 소형화하기 위하여 종래의 평면 구조에서 입체적인 구조로 변화되고 있으며 그러한 입체 구조중 하나가 트렌치 게이트 구조이다.

그런데, 트렌치 게이트 구조의 소자들은 평면 구조의 소자에 비해 제조공정이 복잡하여 생산비가 증가할 뿐만 아니라 소자의 신뢰성에도 악영향을 미치는 문제점이 있었다.

본 발명의 목적은 제조공정이 간단한 트렌치 게이트 구조를 갖는 반도체 장치 제조방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 장치 제조방법은, 트렌치 게이트 구조를 갖는 반도체 장치 제조방법에 있어서, 반도체 기판 표면의 소정 영역에 선택적으로 열산화공정을 실시하여 소정의 두께를 갖는 복수개의 필드산화막을 형성하는 단계; 상기 필드산화막 영역과 이격된 게이트 형성 예정 영역의 반도체 기판을 소정의 깊이로 식각하여 트렌치 구조를 형성하는 단계; 상기 트렌치 영역의 표면에 게이트 절연막을 형성하고 상기 트렌치 내부에 도전막을 채우는 단계; 상기 필드산화막과 상기 도전막을 마스크로 하는 셀프 얼라인 공정으로 상기 필드산화막과 상기 도전막 사이의 반도체 기판 영역에 제 1 도전형 반도체층을 형성하는 단계; 및 상기 필드산화막을 제거하고 상기 도전막과 상기 제 1 도전형 반도체층 영역을 마스킹하고 불순물 이온을 주입하여 상기 필드산화막이 제거된 영역에 제 2 도전형 반도체층을 형성하는 단계를 구비함을 특징으로 한다.

도 1 은 본 발명의 반도체 장치 제조방법에 따라 제조된 트렌치 게이트 모스페트를 나타내는 도면.

도 2a - 도 2f 는 본 발명의 반도체 장치 제조방법을 설명하기 위한 도면.

도면의 주요 부분에 대한 부호 설명

10,30 : 반도체 기판12,32 : N- 에피층

14,44 : P 형 반도체층16,46 : 게이트산화막

18,48 : 폴리실리콘 게이트전극 20,50 : N+ 반도체층

22,52 : P+ 반도체층24,56 : PSG막

26 : 금속전극34,54 : 실리콘산화막

36 : P형 불순물층38 : 실리콘질화막

40 : 윈도우42 : 필드산화막

이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 더욱 상세히 설명한다.

도 2a 내지 도 2f는 본 발명을 적용하여 트렌치 게이트 구조를 갖는 모스페트의 제조 공정 순서를 나타내는 도면들이다.

먼저 도 2a 를 참조하면, N+ 반도체 기판(30) 상에 N- 에피층(32)을 형성하고 상기 에피층(32)의 표면에 열산화공정으로 실리콘산화막(34)을 성장시킨 다음, 통상의 이온주입공정으로 상기 에피층(32)의 표면 영역에 소정의 깊이로 P형의 불순물층(36)을 형성하고 상기 실리콘산화막(34) 표면에 실리콘질화막(38)을 침적한 후 통상의 사진 및 식각공정으로 상기 실리콘질화막(38)을 제거하여, 도 2b 에 도시된 바와 같이 윈도우(40)를 형성한 다음 로커스(LOCOS)공정을 실시하여, 도 2c 에 도시된 바와 같이, 상기 윈도우(40) 영역의 반도체 기판을 산화시켜 두꺼운 필드산화막(42)을 성장시키는 동시에 상기 P형의 불순물을 반도체 기판 내부로 확산시켜 소정의 깊이로 P형 반도체층(44)을 형성한다.

통상의 사진 및 식각공정으로 게이트가 형성될 영역에 존재하는 실리콘질화막(38)과 실리콘산화막(34)을 제거한 후 상기 게이트 영역의 반도체 기판을 식각하여 상기 N- 에피층(32)에 이르는 트렌치를 형성한 다음 열산화공정을 실시하여 상기 트렌치 영역의 표면에 게이트산화막(46)을 형성하고 게이트전극용 폴리실리콘막을 침적시켜 상기 트렌치 영역을 채운 후 N형의 불순물을 확산시켜 상기 폴리실리콘막을 N+ 불순물층으로 만든 다음 상기 폴리실리콘막의 표면을 상기 실리콘질화막(38)이 노출될 때까지 폴리싱하여 도 2d 와 같이 게이트전극(48)을 형성한다.

상기 실리콘질화막(38)을 모두 제거하고 상기 필드산화막(42)과 상기 폴리실리콘막 게이트전극(48)을 마스크로 하는 셀프 얼라인 방식으로 상기 P형의 반도체층(44) 표면에 N형의 불순물을 주입하여, 도 2e 에 도시된 바와 같이, N+ 반도체층(50)을 형성한다.

반도체 기판의 표면에 존재하는 실리콘산화막을 모두 제거한 후 다시 실리콘산화막(54)을 얇게 성장시킨 다음 PSG(Phosphorous-doped Silicon Glass) 등의 절연막(56)을 침적한다. 이어서 사진공정으로 상기 N+ 반도체층(50) 영역과 상기 게이트 전극(48) 영역을 마스킹한 후 P형의 불순물 이온을 주입하여 P+ 반도체층(52)을 형성한다. 이때 이온 주입되는 깊이는 N+ 반도체층(50) 영역보다 깊게 되도록 이온주입 에너지를 조절한다. 이어서 주입된 불순물을 활성화시키고 소정의 깊이로 확산되도록 통상의 확산 기술을 사용하여 열처리를 한다.

이후 통상적인 금속배선 공정이 이루어지는데, 본 발명의 방법에서는 셀프 얼라인되어 콘택이 이미 형성되어 있기 때문에 금속전극을 연결하기 위한 콘택 형성 공정이 필요없게 된다. 따라서 금속전극 형성을 위한 알루미늄(Si 1% 함유)을 소정의 두께로 증착한 후 통상의 사진 및 식각 공정으로 전극을 선택적으로 형성하고 열처리를 실시하여 합금화하면 도 1 과 같은 트렌치 게이트 구조를 갖는 모스페트를 쉽게 제조할 수 있는 셀프 얼라인된 본 발명의 공정이 완료된다.

또한, 본 발명의 트렌치 게이트 구조를 갖는 반도체 장치 제조방법은 절연 게이트 바이폴라 트랜지스터의 제조에도 적용할 수 있다.

따라서, 본 발명은 트렌치 게이트 구조를 갖는 반도체 장치를 4-5개의 마스크를 사용하여 제조할 수 있기 때문에 제조원가가 크게 절감되고 셀프 얼라인 기술을 이용하므로 제조공정상 발생할 수 있는 각 박막층간의 미스 얼라인 등에 의한 불량을 최소화하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (2)

1. 트렌치 게이트 구조를 갖는 반도체 장치 제조방법에 있어서, 반도체 기판 표면의 소정 영역에 선택적으로 열산화공정을 실시하여 소정의 두께를 갖는 복수개의 필드산화막을 형성하는 단계; 상기 필드산화막 영역과 이격된 게이트 형성 예정 영역의 반도체 기판을 소정의 깊이로 식각하여 트렌치 구조를 형성하는 단계; 상기 트렌치 영역의 표면에 게이트 절연막을 형성하고 상기 트렌치 내부에 선택적으로 도전막을 형성하는 단계; 상기 필드산화막과 상기 도전막을 마스크로 하는 셀프 얼라인 공정으로 상기 필드산화막과 상기 도전막 사이의 반도체 기판 영역에 제 1 도전형 반도체층을 형성하는 단계; 및 상기 필드산화막을 제거하고 상기 도전막과 상기 제 1 도전형 반도체층 영역을 마스킹하고 불순물 이온을 주입하여 상기 필드산화막이 제거된 영역에 제 2 도전형 반도체층을 형성하는 단계를 구비함을 특징으로 반도체 장치 제조방법.
2. 제 1 항에 있어서, 제 1 도전형 물질은 N형 불순물인 것을 특징으로 하는 반도체 장치 제조방법.