JP2005057028A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2005057028A JP2005057028A JP2003285628A JP2003285628A JP2005057028A JP 2005057028 A JP2005057028 A JP 2005057028A JP 2003285628 A JP2003285628 A JP 2003285628A JP 2003285628 A JP2003285628 A JP 2003285628A JP 2005057028 A JP2005057028 A JP 2005057028A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- type base
- base region
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】IGBTのラッチアップを容易に抑制することが困難であった。
【解決手段】トレンチ5を有する半導体基板1には、P+型コレクタ領域8とN+型バッファ領域9と第1及び第2の領域10a、10bから成るN型ベース領域10と第1及び第2の部分11a、11bから成るP型ベース領域11とエミッタ領域12とが形成されている。トレンチ5の中にゲート絶縁膜6とゲート電極4とが設けられている。エミッタ電極2はエミッタ領域12とP型ベース領域11の第2の部分11bとに接続されている。P型ベース領域11の第1の部分11aはトレンチ5よりも浅く形成され、第2の部分11bはトレンチ5よりも深く形成されている。N型ベース領域10はN-型の第1の領域10aとこれよりも不純物濃度の高いN型の第2の領域10bとから成る。
【選択図】図2
【解決手段】トレンチ5を有する半導体基板1には、P+型コレクタ領域8とN+型バッファ領域9と第1及び第2の領域10a、10bから成るN型ベース領域10と第1及び第2の部分11a、11bから成るP型ベース領域11とエミッタ領域12とが形成されている。トレンチ5の中にゲート絶縁膜6とゲート電極4とが設けられている。エミッタ電極2はエミッタ領域12とP型ベース領域11の第2の部分11bとに接続されている。P型ベース領域11の第1の部分11aはトレンチ5よりも浅く形成され、第2の部分11bはトレンチ5よりも深く形成されている。N型ベース領域10はN-型の第1の領域10aとこれよりも不純物濃度の高いN型の第2の領域10bとから成る。
【選択図】図2
Description
本発明は、トレンチゲート構造を有する絶縁ゲート型バイポーラトランジスタ即ちIGBTに関する。
従来のトレンチゲート構造を有するIGBTは、図1に示すように半導体基板1と、エミッタ電極2と、コレクタ電極3と、ゲート電極4と、凹部又は溝から成るトレンチ5の壁面に設けられたゲート絶縁膜6と、層間絶縁膜7とを有している。
半導体基板1は、P+型コレクタ領域8と、N+型バッファ領域9と、N-型ドリフト領域10と、P型ベース領域11と、N型エミッタ領域12とを有する。なお、N-型ドリフト領域10、又はN-型ドリフト領域10とN+型バッファ領域9との組み合せをN型ベース領域と呼ぶこともできる。
トレンチ5は半導体基板1の一方の主面13から他方の主面14に向って延びており且つP型ベース領域11よりも深く形成されている。導電性を有する多結晶シリコン等から成るゲート電極4はゲート絶縁膜6を介してトレンチ5の壁面に対向している。P型ベース領域11はトレンチ5に露出しているので、P型ベース領域11のトレンチ5に沿った部分がチャネル部分となる。
半導体基板1の一方の主面13のトレンチ5の相互間にエミッタ領域12の側面とP型ベース領域11とを露出させるための凹部15が形成されている。エミッタ電極2は凹部15を埋めるように配置され、エミッタ領域12及びP型ベース領域11に接続されている。コレクタ電極3は半導体基板1の他方の主面14に配置され、P型コレクタ領域8に接続されている。
このIGBTのゲート電極4にエミッタ電極2よりも高い電圧を印加すると、P型ベース領域11のトレンチ5に沿う部分にNチャネルが形成され、コレクタ電極3とエミッタ電極2との間に電流が流れる。この時、周知のようにP+型コレクタ領域8からN+型バッファ領域9を介してN-型ドリフト領域10に正孔が注入され、ドリフト領域10に伝導度変調が生じ、N-型ドリフト領域10の抵抗値が比較的低くなる。このため、N-型ドリフト領域10を設けて高耐化されているにも拘らず、オン抵抗の小さいIGBTを提供することができる。上述のようなIGBTは例えば次の特許文献1で公知である。
特開2002-76342号公報
ところで、負荷が短絡した状態でIGBTが何らかの理由でオン状態となり、IGBTに過大な電流が流れると、結果としてIGBTが破壊する。所定の条件下でIGBTの負荷を短絡した状態でIGBTのチャネルに電流が流れ始めてからIGBTが破壊に至るまでの時間は負荷短絡耐量と呼ばれ、IGBTの性能を表す目安の1つとされている。この負荷短絡耐量が大きいほど、IGBTの回路設計の自由度が高くなり、IGBTが使い易くなる。図1のトレンチゲート型IGBTでは、ホール電流(正孔電流)の多くがトレンチ5沿いに流れる。そのため、負荷が短絡した時のように、大電流がIGBTに流れ込んだ時には、このトレンチ5沿いの部分での電流密度が増加し、サイリスタ動作(ラッチアップ)を起こしてIGBTが破壊し易い。このラッチアップを効果的に防止できるトレンチゲート構造のIGBTは実用化されていない。
そこで、本発明の第1の目的は、トレンチ沿いにおける電流密度増大を抑制して、ラッチアップを良好に防止できるトレンチゲート構造を有する絶縁ゲート型バイポーラトランジスタを提供することにある。
また、本発明の第2の目的は、低いオン抵抗即ち動作抵抗が得られるトレンチゲート構造を有する絶縁ゲート型バイポーラトランジスタを提供することにある。
また、本発明の第2の目的は、低いオン抵抗即ち動作抵抗が得られるトレンチゲート構造を有する絶縁ゲート型バイポーラトランジスタを提供することにある。
上記課題を解決し、上記第1の目的を達成するための本発明は、一方及び他方の主面を有し且つ前記一方の主面にトレンチを有する半導体基板と、前記一方の主面に配置されたエミッタ電極と、前記他方の主面に配置されたコレクタ電極と、前記トレンチの壁面に配置された絶縁膜と、前記トレンチの中に配置されたゲート電極とを有する絶縁ゲート型バイポーラトランジスタにおいて、
前記半導体基板が、前記他方の主面に露出するように配置された第1導電型(例えばP型)のコレクタ領域と、前記コレクタ領域に隣接配置された第2導電型(例えばN型)ベース領域と、前記第2導電型ベース領域に隣接配置された第1導電型(例えばP型)ベース領域と、前記第1導電型ベース領域に隣接配置され且つ前記一方の主面に露出している第2導電型のエミッタ領域とを有し、
前記トレンチは、前記一方の主面から前記第2導電型ベース領域に至る深さを有し、
前記トレンチの壁面に前記エミッタ領域、前記第1導電型ベース領域及び前記第2導電型ベース領域が露出し、
前記第1導電型ベース領域が前記トレンチの壁面に隣接配置され且つ前記トレンチよりも浅く形成された第1の部分と、前記第1の部分に隣接配置され且つ前記トレンチよりも深く形成された第2の部分とを有し、
前記エミッタ電極が前記エミッタ領域と前記第1導電型ベース領域の前記第2の部分とに接続され、
前記コレクタ電極が前記コレクタ領域に接続されていることを特徴とする絶縁ゲート型バイポーラトランジスタに係わるものである。
前記半導体基板が、前記他方の主面に露出するように配置された第1導電型(例えばP型)のコレクタ領域と、前記コレクタ領域に隣接配置された第2導電型(例えばN型)ベース領域と、前記第2導電型ベース領域に隣接配置された第1導電型(例えばP型)ベース領域と、前記第1導電型ベース領域に隣接配置され且つ前記一方の主面に露出している第2導電型のエミッタ領域とを有し、
前記トレンチは、前記一方の主面から前記第2導電型ベース領域に至る深さを有し、
前記トレンチの壁面に前記エミッタ領域、前記第1導電型ベース領域及び前記第2導電型ベース領域が露出し、
前記第1導電型ベース領域が前記トレンチの壁面に隣接配置され且つ前記トレンチよりも浅く形成された第1の部分と、前記第1の部分に隣接配置され且つ前記トレンチよりも深く形成された第2の部分とを有し、
前記エミッタ電極が前記エミッタ領域と前記第1導電型ベース領域の前記第2の部分とに接続され、
前記コレクタ電極が前記コレクタ領域に接続されていることを特徴とする絶縁ゲート型バイポーラトランジスタに係わるものである。
なお、第2導電型ベース領域は、一般にドリフト領域と呼ばれている第1の領域と、この第1の領域と第1導電型ベース領域との間に配置され且つ第1の領域よりも高い第2導電型不純物濃度を有している第2の領域とを含むものであることが望ましい。第2導電型ベース領域に第2の領域を設ける構成は、第1導電型ベース領域が第1の部分と第2の部分とを有すか否かに拘らず採用することができる。
また、半導体基板におけるコレクタ領域と第2導電型のベース領域との間に第2導電型を有し且つ第2導電型のベース領域よりも高い不純物濃度を有するバッファ領域が配置されていることが望ましい。
また、第2導電型のベース領域とバッファ領域とのいずれか一方又は両方を半導体基板の他方の主面に露出させ、コレクタ電極に接続することができる。
また、半導体基板におけるコレクタ領域と第2導電型のベース領域との間に第2導電型を有し且つ第2導電型のベース領域よりも高い不純物濃度を有するバッファ領域が配置されていることが望ましい。
また、第2導電型のベース領域とバッファ領域とのいずれか一方又は両方を半導体基板の他方の主面に露出させ、コレクタ電極に接続することができる。
請求項1及び2の発明によれば、第1導電型ベース領域の第2の部分が設けられ、この第2の部分の深さがトレンチよりも深く設定されているので、トレンチ近傍の正孔(ホール)電流密度の増大を抑えてラッチアップを良好に防止することができる。即ち、第2導電型のベース領域と第1導電型のベース領域の第1の部分との界面に直交する方向の第1の電界が生じるのみでなく、第2導電型のベース領域と第1導電型のベース領域の第2の部分との界面に直交する方向の第2の電界も生じ、負荷短絡時等における大電流が第2の電界の領域にも流れ、トレンチ近傍の第1の電界の領域の正孔(ホール)電流を抑制してラッチアップを防ぐことができる。
請求項2及び3の発明によれば、第1導電型ベース領域に隣接して第2導電型不純物濃度の高い第2の領域が設けられているので、第1の領域の少数キャリア(例えば正孔)の第1導電型ベース領域への吸い込みを抑制し、第1の領域に少数キャリアを十分に蓄積して伝導度変調を良好に達成できる。これにより、オン抵抗を十分に低くすることができる。
請求項2の発明によれば、ラッチアップ防止とオン抵抗の低減との両方を良好に達成できる。
請求項2及び3の発明によれば、第1導電型ベース領域に隣接して第2導電型不純物濃度の高い第2の領域が設けられているので、第1の領域の少数キャリア(例えば正孔)の第1導電型ベース領域への吸い込みを抑制し、第1の領域に少数キャリアを十分に蓄積して伝導度変調を良好に達成できる。これにより、オン抵抗を十分に低くすることができる。
請求項2の発明によれば、ラッチアップ防止とオン抵抗の低減との両方を良好に達成できる。
次に、図2〜図4を参照して本発明の実施形態を説明する。なお、図2〜図4の各部の幾何学的寸法の大小関係は必ずしも正確に示されておらず、理解を容易にするために概略的に示されている。
本発明に従う実施例1の絶縁ゲート型バイポーラトランジスタ即ちIGBTは、多数のセルの集合体から成る。多数のセルは同一構造を有するので図2には1つのセル部分のみが示されている。
図2のIGBTは図1のIGBTと同様に、シリコン半導体基板1と、エミッタ電極2と、コレクタ電極3と、ゲート電極4と、凹部又は溝から成るトレンチ5の壁面に設けられたゲート絶縁膜6と、層間絶縁膜7とを有している。
半導体基板1は、一方の主面13と他方の主面14との間にP+型コレクタ領域8と、N+型バッファ領域9と、第2導電型ベース領域としてのN型ベース領域10と、第1導電型ベース領域としてのP型ベース領域11と、N型エミッタ領域12とを有している。N型ベース領域10は第1及び第2の領域10a、10bの組み合せから成る。P型ベース領域11は第1及び第2の部分11a、11bの組み合せから成る。
P+型コレクタ領域8は半導体基板1の他方の主面14に露出し、その下面に配置されているコレクタ電極3に電気的に接続されている。P+型コレクタ領域8は、順方向バイアス時に正孔を供給し、N型ベース領域11の第1及び第2の領域11a、11bに周知の伝導度変調を起こさせる機能を有する。このP+型コレクタ領域8は、後述のN+型バッファ領域9をエピタキシャル成長等させるための基板となる。
P+型コレクタ領域8に隣接配置されたN+型バッファ領域9は、P+型コレクタ領域8上の周知のエピタキシャル成長法によって形成されたものであり、その上に形成されているN型ベース領域10の第1及び第2の領域10a、10bよりも不純物濃度(ドナー濃度)が高く設定されている。このN+型バッファ領域9は、P+型コレクタ領域8からN型ベース領域11に注入される正孔注入量を抑制し、ラッチアップ等を起こり難くする機能を有する。なお、N+型バッファ領域9は、P+型コレクタ領域8を構成するP型半導体基板にN型不純物を拡散して形成しても良い。また、N+型バッファ領域9をN型ベース領域10の一部と考えることもできる。IGBTの原理的構成ではN+型バッファ領域9を省くことができる。この場合にはN型ベース領域10をP+型コレクタ領域8に直接に隣接させる。
N型ベース領域10はN-型の第1の領域10aとN型の第2の領域10bとから成り、N+型バッファ領域9の上に周知のエピタキシャル成長法によって形成されている。N+型バッファ領域9に隣接配置されたN-型の第1の領域10aはドリフト領域とも呼ぶことができる半導体層であって、バッファ領域9及び第2の領域10bよりも低い不純物濃度(ドナー濃度)を有し、IGBTの高耐圧化に寄与している。N型ベース領域10のN型の第2の領域10bは、第1の領域10aとP型ベース領域11との間に配置されている。従って、第1及び第2の領域10a、10bの界面は一方の主面13を基準にしてP型ベース領域11及びトレンチ5よりも深い位置に配置されている。N型の第2の領域10bはN+型バッファ領域9よりも低い不純物濃度(ドナー濃度)を有する。本実施例では、第1及び第2の領域10a、10bが周知のエピタキシャル成長法によって形成されているため、第1の領域10aと第2の領域10bの界面は、その不純物濃度が階段状に変化する界面として認識できる。
P型ベース領域11は第1及び第2の部分11a、11bを有し、N型ベース領域10に隣接配置され、エピタキシャル層から成るN型ベース領域10の第2の領域10bにP型不純物を拡散することによって形成されている。P型の第1の部分11aはトレンチ5の壁面に露出するように配置され且つ半導体基板1の一方の主面13を基準にしてトレンチ5よりも浅く形成されている。P型の第2の部分11bは、第1の部分11aよりもトレンチ5から離れた位置に配置され且つトレンチ5よりも深く形成されている。この実施例では、第2の部分11bを拡散によって形成しているので、一方の主面13からこの先端までを第2の部分11bとしたが、図2で点線で示す第1の部分11aとN型ベース領域10の第2の領域10bとの界面の延長線よりもN型の第2の領域10b側に突出している部分を第2の部分11bと呼ぶこともできる。
P型の第1の部分11aのトレンチ5に露出する面はゲート絶縁膜6を介してゲート電極4に対向しているので、ゲート電極4にIGBTをオンにするためのゲート電圧が印加されると、P型の第1の部分11aのトレンチ近傍領域にNチャネルが形成される。従って、第1の部分11aをチャネル形成領域と呼ぶこともできる。
第2の部分11bの先端は、一方の主面13を基準にしてトレンチ5の深さ位置とN型の第1及び第2の領域10a、10bの界面の深さ位置との間に配置されている。また、図3に示すように平面形状環状のパターンを有する第1の部分11aの中央に配置されているので、IGBTの正孔(ホール)電流が第1の部分11aに集中することを防いで第2の部分11b側にバイパスさせ、ラッチアップ即ちサイリスタ動作を抑制する機能を有する。このラッチアップ防止を良好に達成するために、P型の第2の部分11bのトレンチ5の底面よりも下方に突出する部分の長さ(深さ)を0.5μm以上にすることが望ましい。P型の第2の部分11bがN型の第2の領域10bに突出しているので、P型の第2の部分11bとN型の第1の領域10aとの間隔がP型の第1の部分11aとN型の第1の領域10aとの間隔よりも狭くなっている。第2の部分11bは図示が省略されているIGBTの半導体基板1の一方の主面13の外周側領域に設けられる周知のFLR(フィールドリミッティングリング)と同一の不純物拡散工程で形成され、且つその不純物濃度及び拡散の深さがFLRと同一にされている。このため、特別な工程及びコストの上昇を伴なわないで第2の部分11bを形成することができる。P型ベース領域11の第1及び第2の部分11a、11bのP型不純物濃度は任意に決定できる。
N型エミッタ領域12は、P型ベース領域11の第1及び第2の部分11a、11bにN型不純物を拡散して形成されたものであり、その上面は半導体基板1の一方の主面13に露出している。また、エミッタ領域12の下面はP型ベース領域11の第1及び第2の領域11a、11bに接触している。エミッタ領域12の不純物濃度(ドナー濃度)は、N型ベース領域10の第1及び第2の領域10a、10bの不純物濃度よりも高く設定されている。エミッタ領域12の側面はトレンチ5の壁面に露出している。
トレンチ5は、周知の異方性エッチングによって形成されたものであり、半導体基板1の一方の主面13に格子状に形成されている。トレンチ5は、半導体基板1の一方の主面から他方の主面方向に向かって垂直に切り立って形成された側面と、半導体基板1の一方の主面13に平行な底面とを有している。既に説明したように、トレンチ5は、P型ベース領域11の第1の部分11aよりも深く、第2の部分11bよりも浅く形成されている。なお、トレンチ5を平面形状において環状又はストライプ状等に形成することもできる。
半導体基板1の一方の主面13のトレンチ5で囲まれた領域の中央に凹部15が形成されている。この凹部15は、トレンチ5よりも浅く形成されており、その底面にはP型ベース領域11の第2の部分11bが露出している。また、凹部15はエミッタ領域12よりも深く形成されているため、凹部15の側面にはエミッタ領域12と第2の部分11bが露出している。この結果、この凹部15に形成されたエミッタ電極2はエミッタ領域12と第2の部分11bとに接触している。なお、エミッタ領域12の上面にエミッタ電極2を接続することもできる。
シリコン酸化膜等から成るゲート絶縁膜6は、トレンチ5の側面と底面に形成され更に半導体基板1の一方の主面13側まで延伸し、エミッタ領域12の上面も被覆している。
ゲート電極4は、導電性ポリシリコン膜等によって形成されており、図示のようにトレンチ5内に埋設されている。ゲート電極4は、P型ベース領域11の第1の部分11aのトレンチ5に接する部分にチャネルが形成されるように、第1の領域11aの厚み方向全体にゲート絶縁膜6を介して対向している。また、ゲート電極4は図示されていない周知のゲート電極パッドに接続されている。
エミッタ電極2はエミッタ領域12とP型の第2の部分11bとに低抵抗性接触で電気的に接続されるように凹部15が形成された部分と複数のセルを接続する部分とを有する。従って、エミッタ電極2は、図示のようにトレンチ5内に形成されたゲート電極4の上を横切る部分を有するが、この部分とゲート電極4とは層間絶縁膜7によって電気的に絶縁されている。
このIGBTのゲート電極4にエミッタ電極2よりも高い電圧を印加すると、P型ベース領域11のトレンチ5に沿う第1の部分11aにNチャネルが形成され、ドレイン電極3とエミッタ電極2との間に電流が流れる。この時、周知のようにP+型コレクタ領域8からN+型バッファ領域9を介してN型ベース領域10にホールが注入され、N型ベース領域10に伝導度変調が生じ、N型ベース領域10の抵抗値が比較的低くなる。このため、N型ベース領域10を設けて高耐圧化されているにも拘らず、オン抵抗が比較的小さいIGBTを提供することができる。
本実施例のIGBTは従来のIGBTの効果の他に、次に示す効果を有する。
(1)トレンチ5沿いに流れる正孔電流の電流密度増大を抑制し、ラッチアップを良好に防止することができる。即ち、トレンチ5の間に形成されたP型ベース領域11のトレンチ5から離間した中央側にP型の第2の部分11bを形成し、このP型の第2の部分11bの深さをトレンチ5よりも深くした。この結果、図2に示すように、トレンチ5近傍のN型ベース領域10の第2の領域10bとP型の第1の部分11aとの界面に対してほぼ直交する方向に伸びる第1の電界E1 と共に、N型ベース領域10の第2の領域10bとP型ベース領域11の第2の部分11bとの界面に対してほぼ直交する方向に伸びる第2の界面E2 が発生する。このため、第2の電界E2と同一方向の電流が増大し、P型コレクタ領域8からバッファ領域9及びN型ベース領域10を介してP型ベース領域11に流れ込む正孔電流における第1の部分11aに流れ込む割合に対して第2の部分11bに流れ込む割合を増大させることができ、第1の部分11aの電流密度の増大を抑制することができる。この結果、IGBTに接続された負荷が短絡した時のように、大電流がIGBTに流れ込んだ時に、このトレンチ5沿いの第1の部分11aでの電流密度の上昇が抑制され、サイリスタ動作即ちラッチアップが生じ難くなる。
なお、P型ベース領域11の第2の部分11bの深さをトレンチ5よりも浅くした場合には、上述の第2の電界E2 が発生し難いため、トレンチ5沿いの第1の部分11aでの電流密度の上昇が抑制できず、サイリスタ動作即ちラッチアップが生じ易くなる。
(2)IGBTの動作抵抗即ちオン抵抗が低くなる。即ち、本実施例のIGBTでは、N型ベース領域10に相対的に不純物濃度の高い第2の領域10bを形成し、P型ベース領域11の第2の部分11bに隣接するN型ベース領域10の不純物濃度を増大させている。このため、相対的に不純物濃度の低いN型の第1の領域10a内に十分な量の正孔を蓄積することができ、伝導度変調が良好に得られる。この結果、ラッチアップが良好に防止されると共に、IGBTのオン抵抗も十分に低くできる。
なお、相対的に不純物濃度の高いN型の第2の領域10bを形成しない場合には、コレクタ領域8から注入された正孔の多くがP型ベース領域11の第2の部分11bに吸い込まれ、N型ベース領域10の伝導度変調が良好に得られず、結果としてオン抵抗が増大してしまう。N型の第2の領域10bによるオン抵抗の低減効果は、P型ベース領域11の第2の部分11bを設けない場合にも得ることができる。
(3)P型ベース領域11の第2の部分11bはFLRと同時に形成するので、工程の増加及びコストの上昇を抑えることができる。
(1)トレンチ5沿いに流れる正孔電流の電流密度増大を抑制し、ラッチアップを良好に防止することができる。即ち、トレンチ5の間に形成されたP型ベース領域11のトレンチ5から離間した中央側にP型の第2の部分11bを形成し、このP型の第2の部分11bの深さをトレンチ5よりも深くした。この結果、図2に示すように、トレンチ5近傍のN型ベース領域10の第2の領域10bとP型の第1の部分11aとの界面に対してほぼ直交する方向に伸びる第1の電界E1 と共に、N型ベース領域10の第2の領域10bとP型ベース領域11の第2の部分11bとの界面に対してほぼ直交する方向に伸びる第2の界面E2 が発生する。このため、第2の電界E2と同一方向の電流が増大し、P型コレクタ領域8からバッファ領域9及びN型ベース領域10を介してP型ベース領域11に流れ込む正孔電流における第1の部分11aに流れ込む割合に対して第2の部分11bに流れ込む割合を増大させることができ、第1の部分11aの電流密度の増大を抑制することができる。この結果、IGBTに接続された負荷が短絡した時のように、大電流がIGBTに流れ込んだ時に、このトレンチ5沿いの第1の部分11aでの電流密度の上昇が抑制され、サイリスタ動作即ちラッチアップが生じ難くなる。
なお、P型ベース領域11の第2の部分11bの深さをトレンチ5よりも浅くした場合には、上述の第2の電界E2 が発生し難いため、トレンチ5沿いの第1の部分11aでの電流密度の上昇が抑制できず、サイリスタ動作即ちラッチアップが生じ易くなる。
(2)IGBTの動作抵抗即ちオン抵抗が低くなる。即ち、本実施例のIGBTでは、N型ベース領域10に相対的に不純物濃度の高い第2の領域10bを形成し、P型ベース領域11の第2の部分11bに隣接するN型ベース領域10の不純物濃度を増大させている。このため、相対的に不純物濃度の低いN型の第1の領域10a内に十分な量の正孔を蓄積することができ、伝導度変調が良好に得られる。この結果、ラッチアップが良好に防止されると共に、IGBTのオン抵抗も十分に低くできる。
なお、相対的に不純物濃度の高いN型の第2の領域10bを形成しない場合には、コレクタ領域8から注入された正孔の多くがP型ベース領域11の第2の部分11bに吸い込まれ、N型ベース領域10の伝導度変調が良好に得られず、結果としてオン抵抗が増大してしまう。N型の第2の領域10bによるオン抵抗の低減効果は、P型ベース領域11の第2の部分11bを設けない場合にも得ることができる。
(3)P型ベース領域11の第2の部分11bはFLRと同時に形成するので、工程の増加及びコストの上昇を抑えることができる。
次に、図4に示す実施例2のIGBTを説明する。但し、図4において図2と実質的に同一の部分には同一の符号を付してその説明を省略する。
図4のIGBTは、P型コレクタ領域8とバッファ領域9とN型ベース領域10のN-型の第1の領域10aのパターンを変形し、この他は図2と同一に形成したものである。図4のP型コレクタ領域8は断面形状で島状に形成され、N+型バッファ領域9はP型コレクタ領域8を囲むように配置され、ドリフト領域とも呼ぶことができるN-型の第1の領域10aは半導体基板1の他方の主面14に露出している。従って、P型コレクタ領域8とN+型バッファ領域9とN-型の第1の領域10aとが他方の主面14でコレクタ電極3に接続されている。なお、図4の点線16で示す位置よりも下側にP型又はP+型半導体領域を形成し、N+型バッファ領域9及びN-型の第1の領域10aを他方の主面14に露出させない構成に変形することもできる。
実施例2及びこの変形例においても図2の実施例1と同一の効果を得ることができる。
本発明は半導体スイッチング素子としてのIGBTの特性向上に寄与する。
1 半導体基板
2 エミッタ電極
3 コレクタ電極
4 ゲート電極
5 トレンチ
6 ゲート絶縁膜
7 層間絶縁膜
8 P+型コレクタ領域
9 N+型バッファ領域
10 N型ベース領域
10a 第1の領域(ドリフト領域)
10b 第2の領域
11 P型ベース領域
11a 第1の部分
11b 第2の部分
2 エミッタ電極
3 コレクタ電極
4 ゲート電極
5 トレンチ
6 ゲート絶縁膜
7 層間絶縁膜
8 P+型コレクタ領域
9 N+型バッファ領域
10 N型ベース領域
10a 第1の領域(ドリフト領域)
10b 第2の領域
11 P型ベース領域
11a 第1の部分
11b 第2の部分
Claims (5)
- 一方及び他方の主面を有し且つ前記一方の主面にトレンチを有する半導体基板と、前記一方の主面に配置されたエミッタ電極と、前記他方の主面に配置されたコレクタ電極と、前記トレンチの壁面に配置された絶縁膜と、前記トレンチの中に配置されたゲート電極とを有する絶縁ゲート型バイポーラトランジスタにおいて、
前記半導体基板が、前記他方の主面に露出するように配置された第1導電型のコレクタ領域と、前記コレクタ領域に隣接配置された第2導電型ベース領域と、前記第2導電型ベース領域に隣接配置された第1導電型ベース領域と、前記第1導電型ベース領域に隣接配置され且つ前記一方の主面に露出している第2導電型のエミッタ領域とを有し、
前記トレンチは、前記一方の主面から前記第2導電型ベース領域に至る深さを有し、
前記トレンチの壁面に前記エミッタ領域、前記第1導電型ベース領域及び前記第2導電型ベース領域が露出し、
前記第1導電型ベース領域が前記トレンチの壁面に隣接配置され且つ前記トレンチよりも浅く形成された第1の部分と、前記第1の部分に隣接配置され且つ前記トレンチよりも深く形成された第2の部分とを有し、
前記エミッタ電極が前記エミッタ領域と前記第1導電型ベース領域の前記第2の部分とに接続され、
前記コレクタ電極が前記コレクタ領域に接続されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 前記第2導電型のベース領域は、前記コレクタ領域側に配置された第1の領域と、前記第1導電型のベース領域と前記第1の領域との間に配置され且つ前記第1の領域よりも高い第2導電型不純物濃度を有している第2の領域とを備えていることを特徴とする請求項1記載の絶縁ゲート型バイポーラトランジスタ。
- 一方及び他方の主面を有し且つ前記一方の主面にトレンチを有する半導体基板と、前記一方の主面に配置されたエミッタ電極と、前記他方の主面に配置されたコレクタ電極と、前記トレンチの壁面に配置されたゲート絶縁膜と、前記トレンチの中に配置されたゲート電極とを有する絶縁型バイポーラトランジスタにおいて、
前記半導体基板が、前記他方の主面に露出するように配置された第1導電型のコレクタ領域と、前記コレクタ領域に隣接配置された第2導電型ベース領域と、前記第2導電型ベース領域に隣接配置された第1導電型ベース領域と、前記第1導電型ベース領域に隣接配置され且つ前記一方の主面に露出している第2導電型のエミッタ領域とを有し、
前記トレンチは前記一方の主面から前記第2導電型ベース領域に至る深さを有し、
前記トレンチの壁面に前記エミッタ領域、前記第1導電型ベース領域及び前記第2導電型ベース領域が露出し、
前記第2導電型ベース領域は、前記コレクタ領域側に配置された第1の領域と、前記第1導電型ベース領域と前記第1の領域との間に配置され且つ前記第1の領域よりも高い第2導電型不純物濃度を有している第2の領域とを備えており、
前記第1導電型ベース領域は前記トレンチよりも浅く形成され、
前記エミッタ電極が前記エミッタ領域と前記第1導電型ベース領域とに接続され、
前記コレクタ電極が前記コレクタ領域に接続されていることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 更に、前記コレクタ領域と前記第2導電型ベース領域との間に第2導電型を有し且つ前記第2導電型ベース領域よりも高い不純物濃度を有するバッファ領域が配置されていることを特徴とする請求項1又は2又は3記載の絶縁ゲート型バイポーラトランジスタ。
- 前記第2導電型ベース領域の一部が前記他方の主面に露出し、前記コレクタ電極に接続されていることを特徴とする請求項1又は2又は3又は4記載の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003285628A JP2005057028A (ja) | 2003-08-04 | 2003-08-04 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003285628A JP2005057028A (ja) | 2003-08-04 | 2003-08-04 | 絶縁ゲート型バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057028A true JP2005057028A (ja) | 2005-03-03 |
Family
ID=34365198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003285628A Pending JP2005057028A (ja) | 2003-08-04 | 2003-08-04 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057028A (ja) |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042954A (ja) * | 2005-08-04 | 2007-02-15 | Nec Electronics Corp | 半導体装置 |
WO2007069571A1 (ja) | 2005-12-14 | 2007-06-21 | Sanken Electric Co., Ltd. | トレンチ構造半導体装置 |
JP2007311627A (ja) * | 2006-05-19 | 2007-11-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2008047772A (ja) * | 2006-08-18 | 2008-02-28 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
KR100902585B1 (ko) | 2007-12-28 | 2009-06-11 | 주식회사 동부하이텍 | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 |
JP2010050307A (ja) * | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011044513A (ja) * | 2009-08-20 | 2011-03-03 | National Institute Of Advanced Industrial Science & Technology | 炭化珪素半導体装置 |
JP2012244042A (ja) * | 2011-05-23 | 2012-12-10 | Sanken Electric Co Ltd | 半導体装置 |
CN103151371A (zh) * | 2013-03-05 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种晶圆结构以及应用其的功率器件 |
JP2013145770A (ja) * | 2012-01-13 | 2013-07-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
CN104124271A (zh) * | 2013-04-28 | 2014-10-29 | 三垦电气株式会社 | 半导体装置 |
JP2015179720A (ja) * | 2014-03-19 | 2015-10-08 | サンケン電気株式会社 | 半導体装置 |
JP2016012581A (ja) * | 2014-06-27 | 2016-01-21 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
JP2017152579A (ja) * | 2016-02-25 | 2017-08-31 | 株式会社東芝 | 半導体装置 |
JP2017168520A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
CN107516669A (zh) * | 2017-08-07 | 2017-12-26 | 电子科技大学 | 一种igbt器件 |
JP2018046053A (ja) * | 2016-09-12 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2019050434A (ja) * | 2019-01-04 | 2019-03-28 | 株式会社東芝 | 半導体装置 |
US10559682B2 (en) | 2017-06-15 | 2020-02-11 | Fuji Electric Co., Ltd. | Semiconductor apparatus and semiconductor apparatus manufacturing method |
JP2022020769A (ja) * | 2011-08-24 | 2022-02-01 | ローム株式会社 | 半導体装置 |
US11557672B2 (en) | 2011-08-24 | 2023-01-17 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
WO2024027357A1 (zh) * | 2022-08-04 | 2024-02-08 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极晶体管及其制造方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5772365A (en) * | 1980-08-25 | 1982-05-06 | Itt | High voltage semiconductor switch |
JPS60153163A (ja) * | 1983-12-16 | 1985-08-12 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | バイポ―ラトランジスタ―電界効果トランジスタ組合せ装置 |
JPS6459868A (en) * | 1987-08-29 | 1989-03-07 | Fuji Electric Co Ltd | Semiconductor device having insulating gate |
JPH01225166A (ja) * | 1988-03-03 | 1989-09-08 | Fuji Electric Co Ltd | 伝導度変調型mosfetの製造方法 |
JPH01258473A (ja) * | 1988-04-08 | 1989-10-16 | Fuji Electric Co Ltd | 伝導度変調型mosfetの製造方法 |
JPH02100368A (ja) * | 1988-10-06 | 1990-04-12 | Fuji Electric Co Ltd | 縦型絶縁ゲート型トランジスタ |
JPH08298321A (ja) * | 1995-04-27 | 1996-11-12 | Nippondenso Co Ltd | 半導体装置 |
JPH08316479A (ja) * | 1995-03-14 | 1996-11-29 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH1187710A (ja) * | 1997-06-30 | 1999-03-30 | Harris Corp | トレンチ接触法 |
JP2000307115A (ja) * | 1999-04-01 | 2000-11-02 | Intersil Corp | 高密度mosゲート型電力装置及びその製造方法 |
JP2001308328A (ja) * | 2000-04-24 | 2001-11-02 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置 |
JP2002270841A (ja) * | 2001-03-13 | 2002-09-20 | Denso Corp | 半導体装置及びその製造方法 |
JP2002353456A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2003
- 2003-08-04 JP JP2003285628A patent/JP2005057028A/ja active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5772365A (en) * | 1980-08-25 | 1982-05-06 | Itt | High voltage semiconductor switch |
JPS60153163A (ja) * | 1983-12-16 | 1985-08-12 | エヌ・ベー・フイリツプス・フルーイランペンフアブリケン | バイポ―ラトランジスタ―電界効果トランジスタ組合せ装置 |
JPS6459868A (en) * | 1987-08-29 | 1989-03-07 | Fuji Electric Co Ltd | Semiconductor device having insulating gate |
JPH01225166A (ja) * | 1988-03-03 | 1989-09-08 | Fuji Electric Co Ltd | 伝導度変調型mosfetの製造方法 |
JPH01258473A (ja) * | 1988-04-08 | 1989-10-16 | Fuji Electric Co Ltd | 伝導度変調型mosfetの製造方法 |
JPH02100368A (ja) * | 1988-10-06 | 1990-04-12 | Fuji Electric Co Ltd | 縦型絶縁ゲート型トランジスタ |
JPH08316479A (ja) * | 1995-03-14 | 1996-11-29 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JPH08298321A (ja) * | 1995-04-27 | 1996-11-12 | Nippondenso Co Ltd | 半導体装置 |
JPH1187710A (ja) * | 1997-06-30 | 1999-03-30 | Harris Corp | トレンチ接触法 |
JP2000307115A (ja) * | 1999-04-01 | 2000-11-02 | Intersil Corp | 高密度mosゲート型電力装置及びその製造方法 |
JP2001308328A (ja) * | 2000-04-24 | 2001-11-02 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置 |
JP2002270841A (ja) * | 2001-03-13 | 2002-09-20 | Denso Corp | 半導体装置及びその製造方法 |
JP2002353456A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042954A (ja) * | 2005-08-04 | 2007-02-15 | Nec Electronics Corp | 半導体装置 |
US7709931B2 (en) | 2005-12-14 | 2010-05-04 | Sanken Electric Co., Ltd. | Trenched semiconductor device |
WO2007069571A1 (ja) | 2005-12-14 | 2007-06-21 | Sanken Electric Co., Ltd. | トレンチ構造半導体装置 |
JP2007311627A (ja) * | 2006-05-19 | 2007-11-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2008047772A (ja) * | 2006-08-18 | 2008-02-28 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
CN101471381B (zh) * | 2007-12-28 | 2012-09-05 | 东部高科股份有限公司 | 沟槽栅mosfet及其制造方法 |
KR100902585B1 (ko) | 2007-12-28 | 2009-06-11 | 주식회사 동부하이텍 | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 |
JP2010050307A (ja) * | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011044513A (ja) * | 2009-08-20 | 2011-03-03 | National Institute Of Advanced Industrial Science & Technology | 炭化珪素半導体装置 |
JP2012244042A (ja) * | 2011-05-23 | 2012-12-10 | Sanken Electric Co Ltd | 半導体装置 |
JP2022020769A (ja) * | 2011-08-24 | 2022-02-01 | ローム株式会社 | 半導体装置 |
US11757033B2 (en) | 2011-08-24 | 2023-09-12 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US11557672B2 (en) | 2011-08-24 | 2023-01-17 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2013145770A (ja) * | 2012-01-13 | 2013-07-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
US9099553B2 (en) | 2012-01-13 | 2015-08-04 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing same |
CN103151371A (zh) * | 2013-03-05 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种晶圆结构以及应用其的功率器件 |
CN104124271A (zh) * | 2013-04-28 | 2014-10-29 | 三垦电气株式会社 | 半导体装置 |
JP2015179720A (ja) * | 2014-03-19 | 2015-10-08 | サンケン電気株式会社 | 半導体装置 |
JP2016012581A (ja) * | 2014-06-27 | 2016-01-21 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
JP2017152579A (ja) * | 2016-02-25 | 2017-08-31 | 株式会社東芝 | 半導体装置 |
JP2017168520A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社東芝 | 半導体装置 |
JP2018046053A (ja) * | 2016-09-12 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10600896B2 (en) | 2016-09-12 | 2020-03-24 | Renesas Electronics Corporation | Semiconductor device and method for producing the same |
US10559682B2 (en) | 2017-06-15 | 2020-02-11 | Fuji Electric Co., Ltd. | Semiconductor apparatus and semiconductor apparatus manufacturing method |
CN107516669A (zh) * | 2017-08-07 | 2017-12-26 | 电子科技大学 | 一种igbt器件 |
CN107516669B (zh) * | 2017-08-07 | 2021-02-12 | 电子科技大学 | 一种igbt器件 |
JP2019050434A (ja) * | 2019-01-04 | 2019-03-28 | 株式会社東芝 | 半導体装置 |
WO2024027357A1 (zh) * | 2022-08-04 | 2024-02-08 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极晶体管及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005057028A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4609656B2 (ja) | トレンチ構造半導体装置 | |
JP5103830B2 (ja) | 絶縁ゲート型半導体装置 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP4265684B1 (ja) | 半導体装置 | |
US8058670B2 (en) | Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up | |
JP6780777B2 (ja) | 半導体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
JP2023160970A (ja) | 半導体装置 | |
CN110462838B (zh) | 半导体装置 | |
JP5672766B2 (ja) | 半導体装置 | |
JP2009071217A (ja) | 半導体装置 | |
JP2013201360A (ja) | 半導体装置 | |
US20220045048A1 (en) | Semiconductor apparatus | |
JP6733829B2 (ja) | 半導体装置 | |
JP7414047B2 (ja) | 半導体装置 | |
JP6869791B2 (ja) | 半導体スイッチング素子及びその製造方法 | |
JP4857590B2 (ja) | 半導体素子 | |
JP2014075483A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4830732B2 (ja) | 半導体装置 | |
JP4696471B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4133548B2 (ja) | 半導体装置 | |
JP2005150348A (ja) | 半導体装置 | |
JP3293603B2 (ja) | 電力用半導体装置 | |
JP7016437B2 (ja) | 半導体スイッチング素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100414 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100811 |