JP2011044513A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2011044513A
JP2011044513A JP2009190576A JP2009190576A JP2011044513A JP 2011044513 A JP2011044513 A JP 2011044513A JP 2009190576 A JP2009190576 A JP 2009190576A JP 2009190576 A JP2009190576 A JP 2009190576A JP 2011044513 A JP2011044513 A JP 2011044513A
Authority
JP
Japan
Prior art keywords
trench
type
silicon carbide
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009190576A
Other languages
English (en)
Inventor
Shinsuke Harada
信介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2009190576A priority Critical patent/JP2011044513A/ja
Priority to US12/926,166 priority patent/US20110121316A1/en
Publication of JP2011044513A publication Critical patent/JP2011044513A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

【課題】ボディー領域の面積を最小限にし、かつ、このボディー領域から延びる空乏層により効率よくトレンチ底のゲート酸化膜を保護する。
【解決手段】本発明は、n+型炭化珪素基板上に、n-型ドリフト層とp型ベース領域を積層すると共に、ベース領域内の表層部における所定領域にn+型ソース領域を形成し、かつ、前記ドリフト層に達するトレンチ溝によりゲートトレンチを形成する。前記ゲートトレンチと隣接しかつ接触せずにp型ボディー領域が、前記ゲートトレンチよりも深い位置に形成され、かつ、上面からみたときにこのp型ボディー領域を中心として、前記ゲートトレンチが六角形の形を有して取り囲んでおり、前記ゲートトレンチの側面は炭化珪素の{11-20}面のみにより構成されている。
【選択図】図１

Description

本発明は、炭化珪素基板を用いて電力変換用半導体スイッチング装置を低オン抵抗化かつ高耐圧化した炭化珪素半導体装置に関する。
炭化珪素基板を用いた電力変換用半導体スイッチング装置として、プレーナー型のMOSFETに比べトレンチ型は単位セル構造が小さく電流密度が高いため、オン抵抗の低減に効果的な構造であるが、炭化珪素の絶縁破壊電界が高いために、トレンチ底のゲート酸化膜にも阻止状態において高い電界が印加されてしまい、十分な耐圧が得られないことが問題となっていた。
図５は、特許文献１に開示のｎチャネルタイプの縦型絶縁ゲート型電界効果トランジスタ（縦型パワーＭＯＳＦＥＴ）を示す図である。低抵抗半導体層としてのｎ+ 型炭化珪素基板１は六方晶の炭化珪素（ＳｉＣ）が用いられている。このｎ+ 型炭化珪素基板上に、高抵抗半導体層としてのｎ- 型ドリフト層とｐ型ベース領域が順次積層されて、半導体基板が構成されており、その上面を略（０００１−）カーボン面としている。ｐ型ベース領域内の表層部における所定領域には、半導体領域としてのｎ+ 型ソース領域が形成されている。さらに、ｐ型ベース領域内の表層部における所定領域には、低抵抗ｐ型炭化珪素領域が形成されている。
また、ｎ+ 型ソース領域の所定領域にゲートトレンチが形成され、このゲートトレンチは、ｎ+ 型ソース領域とｐ型ベース領域を貫通しｎ- 型ドリフト層に達している。ゲートトレンチは半導体基板の表面に垂直な側面および平行な底面を有する。ゲートトレンチの側面は略［１１−００］方向に延設されている。さらに、ゲートトレンチの側面の平面形状は、各内角が略等しい（１２０゜）六角形である。さらに、ゲートトレンチ内の側面と底面にはゲート絶縁膜が形成されている。ゲート絶縁膜の内側にはゲート電極層が充填されている。ゲート電極層の上面は絶縁膜にて覆われている。ｎ+ 型ソース領域の表面と低抵抗ｐ型炭化珪素領域の表面にはソース電極層が形成されている。ｎ+ 型炭化珪素基板の裏面には、ドレイン電極層が形成されている。
このように、トレンチ型MOSFETのゲートトレンチ側面が[11-00]方向に平行、すなわち(11-20)面となる六角形の構造にして、チャネル移動度の高い面のみを使い低オン抵抗化している。ゲート電極に正の電圧が印加されたトレンチ型MOSFETのオン状態では、伝導通路は、ｐ型ベース領域中にゲートトレンチ側面に沿って形成される反転層から生じる。反転層の形成により、ドレイン電極から、ｎ+ 型炭化珪素基板、ｎ- 型ドリフト層、ｐ型ベース領域とを通って、ｎ+ 型ソース領域及びソース電極に至る電流の流れが生じる。このトレンチ型MOSFETの「順方向阻止モード」は、ゲート−ソース間電圧がMOSFETのしきい電圧未満に低下した時に起きる。順方向阻止モードでは、反転層はチャネル中に形成されず、増大したドレイン−ソース間電圧はデバイスにより支えられる。ゲートトレンチはｐ型ベース領域／ｎ- 型ドリフト層接合の端部を過ぎて延在するので、高電界がゲートトレンチのコーナー部で起き得る。これはデバイスの設計順方向阻止電圧を下げることになるので、望ましいものではない。
このような問題を解決するために、特許文献２は、ゲートトレンチよりも深い位置にｐ型領域を形成したトレンチ型MOSFETを開示する。図６は、特許文献２に開示のトレンチ型MOSFETを例示する図である。図６に示すように、MOSFETの単位セルは、ｎ+炭化珪素基板上に、ｎ型ドリフト層、ｐ型ベース領域、ｎ+炭化珪素領域を有する。この単位セルは、ｎ+炭化珪素領域とｐ型ベース領域とを通ってｎ型ドリフト層の中へと下方に延在するゲートトレンチを形成する。絶縁体層が、ゲートトレンチの側壁と底部とに接して形成され、かつ、ｎ+炭化珪素領域の上面に延在する。ゲートトレンチの深さは、ゲートトレンチの底部上に形成された絶縁体層の上面が、ｐ型ベース領域とｎ型ドリフト層との間の界面の下になるように、十分に深い。
この単位セル中にソーストレンチも形成する。このソーストレンチは、ゲートトレンチに隣接し、かつ、ｎ+炭化珪素領域とｐ型ベース領域とを通ってｎ型ドリフト層の中へと下方に延在する。ソーストレンチの深さは十分に深くして、それにより、ｎ型ドリフト層の中に形成したｐ型領域（ｐ+型炭化珪素領域）を、ゲートトレンチの下部のコーナー部に隣接させる。その結果、トランジスタが順方向阻止モードで動作している時の電界集中を防ぐことができる。このｐ+型炭化珪素領域は、ｐ型ベース領域よりも高いキャリア濃度を有する。図示のように、ｐ+型炭化珪素領域はゲートトレンチの底部よりも下に延在する。また、炭化珪素基板の下面にドレイン接触を、ｎ+炭化珪素領域の上面にソース接触を、かつ、ゲートトレンチ中の絶縁体層に接してゲート接触を形成する。
このように、図６に示すMOSFETは、ゲートトレンチと隣接しかつ接触せずにｐ型領域がゲートトレンチよりも深い位置に形成されることにより、阻止状態においてｐ+型炭化珪素領域から空乏層がトレンチ底に延びてきて、その部分のゲート酸化膜を高電界から保護する。またp型ベース領域がパンチスルーにより耐圧が低下するのを抑制する効果もある。
しかし、図６に示すMOSFETは、酸化膜破壊を抑制し耐圧を向上させるために設けたｐ型領域が、基板を縦方向に電流が流れる装置にとってはデッドスペースであり、電流密度の減少を引き起こす。したがってできるだけ上面から見たｐ型領域の面積を少なくすることが望まれる。
特開平10-229190号公報 特表2000-509559号公報
プレーナー型のMOSFETに比べトレンチ型は単位セル構造が小さく電流密度が高いため、オン抵抗の低減に効果的な構造であるが、炭化珪素の絶縁破壊電界が高いために、トレンチ底のゲート酸化膜にも阻止状態において高い電界が印加されてしまい、十分な耐圧が得られないことが問題となっていた。
本発明は、係る問題点を解決して、ゲートトレンチと隣接しかつ接触せずに形成したボディー領域（ｐ型領域）を取り囲むように、ゲートトレンチを配置することにより、このボディー領域の面積を最小限にし、かつ、ボディー領域から延びる空乏層により効率よくトレンチ底のゲート酸化膜を保護することを目的としている。
本発明では、ゲートトレンチの側面はチャネル移動度の高い{11-20}面である。六方晶の結晶構造をもつ4H型または6H型の炭化珪素では｛11-20｝面と等価な面が６回対称で存在するため、オン抵抗を低減する目的でゲートトレンチの形状は｛11-20｝面からなる六角形とする。
本発明の炭化珪素トレンチ型MOSFETは、炭化珪素基板上に、第１の導電型のドリフト層と第２の導電型のベース領域を積層すると共に、ベース領域内の表層部における所定領域に第１の導電型のソース領域を形成し、かつ、前記ドリフト層に達するトレンチ溝によりゲートトレンチを形成する。前記ゲートトレンチと隣接しかつ接触せずに第２の導電型のボディー領域が、前記ゲートトレンチよりも深い位置に形成され、かつ、上面からみたときに第２の導電型の前記ボディー領域を中心として、前記ゲートトレンチが六角形の形を有して取り囲んでおり、前記ゲートトレンチの側面は炭化珪素の{11-20}面のみにより構成されていることを特徴とする。
前記炭化珪素基板は、n+型であり、前記ドリフト層は、n-型であり、前記ベース領域は、p型であり、前記ソース領域は、n+型であり、かつ、前記ボディー領域は、p型である。前記ボディー領域は、前記ゲートトレンチのトレンチ溝とは別のトレンチ溝の底に形成したp型領域により構成される。前記ゲートトレンチは、前記トレンチ溝の側面および底面に形成したゲート酸化膜とこのトレンチ溝を埋めるように形成したゲート電極により構成される。
本発明によれば、ボディー領域の面積が最小限に抑えられるため、オン状態におけるデッドスペースが少なく、かつトレンチ面はチャネル移動度の高い{11-20}面となるため、従来技術に比べて耐圧が向上しオン抵抗を低減できる。
本発明の炭化珪素トレンチMOSFETの構造を示す図である。 先行例と本発明の構造をシミュレーションで比較した結果である。 先行例と本発明の構造をシミュレーションで比較した結果である。 先行例と本発明の構造をシミュレーションで比較した結果である。 特許文献１に開示のｎチャネルタイプの縦型絶縁ゲート型電界効果トランジスタ（縦型パワーＭＯＳＦＥＴ）を示す図である。 特許文献２に開示のトレンチ型MOSFETを例示する図である。
本発明の炭化珪素トレンチMOSFETの構造を図１に示す。4H-SiCのC面の低抵抗n+型基板（１）上に1e16〜3e16cm-3の窒素がドーピングされた4H-SiCからなるn-型ドリフト層（２）が厚さ5〜10umで堆積されている。C面の低抵抗n+型基板（１）は、(000-1)面からの傾斜が１度以下とすることが出来る。更にその上に1e17〜1e18 cm-3 のアルミニウムがドーピングされた４H-SiC のp型ベース層（３）が厚さ1〜2umで堆積されている。或いは、このp型ベース層（３）は、イオン注入法によっても形成することが出来る。表面には約2e20cm-3のリンがドーピングされたn+型ソース領域（４）が形成され、その中心に第１トレンチ溝（５）がn-型ドリフト層（２）に達するよう形成されており、その底には約5e18cm-3のアルミニウムがドーピングされたp型ボディー領域（６）が選択的に形成されている。また、第１トレンチ溝（５）と隣接した位置に第２トレンチ溝（７）がn-型ドリフト層（２）に達するように、上面から見ると第１トレンチ溝（５）を六角形に取り囲むよう形成されている。第２トレンチ溝（７）を構成する六個の側壁は全てが{11-20}面と等価な面となっている。そうすることによってチャネル移動度が高い面のみで側壁を構成することができる。第２トレンチ溝（７）の側面および底面にはゲート酸化膜（８）が熱酸化または堆積により形成されており、ゲート酸化膜上には第２トレンチ溝（７）を埋めるようにn型ポリシリコンからなるゲート電極（９）が形成されている。また、その表面には層間絶縁膜（１０）を介して、n+型ソース領域（４）とp型ボディー領域（６）に低抵抗接触するソース電極（１１）が形成されており、裏面にはドレイン電極（１２）が形成されている。
このように炭化珪素トレンチ型MOSFET（UMOSFET）において、第１トレンチ溝（５）の底にp型ボディー領域（６）を形成し、第１トレンチ溝（５）と隣接した位置に第２トレンチ溝（７）を上面から見ると第１トレンチ溝（５）を六角形に取り囲むよう形成することによって、ドレイン電極（１２）に高電圧を印加する阻止状態において、p型ボディー領域（６）から空乏層が放射状に延びて第２トレンチ溝（７）の底のゲート酸化膜（８）を高電界からシールドして絶縁破壊するのを抑制し、同時にn-型ドリフト層（２）とp型ベース層（３）との接合を高電界からシールドしてパンチスルー現象による耐圧低下を抑制することができる。この際、p型ボディー領域（６）から空乏層が放射状に延びるため、p型ボディー領域（６）の面積を最小限にすることができ、例えば、第１トレンチ溝（５）と第２トレンチ溝（７）をストライプ状に配置した場合に比べて、基板縦方向の電流密度を大幅に増大することができる。
図２、図３および図４は、以下のＡ〜Ｃのような先行例と本発明の構造（Ｄ）をシミュレーションで比較した結果である。n型ドリフト層は、濃度2e16cm-3で厚さ8umで、p型ベース層は、厚さ2umでアルミニウムのドーピング密度は2e17cm-3である。また第１トレンチと第２トレンチの間隔は1.5umである。比較した構造は、
Ａ：第１トレンチ無しでストライプセル、
Ｂ：第１トレンチ無しで六角セル、
Ｃ：第１トレンチ有りでストライプセル、
Ｄ：第１トレンチ有りで六角セル（本発明）となっている。
まず図２の耐圧で比較するとＣとＤでは、ＡとＢに比べて高くなっており、第１トレンチ底のp型層から空乏層が延びることによって、n-型ドリフト層とp型ベース層との接合を高電界からシールドしてパンチスルー現象による耐圧低下を抑制できていることが分かる。
また、図３の耐圧測定時６００Ｖにおいて酸化膜にかかる電界では、ＣとＤでは、ＡとＢに比べて低くなっており、第１トレンチ底のp型層から空乏層が延びることによって第２トレンチ底の酸化膜を高電界からシールドして絶縁破壊するのを抑制する効果があることが分かる。
一方、図４のオン状態の電流密度ではＢとＤでは、ＡとＣに比べて電流密度が高くなっており、六角セル構造として第１トレンチの面積率を小さくしたことにより、基板を縦方向に電流が流れるためのデッドスペースが最小限に抑えられている。また、ＣとＤの第１トレンチの有りでは、ＡとＢの第１トレンチ無しに比べて電流が若干少なくなっており、第１トレンチ底のｐ型領域から横方向に空乏層が延びることによる電流減少分は小さいことが分かる。
本発明の炭化珪素トレンチ型MOSFETは、電力変換装置たとえば電気自動車のモーターコントローラーや太陽光発電設備のパワーコントロラーなど、省エネ用半導体装置として利用される。
１：低抵抗n+型基板
２：n-型ドリフト層
３：p型ベース層
４：n+型ソース領域
５：第１トレンチ溝
６：p型ボディー領域
７：第２トレンチ溝
８：ゲート酸化膜
９：ゲート電極
１０：層間絶縁膜
１１：ソース電極
１２：ドレイン電極

Claims (6)

  1. 炭化珪素基板上に、第１の導電型のドリフト層と第２の導電型のベース領域を積層すると共に、ベース領域内の表層部における所定領域に第１の導電型のソース領域を形成し、かつ、前記ドリフト層に達するトレンチ溝によりゲートトレンチを形成した炭化珪素トレンチ型MOSFETにおいて、
    前記ゲートトレンチと隣接しかつ接触せずに第２の導電型のボディー領域が、前記ゲートトレンチよりも深い位置に形成され、かつ、上面からみたときに第２の導電型の前記ボディー領域を中心として、前記ゲートトレンチが六角形の形を有して取り囲んでおり、前記ゲートトレンチの側面は炭化珪素の{11-20}面のみにより構成されていることを特徴とする炭化珪素トレンチ型MOSFET。
  2. 前記炭化珪素基板は、n+型であり、前記ドリフト層は、n-型であり、前記ベース領域は、p型であり、前記ソース領域は、n+型であり、かつ、前記ボディー領域は、p型である請求項１に記載の炭化珪素トレンチ型MOSFET。
  3. 前記ボディー領域は、前記ゲートトレンチのトレンチ溝とは別のトレンチ溝の底に形成したp型領域により構成される請求項１に記載の炭化珪素トレンチ型MOSFET。
  4. 前記ゲートトレンチは、前記トレンチ溝の側面および底面に形成したゲート酸化膜とこのトレンチ溝を埋めるように形成したゲート電極により構成される請求項１に記載の炭化珪素トレンチ型MOSFET。
  5. 前記炭化珪素基板はC面より構成される請求項１に記載の炭化珪素トレンチ型MOSFET。
  6. 前記炭化珪素基板は(000-1)面からの傾斜が１度以下である請求項１ないし５のいずれかに記載の炭化珪素トレンチ型MOSFET。
JP2009190576A 2009-08-20 2009-08-20 炭化珪素半導体装置 Pending JP2011044513A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009190576A JP2011044513A (ja) 2009-08-20 2009-08-20 炭化珪素半導体装置
US12/926,166 US20110121316A1 (en) 2009-08-20 2010-10-29 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190576A JP2011044513A (ja) 2009-08-20 2009-08-20 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2011044513A true JP2011044513A (ja) 2011-03-03

Family

ID=43831733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190576A Pending JP2011044513A (ja) 2009-08-20 2009-08-20 炭化珪素半導体装置

Country Status (2)

Country Link
US (1) US20110121316A1 (ja)
JP (1) JP2011044513A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013038860A1 (ja) * 2011-09-14 2013-03-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2013038862A1 (ja) * 2011-09-14 2013-03-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US9000447B2 (en) 2011-09-26 2015-04-07 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US8999854B2 (en) 2011-11-21 2015-04-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
JP2015099845A (ja) * 2013-11-19 2015-05-28 住友電気工業株式会社 半導体装置
JP2015228513A (ja) * 2011-02-02 2015-12-17 ローム株式会社 半導体装置およびその製造方法
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP2016162945A (ja) * 2015-03-04 2016-09-05 豊田合成株式会社 半導体装置の製造方法および半導体装置
US9620593B2 (en) 2011-02-02 2017-04-11 Rohm Co., Ltd. Semiconductor device
JP2019102490A (ja) * 2017-11-28 2019-06-24 株式会社東芝 半導体装置
JP2019110160A (ja) * 2017-12-15 2019-07-04 株式会社東芝 半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP6064366B2 (ja) * 2012-05-18 2017-01-25 住友電気工業株式会社 半導体装置
US20150171169A1 (en) * 2012-05-31 2015-06-18 National Institute Of Advanced Industrial Science And Technology Semiconductor device
CN103959475B (zh) * 2012-11-21 2016-09-07 丰田自动车株式会社 半导体装置
JP2015072944A (ja) * 2013-10-01 2015-04-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE102015224965A1 (de) 2015-12-11 2017-06-14 Robert Bosch Gmbh Flächenoptimierter Transistor mit Superlattice-Strukturen
CN109314142B (zh) * 2016-04-07 2021-12-17 日立能源瑞士股份公司 短沟道沟槽功率mosfet
DE112019003465T5 (de) * 2018-08-07 2021-03-25 Rohm Co., Ltd. SiC-HALBLEITERVORRICHTUNG
DE102019129412A1 (de) * 2019-10-31 2021-05-06 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
CN114023810B (zh) * 2022-01-05 2022-04-08 北京昕感科技有限责任公司 一种L型基区SiC MOSFET元胞结构、器件及制造方法
CN116072710B (zh) * 2023-04-04 2023-06-06 北京昕感科技有限责任公司 双沟槽型SiC MOSFET元胞结构、器件及制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
JPH09199724A (ja) * 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
JPH1117176A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd 炭化けい素半導体装置
JP2000012846A (ja) * 1998-06-22 2000-01-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2000509559A (ja) * 1996-06-06 2000-07-25 クリー リサーチ インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタ
JP2000269487A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2002299621A (ja) * 2001-03-30 2002-10-11 Denso Corp 半導体装置及びその製造方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
JPH09199724A (ja) * 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
JP2000509559A (ja) * 1996-06-06 2000-07-25 クリー リサーチ インコーポレイテッド 炭化ケイ素金属絶縁体半導体電界効果トランジスタ
JPH1117176A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd 炭化けい素半導体装置
JP2000012846A (ja) * 1998-06-22 2000-01-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2000269487A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2002299621A (ja) * 2001-03-30 2002-10-11 Denso Corp 半導体装置及びその製造方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US9054022B2 (en) 2010-08-03 2015-06-09 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor device
US9620593B2 (en) 2011-02-02 2017-04-11 Rohm Co., Ltd. Semiconductor device
JP2015228513A (ja) * 2011-02-02 2015-12-17 ローム株式会社 半導体装置およびその製造方法
US11133377B2 (en) 2011-02-02 2021-09-28 Rohm Co., Ltd. Semiconductor device
US11804520B2 (en) 2011-02-02 2023-10-31 Rohm Co., Ltd. Semiconductor device
US10680060B2 (en) 2011-02-02 2020-06-09 Rohm Co., Ltd. Semiconductor device
US10068964B2 (en) 2011-02-02 2018-09-04 Rohm Co., Ltd. Semiconductor device
US9012922B2 (en) 2011-09-14 2015-04-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
WO2013038862A1 (ja) * 2011-09-14 2013-03-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013062392A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2013038860A1 (ja) * 2011-09-14 2013-03-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9000447B2 (en) 2011-09-26 2015-04-07 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US8999854B2 (en) 2011-11-21 2015-04-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
JP2015099845A (ja) * 2013-11-19 2015-05-28 住友電気工業株式会社 半導体装置
JP2016162945A (ja) * 2015-03-04 2016-09-05 豊田合成株式会社 半導体装置の製造方法および半導体装置
JP2019102490A (ja) * 2017-11-28 2019-06-24 株式会社東芝 半導体装置
JP2019110160A (ja) * 2017-12-15 2019-07-04 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20110121316A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP2011044513A (ja) 炭化珪素半導体装置
US9087893B2 (en) Superjunction semiconductor device with reduced switching loss
US8525254B2 (en) Silicone carbide trench semiconductor device
JP4764987B2 (ja) 超接合半導体素子
US8264033B2 (en) Semiconductor device having a floating semiconductor zone
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US9059238B2 (en) Semiconductor device
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
JP6805620B2 (ja) 半導体装置
US20130181328A1 (en) Semiconductor device
KR20160030823A (ko) 반도체 장치
US11075285B2 (en) Insulated gate power semiconductor device and method for manufacturing such a device
US20200144412A1 (en) Semiconductor device
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
US8829562B2 (en) Semiconductor device including a dielectric structure in a trench
TW201607032A (zh) 半導體裝置
JP2016225343A (ja) 半導体装置
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015141921A (ja) 半導体装置
US20140159104A1 (en) Semiconductor device
JP5070668B2 (ja) 半導体装置
US20150171198A1 (en) Power semiconductor device
KR101127501B1 (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
EP3223316A1 (en) Wide bandgap power semiconductor device and method for manufacturing such a device
JP5309428B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403